CN1272912C - 第三代频分双工调制解调交织器 - Google Patents

第三代频分双工调制解调交织器 Download PDF

Info

Publication number
CN1272912C
CN1272912C CNB018179614A CN01817961A CN1272912C CN 1272912 C CN1272912 C CN 1272912C CN B018179614 A CNB018179614 A CN B018179614A CN 01817961 A CN01817961 A CN 01817961A CN 1272912 C CN1272912 C CN 1272912C
Authority
CN
China
Prior art keywords
register
word
address
data
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018179614A
Other languages
English (en)
Other versions
CN1471762A (zh
Inventor
S·M·沙赫里尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InterDigital Technology Corp
Original Assignee
InterDigital Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InterDigital Technology Corp filed Critical InterDigital Technology Corp
Publication of CN1471762A publication Critical patent/CN1471762A/zh
Application granted granted Critical
Publication of CN1272912C publication Critical patent/CN1272912C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

发明一种方法及装置来对扩展交织数据块进行解交织处理，尤其适用于无线通信系统中，如由第三代合作伙伴项目(3G)标准采用的系统中。数据基于顺序元素被处理，其中每个元素具有一个预先确定数目的比特位数M，比特位包含在连续数据字W’的一个块中。元素以顺序地方式从字组W’块中抽取出来，每个被抽取的元素形成一个或者两个在字组W’中连续交织的字。元素被保存在解交织器存储器中字组W中选定的位置，从而当完成抽取和写入所有元素时，从解交织器存储器中可以连续地读出字组W，其对应于初始数据位块(从其中产生了交织元素块)。采用其他传统的处理对解交织扩展字进行收缩，以在接收器中重新产生出数据位块，该数据位块与在发送器中最初指定发送的数据相一致。

Description

第三代频分双工调制解调交织器
技术领域
本应用有关于在电信系统中对数据进行交织处理。特别是，用于数据解交织的方法和装置。
背景技术
人们已经知道，在无线电通讯技术中，需要通过所谓的交织过程将数据加扰，以便将数据从一个通信基站发送到另一个通信基站。然后在接收基站通过解交织过程将数据解扰。
在第三代合作伙伴项目(Third Generation Partnership Project，3G)无线系统中，为频分双工(FDD)调制解调物理信道数据指定了具体的数据交织类型。在3G系统中物理信道数据是以具有预先规定比特位长的字进行处理的，目前每个字长指定为为32位。
为了在FDD物理信道中进行通信，需要指定连续的数据字，该字中包含有任意数目的连续数据位所组成的数据块。在准备每个数据块以用于在信道中传送时，该数据被逐行地映射到一个矩阵中，该矩阵具有预先规定的列数目。较好情况下列数比一个字中的位数要少。目前在3G中指定了30列用于对包含在32位字中的数据位块的物理信道进行交织。
举例说，将处于10个32位字w0-w9中的310位数据位块(包含于位w0，0-w9，21)映射到一个30列的矩阵中，显示如图1。310位数据位块映射到30列矩阵中具有11行。因为数据块总共有310位，所以后20列，列10-29分别比前10列少一个数据位。
是否矩阵列所有的位都具有映射到它们中的数据位取决于数据块的位数。比如，一个300位的数据位块映射到一个30×10矩阵中，将完全填充所有的列，因为300恰好被30整除。一般情况下，对于具有T个元素的块映射，C列N行矩阵的后r列只在N-1行中具有数据，其中r＝(C*N)-T，且r＜C。
在将数据位映射到交织矩阵之后，按照预先规定的顺序将列顺序重排，然后按逐列的顺序将数据位写入新的字组w’，以得到一个由连续字组w’中的连续位w’#，#所组成的交织数据块。
举例说，在图1中，将包含在字w0-w9中的310位数据块有选择地存储在字w’0-w’9中，并符合在图2a，2b中所希望的交织器列顺序。对于字组w0-w9，在相应的10个字w’0-w’9形成的交织块中，以一种经过充分重排/加扰的顺序包含有所有初始字w0-w9中的310位数。如图2a所示，交织字w’0是由图1中的列0、20和10中的数据位所形成。初始字w0-w9中的位w#，#与交织字w’0中的位w’0，0-w’0，31的对应参见图2b。
在交织数据被发送到接收基站之前，可能产生与交织数据相关的不同处理。例如，位尺寸结构可以被扩展M倍。当该位被具体扩展指定为6倍时，每一物理信道数据块的交织数据位可被扩展为6位元素。并且，在发送器与接收基站的解交织器之间可能产生与交织数据相关的其它处理，其可以在接收器的解交织器出现下列情况，也就是即使在发送过程中没有此类位扩展被执行时，位扩展已经产生。例如，一个接收基站可使用一个A/D转换器及解扰/扩展芯片样本来取样一接收的信号为具有结果数值的符号，而该结果数值具有多重位表示。每个来自发送器的原始交织位然后呈现出已经被扩展M倍。接收过程则可产生一个确实是6倍的(举例而言)位扩展。
举个例子，在图2a和2b示例中的10个交织数据字w’0-w’9被扩展为具有59个字的数据块W’0-W’58，以便于发送，显示如图3。图4a-4f显示了将字w’0的交织位w’0，0-w’0，31与扩展后的字W’0-W’5中交织的具有6比特位元素的T’0-T’31的对应示例。
因为元素的位长度不能整除字的位长度，所以有些元素会跨越两个连续字。比如，在图4a和4b中，元素T’5部分包含在字W’0中，部分包含在下一个字W’1中。
在接收基站中，在经过接收和处理之后，所接收的扩展交织元素块，比如处于59个字W’0-W’58中的比特位W’0，0-W’58，3，必须经过解交织，也就是解扰，将数据解扰成其初始顺序形式。所以提供一种方法和装置来对扩展列交织数据块进行快速而有效的解交织是极为有利的。
发明内容
发明一种方法及装置来对扩展的交织数据块进行解交织，尤其是用于无线电通讯系统，如采用第三代合作伙伴项目(3G)标准的系统中。数据基于连续元素形式被处理，其中每个元素具有一个预先确定的比特位数目M，该比特位包含在连续数据字块W’中。元素从字块W’中被顺序地抽取出来，每个元素从字W’集合中的单个或两个连续的交织字中抽取。在解交织器存储器内，元素被存储在字组W中选定的位置，从而当所有元素抽取和写入结束后，能够读取出解交织器存储器中内的字组W，以对应于创建交织元素块的初始数据比特位块。通过其他传统的处理方式，将对解交织的扩展字进行收缩，在接收器中再生出与在发送器指定发送相一致的的数据位块。
尽管本方法和装置明确设计用于实现3G FDD接收器调制解调的第二解交织功能，但是该发明可在其他应用中方便地对扩展数据块进行加扰或解扰。
较好地，结合计算解交织器存储地址和对其中数据元素的选择性存储，可采用一个多级流水线配置来处理元素。建议采用三级流水线处理，可实现数据流量高达每秒60兆位。而且，多个解交织器可并行使用来处理多个数据块，比如，每个解交织器可用于一组不同的物理信道，从而解交织过程不会对整个通信系统的速度有负面影响。但是，由于对每个信道的物理信道处理目前确定为每秒380千位，结合所建议的结构，单个解交织器的速度已经完全足够处理3G FDD接收器调制解调中所有物理信道中的数据元素块了。
对于本领域中一般的技术人员而言，通过附图和以下详细的描述可以了解本发明的其他目标和优点。
附图说明
图1显示将包含在10个32位字w中的310位数据比特位映射到一个具有30列的矩阵中。
图2a显示按照目前3G交织器列顺序规范将图1中的数据比特位块映射到字组w’的交织比特位w#，#组成的块中。
图2b显示从图1中的数据字w的比特位映射到一个交织字w’中。
图3显示将图2a中交织比特位块字组w’扩展映射到扩展的交织的6比特位元素字组W’中。
图4a-4f显示将图2a中的一个交织比特位块字w’位映射到6倍扩展的元素交织字组W’上。
图5a和5b显示将图3中字W’的扩展交织元素块的比特位映射到具有30个6比特位元素列的交织器矩阵中。
图6显示在将数据解交织元素块的一个字W按比特位和元素映射到图5a和图5b中的矩阵。
图7a和7b显示图5a和5b中矩阵的相应的解交织扩展元素和比特位映射。
图8显示了图7中解交织的扩展元素字W与图1中初始数据比特位块字w的对应。
图9是采用本发明中通信系统的接收器处理元件方框图。
图10a和10b是根据本发明所进行解交织的一般方法的流程图。
图11a-11c是根据本发明的一个三级流水线交织器原理图。
具体实施方式
作为目前3G规范的一部分，扩展的交织数据块，比如，在FDD接收器物理信道中的数据，要被接收下来并且必须经过解交织以进一步处理。FDD接收器被分成多个子块。其中之一称之为接收器复合信道(Receiver Composite Channel，RCC)。RCC框图显示如图9，它由物理信道反映射、第二解交织、物理信道聚合、第二DTX和P指示位分离以及传输信道(TrCH)解复用。有效情况下，接收器合成信道的操作与发送合成信道中发送器调制解调所执行的功能相反。
本发明特别适用于FDD接收器第二解交织器的结构。每个物理信道(PyCH)中待发送比特位序列通过交织过程被加扰，然后扩展成等长的数据包；每个数据包中含有数目很少的比特位。这些比特位组中的每一组命名为数据元素。目前，在建议的实施例中，3G FDD物理信道数据元素长度被指定为6位，即M＝6。图1-4中显示一个示例，关于发送器调制解调交织和将310位数据位块扩展为310个交织的6比特位元素T’的数据块。
扩展的交织数据元素以其交织顺序被发送出去。接收器从空中接收数据元素，并将它们以连续的32位数据字组W’方式存储下来。在图1-4中显示的示例中，310位数据块最初在发送端以32位字w0-w9的形式存储，在接收端作为数据元素T’0-T’309以32位字W’0-W’58的形式被接收并存储。
第二交织器是一个带有列内置换的块交织器，其对交织数据元素进行重排。交织矩阵具有30个元素列，从左到右编号为0、1、2、…、29。行序号由用户提供作为外部参数N，对于一个具有T个元素的数据块可计算出N值，即取N*30≥T的最小整数N。
用于3G FDD调制解调的第二解交织器中的列内置换方式如下：
  列序号   列内置换方式
  30   {0，20，10，5，15，3，13，23，8，18，28，1，11，21，6，16，26，4，14，24，19，9，29，12，2，7，22，27，17}
表1-解交织器的列内置换方式
第二解交织器的输出是一个位序列，它从映射到列内置换过的N×30矩阵中逐行读出。在整个N×30矩阵被输出的位置，通过删除在输入数据元素位序列中不存在的数据位而将输出数据进行剪切。
图5a和5b显示了示例接收数据元素T’0-T’309一个位映射，图中显示了11行×30个元素列交织矩阵的左边和右边部分。在图5a和5b中，比如，第0列表示元素T’0-T’10比特位的位映射，它们包含在字W’0，W’1和W’2中。元素T’5的位是从两个字中抽取出来的，即W’0和W’1；元素T’10的位是从两个中抽取出来的，即W’1和W’2。在图5b中，最底行没有元素，因为只有前10列是完全由数据元素填充。
图6和图7表示基于交织器矩阵映射，元素T’在整个对字组W中元素选择存储中是如何被记录的。T’0，T’124，T’258，T’186以及T’31的前两位存储在W0的32位中，其相应地对应于记录元素T0到T4，以及元素T5的前两位。其结果是，元素T’0到T’309的选择性存储基于交织器矩阵映射，形成一个32位字W的序列，即W0到W58，其中包含有记录元素T0到T309，显示如图7a-7c。图8表示初始字w0-w9如何对应于字W0-W58，显示了记录元素T0-T309与310个初始数据块位w0，0-w9，21(如图1显示)的对应关系。
为了在矩阵中正确地放置元素T’0-T’309，以便于元素T’0-T’309能够被逐行读出成为连续字W0-W58，对每个元素T’要进行选择处理，可用流程图10a和10b来表示。
在3G FDD调制解调接收器中，扩展的交织数据被分配到不同的物理信道，并且被存储在名为M_INP的随机存储器(RAM)中，以便于由解交织器处理。位流被分割为32位字，并且这些字被存放在M_INP中连续的位置。在图1-4中所显示的示例中，包含在字W’0-W’58的元素T0-T309的位流将被存储在M_INP的连续地址中。在图10a-10b中的流程图说明了解交织器如何从M_INP中读取数据，进行解交织并将它们写入到本地存储器M_LOC中。整个过程包括，从M_INP中逐个元素读出数据，执行地址翻译，并将元素写入到M_LOC中某位置，这个位置对应于发送器中执行交织处理之前的元素在存储器中的初始位置。图5-8显示了元素T’0-T’309的交织器映射与重排的位于字W0-W59中的元素T0-T309中的对应关系，并且在图8中，显示了与在发送端中包含在字w0-w9中的初始位序列的对应关系。
表2中提供了在流程图10a和10b中所用到的参数列表。
开始时，在处理过程中用到的变量在块10中初始化。地址增长器ADDR和行计数器ROW_CTR和列索引指针IDX被置为0。将预先规定的排列顺序存储在一个名为PERM_VECT的矢量中。在PERM_VECT中置换过的列顺序较好地显示在表1中，以用于FDD调制解调接收器第二解交织器。在步骤12，基于IDX的值从PERM_VECT中输出一个PERM值，IDX的值指示当前正在处理元素的列位置。
在接下的几步操作14，16，18中确定在列号PERM中的行号，并将变量NROW设置成该值。设置一个恒定参数MAX_COL，从而列0，1，2，…，MAX_COL-1具有其中行的“行”序号，并且列MAX_COL，…，C-1在其中具有“行数-1”行。根据这一结果以及当前的PERM值，可相应地设置变量NROW。
  参数   描述
  ADDR   在M_INP中的字地址增长器，字W’起始于地址A0
  T   在数据块中的元素总数
  ROW_CTR(或n)   在列PERM中对行计数的计数器
  PERM_VECT   列置换矢量
  COL(或C)   在置换矩阵中的列序号
  ROW(或N)   在置换矩阵中的行序号
  PERM(或i)   由IDX指向的PERM_VECT元素
  IDX   PERM_VECT元素指针
  MAX_COL   常数值，等于T-(C*(N-1))
  NROW   在列序号PERM中的行数
  SA   元素的起始位地址
  EA   元素的结束位地址
  SM   元素的起始字地址
  EM   元素的结束字地址
  S   在SM中元素的起始位位置
  E   在EM中元素的结束位位置
  M   在每个元素T’#或T#中的比特位数
  R，R1，R2   存储寄存器
  L’   在字组W’中每个字的位数
  L   在字组W中每个字的位数
表2-流程图参数列表
在步骤20、22中，采用起始地址A0、当前ADDR值和元素长度M、起始和结束位地址，在M_INP中的当前数据元素的SA和EA可分别被确定。由步骤24，用字的比特位长度L’去除SA和EA，并舍弃任何余数(或者相当于右移5位)，在字集合W’中产生相应的字地址。这些字地址分别是SM和EM。然后在第26步，在存储字中数据元素(由SM和EM标识)的起始和结束比特位位置可分别计算出为S和E。S和E可能会包含在字W’集合的单个存储字中，或者分别位于两个连续的存储字中。以下的操作28，30，32，34，36显示这两种情况是如何处理的。
在流程图中的下一个操作28是比较SM和EM的位置。如果元素位于字组W’中的单个字中，即EM＝SM，然后进入第30步，位于SM中的字可从M_INP中取出。在第32步，从元素的比特位位置抽取出元素，位置由S和E指明，并且将值赋给寄存器R。在另一方面，如果元素包含在字组W’的两个字中，即EM＝SM+1，则从M_INP中要访问两个字。相应地，取出SM中的字分配给寄存器R1，取出EM中的字分配给寄存器R2，显示如步骤34。然后在步骤36中，将元素的比特位从R1和R2中抽取出来并分配给寄存器R。因此，在两种情况下，包含在字W’(存储在M_INP中)的交织元素的所有比特位被抽取。最后，地址计数器ADDR增加，以初始化对下一个元素的抽取。
在随后的步骤40-60中，如图10b所示，用来确定M_LOC中字和位的位置，以便从该处抽取要存储的元素，然后访问该字，将元素放置在字中正确的比特位位置，并且将字写回到M_LOC中。这些步骤可作为单次读-修改-写操作。
在步骤40-42中将确定起始和结束映射位地址SA和EA，在该处抽取的元素(在步骤32或36中存储在R中)将被存储到M_LOC中。根据对在步骤30，32或34，36中抽取元素的行和元素列映射，在步骤40中对起始地址进行计算。矩阵位置的计算是由行数(由ROW_CTR给出)乘以矩阵的列数COL，加上当前的列数目PERM(得自PERM_VECT矢量)，也就是(ROW_CTR*COL)+PERM。因为每个元素具有M位，所以将结果乘以M可得到SA。
在步骤46中，用集合W中字的位长L去除SA和EA，并舍弃余数，将产生相应的字地址。这些字地址分别是SM和EM。最后，起始和结束比特位位置(在寄存器R中抽取的元素存放在该处)分别被计算为S和E。在L不能被M、S和E整除的位置可能被包含在单个存储字中，或者跨越字组W中两个连续的存储字。在随后的步骤48、60中将描述这两种情况是如何被处理的。
在步骤48中，对地址SM和EM进行比较。如果被抽取的元素将被存放在单个字中，即EM＝SM，然后在第50步中将位于SM中的字从M_LOC中取出并存放在寄存器R1中。在第52步，在R中被抽取的元素值被写入到比特位位置，该位置由在R1中的S和E指明。最后，在第54步，将R1写回到M_LOC的存储位置SM。
在另一方面，如果被抽取元素存放在具有地址SM和SM+1的两个连续字中时，在步骤56中从M_LOC中取出那些字，并分别存放在寄存器R1和R2中。然后，在步骤58，根据S和E，将在R中被抽取元素的比特位分别放置到寄存器R1和R2中正确的位置。最后，在步骤60中将寄存器R1和R2的内容分别写回到存储位置SM和SM+1。
在步骤62中的下一操作是将行计数器ROW_CTR增1，以指明下一个被抽取的元素T’#将被存储在同一列的下一行。在步骤64中进行检查，以确定行计数器是小于或者等于当前列的行数NROW。如果是这样，则过程继续到步骤20处理列成员PERM中的下一个元素。
如果ROW_CTR不小于NROW，在步骤64中，则下一个被抽取的元素将被存储在与下列(由矢量PERM_VECT指定)的首行(0行)相关的一个地址中。相应地，如果情况如此，则在步骤66，68中将ROW_CTR复位到0并且将PERM_VECT索引增1。如果，在步骤70中，IDX小于COL，则解交织过程从步骤12重新开始，分配一个新PERM值，否则处理过程结束，因为所有数据块的T元素都已经过处理。
按照流程图10a和10b，对一般的处理方法进行了描述，同时在硬件上对该过程的一个较好的实现显示在图11a-11c中。所建议的设计中包括一个三级流水线处理，其带有相关联的存储器LOCALMEMORY，用于存储数据的解交织位。第一级的并行处理元件显示在图11a和11b；第二和第三级处理显示在图11c中。
第一级操作首先从一个2L’位矢量(由两个寄存器REG3和REG4的内容所确定)中抽取数据元素。寄存器REG3和REG4中从物理信道(PyCH)存储器中存储两个连续的L’位字。对于所建议的32位字长，这两个寄存器组成一个64位长的位矢量。
配置一个寄存器REG0、一个加法器71、一个减法器72和一个选择器73来结合合并元件74以顺序的方式从寄存器REG3和REG4中取出具有长度为M位的元素，并将该元素存储在寄存器REG2中。为了初始化交织器，序列字W’中的第一及第二个字起初分别存放在寄存器REG3和REG4中，而寄存器REG0初始化为0。合并元件74从寄存器REG0中接收0值，从地址0开始到地址M-1抽取M比特位。从而，在REG3中初始字的前M位被抽取出来，该M位数据对应于第一个元素T’0。合并元件74然后在流水线寄存器中存储所抽取的M个比特位。
基于选择器73的操作，寄存器REG0的值可经过加法器71增加M，或者经过加法器71和减法器72增加M-L’。如果将寄存器REG0中的值增加M后不超过L’，则选择器73将寄存器REG0增加M。否则，选择器73将寄存器REG0的值增加M-L’。这可作为一个有效的模L’函数，从而REG0的值总是小于L’，以确保由合并元件74所抽取的元素的起始地址总是处于寄存器REG3的位地址0-L’-1之内。
在选择器73选择将寄存器REG0增加M-L’的位置，用一个信号EN来触发REG4中的内容传送到REG3，以及从外部存储器中的字组W’中取出下一个连续字以存储在REG4中。在取字的过程中，整个流水线停止工作。对寄存器REG0中值的增加以及减去L’与将寄存器REG4中的字W’传送到REG3中有关，从而对元素的顺序抽取至少在元素(正从寄存器REG3中内容中抽取)的第一位中是持续进行的。
参考图11b，交织器的定位值的计算与被抽取元素的抽取过程是并行的。通过从寄存器N_REG中获取一个当前的行值n，并在乘法器75中将它乘以交织矩阵的元素列数，可计算出矩阵的映射信息。在加法器76中，然后加上当前的列值i，该值是从寄存器组77中输出的，其中包含有以矢量PERM_VECT表示的交织器列序列。寄存器组77的输出由索引寄存器I_REG控制，其根据矢量PERM_VECT将寄存器组78的输出值增加。
该矩阵映射电路中也包括一些元素，用来选择性地增加行索引寄存器N_REG以及列索引寄存器I_REG。电路能够有效地保持相同的列，直到每个顺序行的值都被使用，然后将列增加到交织器矢量中的下一列，该矢量起始于该列的初始行。通过利用一个单元增加器80来实现这一任务，该增加器与行寄存器N_REG相关，用于在第一级处理中的每个周期将行值增1。寄存器N_REG的输出还要在比较器81中与由乘法器83所确定的最大行值进行比较。对于该特定的列，最大行值是整个矩阵的最大行值ROW或者是ROW-1。响应比较器84，乘法器83产生一个输出。该比较器将目前正在由寄存器组78输出的列值与具有最大行值ROW的最大列值进行比较。
如果比较器81确定最大行数已经达到寄存器N_REG的最大输出值，则比较器81发出一个信号来将N_REG复位到0，并且操作乘法器(MUX)86，连同索引寄存器I_REG。单元增加器88也与索引寄存器I_REG有关，并且当从比较器81中收到一个信号时，MUX86通过增加器88对I_REG的值增1。否则，乘法器86在第一级周期中只简单地将相同的值保存在寄存器I_REG中。
参考图11c，流水线交织器的第二级中包含一个处理周期，其中被抽取并保存在第一流水线寄存器REG2中的元素被传送并保存在第二数据流水线寄存器REG9中。在第二级处理中以并行的方式，相应的保存在寄存器REG1中的矩阵映射数据((matrixmapping data(MMD))被用于计算相关的起始位地址数据(该数据存储在寄存器REG5中)、结束位地址数据(保存在寄存器REG8中)、起始字地址数据(保存在寄存器REG6中)和结束字地址数据(保存在寄存器REG7)中。在第二级处理周期中，REG1中的矩阵映射数据最初在乘法器90中乘以元素的位长度M。然后在减法器91中通过从结果值中减去一个值来产生与模L相等的数，以计算起始位地址数据，其中L是本地存储器100中数据字的位长度，本地存储器可有选择地存储被抽取的元素。在减法器91中被减去的值可这样计算得到，在除法器92中将乘法器90的输出用L去除，不保留余数，并在乘法器93中将该值乘以L。除法器92的输出也提供了相应字的起始字地址(本地起始地址LSA)，在其中至少有寄存器REG9中元素的第一部分被存储在本地存储器100中。
结束位地址数据(本地起始地址LSA)这样计算，在加法器95中将乘法器90的结果加上M-1，然后在减法器96中将该值减去一个计算得到的值，以产生一个模L值，然后存储在寄存器REG8中。该被减去的值在除法器97中由加法器95的输出除以L，不保留余数，然后在乘法器98中将该结果乘以L而得到。除法器97的输出也提供了结束字地址数据，其保存在寄存器REG7中。
在流水线交织器的第三级中，基于在寄存器REG5、REG6、REG7和REG8中的数据，执行一个读-修改-写操作，以有选择地在本地存储器的寄存器REG9中保存元素值。开始，将寄存器REG6和REG7中的内容在比较器99中进行比较。如果其值相等，则在寄存器REG9中的元素将被保存在本地存储器100的单个字中。在这种情况下，寄存器REG6的值从复用器101传送到复用器102，在那里它可能要结合一个基地址，可用来在系统中分配整个存储资源。
乘法器102的输出指出了字W的地址，在其中可写入寄存器REG9中的元素。该字可输出到一个解复用器103，从其中一个合并元件可在连续地址中创建一个新字(在连续地址中，该字以寄存器REG5的值开始并以寄存器REG8中的值结束)，该字是由REG9中元素的位值组成的新字，该字的其余位从解复用器103中的字的值得到复制。然后将在合并元件105中新形成的字存储回到该地址，在那里初始字被输出到解复用器103。
其中寄存器REG6和REG7的内容不同，第一和第二级流水线延迟一个周期，以便于第三级能够执行一个有关该字的读-修改-写周期，该字由在寄存器REG6中的数据标识，然后重新开始所有各级的流水线周期来执行一个关于本地存储字的读-修改-写操作，该本地存储字对应于存储在寄存器REG7中的结束字数据。在这种情况下，在有关于该字读-修改-写周期(对应于寄存器REG6中的起始字地址数据)中，第三级将保存在寄存器REG9中的元素的初始部分存储到本地存储器字中的最后几位，该存储字起始于由保存在寄存器REG5中的值所指明的比特位位置。在第三级的第二个周期中，此处第一和第二级时钟周期已经重新启动，将在寄存器REG9中元素的其余部分保存在该字中，它对应于在寄存器REG7中的结束字地址数据(从该字的初始位开始到在寄存器REG8中值所指明的位地址)。
在下一个数据位块中的所有T元素被处理完之后，经过解复用器103，本地存储器中的连续字被读出，在系统中用于进一步处理。对310个元素数据块的处理之后，本地存储器的输出显示在图5-8的示例中，对应于由图7c表示的字序列。在3G系统中的进一步处理中，扩展的6位元素被收缩成单个比特位，例如，再生出初始的310个位数据块，其与初始产生于发送单元的数据具有相同的顺序。
可采用两种不同的技术来测试这个第二交织器的3级流水线。这些方法中的第一个是手工方法，称为回归(regression)。回归测试可这样进行，从PyCH存储器中抽取30个32位字，从它们中取出6位长的元素，并将它们传送到流水线中。测试周期基于手工节拍式仿真，寄存器和内部存储中所预期的内容由手工确定。这些值被拿来与从仿真中获得的实际值作比较。对大量的测试情况以及对所有的流水阻碍情况进行仿真。在手工设置的所有测试情况下，发现交织器功能正常无误。
接下来，用C语言独立地实现交织器。将一组测试矢量运用到C程序块中，对输出进行监视并写入到一个结果文件中。将相同的输入测试矢量组运用于VHDL模型。将两组输入矢量应用于测试中：
一组201个元素输入矢量和一组540个元素输入矢量。两个不同组的输入用来创建两个不同的交织器矩阵。201个元素矩阵具有两个不同的行数，其中一个比另一个小。540个元素矩阵只具有一个行尺寸。从而，测试中包括有两种不同类型的交织器矩阵可能的结构。测试结果显示，从VHDL模型和C语言模型中的输出矢量与两种输入情况相匹配。
硬件由Synopsys逻辑综合器进行综合，采用德州仪器公司的0.18μm标准单元库。采用门数如下所示。
  标准单元数目(TI/GS30/标准单元)   1034
  时序门   1844
  组合门   3348
  门数总计   5192
表3为交织器估计的总门数
该流水线式结构能够确保高速率流量，由于所用门数较少所以面积小而紧凑。虽然建议采用三级流水线，但是从所建议系统中(显示如图11a-11c)舍去寄存器REG1和REG2将很容易实现两级设计。
在本领域中的一般技术人员可以在本发明的范围内采用其他变化和修改。

Claims (24)

1.一种在通信系统中处理数据的方法，其通过有选择地对T个连续扩展的位长度为M的数据元素块进行重新排序，以产生一组连续的具有位长度为L的数据字，所述数据元素包含在位长度为L’的连续数据字组W’中，该字中以选定的顺序包含有T个扩展的数据元素，这个顺序基于对一个具有C元素列和N行的矩阵的交织器映射，其中L和L’为大于M的整数，C不等于L，并且矩阵的后r列中具有N-1行，其中T、M、C以及N皆为大于2的整数，r＜C，且r＝(C*N)-T，该方法包括：
从连续数据字组W’中连续地抽取T数据元素；
为预先确定的交织器列序列中起始列的第一行的最先抽取的元素确定矩阵映射位置；
对每个随后抽取的数据元素，在紧接前一数据元素相同列的下一行，行n列i，确定矩阵映射位置，或者，如果该列没有下一行，则取预先确定交织器列序列中下一列的第一行位置；
对应于C*N矩阵，确定在数据字组W的本地存储器中M位连续地址的逐行连续映射；
对每个数据元素，对应于元素确定的矩阵映射位置，在字组W中的一个字中或者跨越两个连续字确定一个连续位地址；并且
在其确定的地址中存储每个数据元素。
2.如权利要求1所述方法，其中在接收器调制解调中执行的步骤作为第二解交织处理，其进一步包括：
在保存了后T个连续数据元素之后，从本地存储器中连续读出数据字W，从而该T个元素在解交织序列中也具有连续顺序，对应于一个具有T个数据位的块，从其中在发送器调制解调器中可产生T个连续扩展交织的数据元素块。
3.如权利要求1所述方法，其中每个元素的连续位地址被确定在数据字组W’中的一个字中或者跨越两个连续字中，该元素抽取包括确定一个起始位地址和一个结束位地址，其对应于将被抽取的数据元素，将位于确定的位地址之间和该地址本身中的数据保存在一个寄存器中。
4.如权利要求3所述方法，其中字组W’位于存储器中的连续地址中，起始于地址A0，在该处第一个被抽取的元素的一个起始位地址是A0，且每个随后抽取的元素的起始位地址是前一抽取元素的地址加上M。
5.如权利要求1所述方法，其中：
连续数据字组W’被顺序地读入到第一和第二寄存器，从寄存器中将每个元素抽取并保存在第一流水线寄存器中；
字组W’中的第一和第二顺序字最初被分别存储在第一和第二寄存器中；
从第一寄存器中的第一个字的前M位中抽取出第一个数据元素；
从第一寄存器中字的比特位开始抽取每个随后的数据元素；并且
当第一寄存器中字组W’的一个字的所有位被抽取之后，将在第二寄存器中字组W的字’传送到第一寄存器中，并且该字组W’下一个连续的字被存储在第二寄存器中。
6.如权利要求5所述方法，其中：
第一寄存器具有地址从A0到A0+(L’-1)，第二寄存器具有地址从A0+L’到A0+(2L’-1)；
为第一数据元素确定一个起始位址A0+0；并且
第一寄存器中的每个随后元素的起始地址被确定为地址A0+SA，它基于前一个元素的起始地址A0+SA’，从而
当SA’+M＜L’，SA＝SA’+M，且
当SA’+M≥L’，SA＝(SA’+M)-L，并且在抽取之前，把在第二寄存器中存储的字保存到第一寄存器中，并且把字组W’中的下一个连续的字保存到第二寄存器中。
7.如权利要求5所述方法，其中对每个元素的矩阵映射位置行和列的确定与在第一流水线寄存器中元素的存储是并行的，从而定义了第一级处理的一个周期。
8.如权利要求7所述方法，其中把在第一流水线寄存器中的元素保存到第二流水线寄存器中，并且并行地确定本地存储器的地址信息，从而定义了第二级处理的一个周期。
9.如权利要求8所述方法，其中本地存储器中包括位地址A0’到A0’+(T*M)-1，其中字组W中的每个连续字分配有L个连续位地址，对每个数据元素在本地存储器的起始地址LSA，由LSA＝A0’+((n*C)+i)*M)确定，其中对于第一个数据元素，LSA＝A0’。
10.如权利要求9所述方法，其中：
第一寄存器中具有地址A0到A0+(L’-1)，第二寄存器具有地址从A0+L’到A0+(2L’-1)；
第一数据元素的起始地址定义为A0+0；并且
每个随后元素的起始地址确定为地址A0+SA，它基于前一个元素的起始地址A0+SA’，从而
当SA’+M＜L’，SA＝SA’+M，且
当SA’+M≥L’，SA＝(SA’+M)-L，并且在抽取之前，把在第二寄存器中存储的字保存到第一寄存器中，并且把字组W’中的下一个连续的字保存到第二寄存器中。
11.如权利要求8所述方法，其中在第二流水线寄存器中的元素至少有一段保存到本地存储器中字组W的一个字中，从而定义了第三级处理的一个周期。
12.如权利要求11所述方法，其中在第二级处理周期中为每个数据元素确定本地存储器起始地址LSA和本地存储器结束地址LEA，并且当LSA和LEA是在本地存储器字组W中的两个连续字时，在第三级处理周期中把第二流水线寄存器中元素的第一段保存在两个字的一个之中，而在第一和第二处理级中停止一个周期。
13.如权利要求12所述方法，其中，除了前后的元素外，每当第二级处理周期开始，第一级处理周期和第三级处理周期也开始。
14.如权利要求13所述方法，其中当在第二寄存器中的字传送到第一寄存器并且将字组W’中下一连续字保存到第二寄存器中时，第一、第二、第三级处理都停止。
15.一种交织器，其通过有选择地对T个连续的位长度为M的数据元素块进行重新排序，以产生一组连续的具有位长度为L的数据字W，所述数据元素包含在位长度位L’的连续数据字组W’中，该字中以选定的顺序包含有T个数据元素，这个顺序基于对一个具有C元素列和N行的矩阵的交织器映射，其中L和L’为大于M的整数，C不等于L，并且矩阵的后r列中具有N-1行，其中T、M、C以及N皆大于2的整数，r＜C，且r＝(C*N)-T，该交织器包括：
一个存储器件，从其中可访问字组W’中的连续字W’；
一个流水线寄存器，用于接收从存储器件中抽取出来的数据元素；
一个本地存储器；
一个本地地址寄存器器件，用于接收本地存储器地址数据，该数据与正在流水线寄存器中存储的元素有关；
元素抽取电路，用于从存储器件中顺序地抽取数据元素，并将每个顺序抽取的元素保存到流水线寄存器器件中；
矩阵映射电路，用于为每个被抽取的元素产生矩阵映射数据；
地址处理电路，用于从来自矩阵映射数据在本地地址寄存器器件中产生并保存本地存储地址数据，该矩阵映射数据是对应于保存在流水线寄存器器件中的一个元素；以及
存储处理电路，用于连续地接收保存在流水线寄存器器件中的数据元素，并根据保存在本地地址寄存器器件中相应的地址数据，将每个数据元素保存在本地存储器中字组W中连续的字中。
16.根据权利要求15所述交织器，还包括：
第一流水线寄存器，用于接收从存储器件中抽取出来的数据元素，以作为流水线寄存器器件的一部分；
一个矩阵位置寄存器器件，用于接收矩阵映射数据，该数据与正在第一流水线寄存器中存储的元素有关；
第二流水线寄存器，用于从第一流水线寄存器中顺序地接收数据元素作为流水线寄存器器件的一部分，以用于本地地址寄存器接收本地存储地址数据；
第一级处理电路，其包括
该元素抽取电路单元，其从存储器件中顺序抽取数据元素并将每个顺序抽取的元素保存在第一流水寄存器中，并且
该矩阵映射电路，用来在矩阵映射寄存器器件中产生并保存相应的矩阵位置数据；
第二级处理电路，包括该地址处理电路单元，其根据来自保存在矩阵映射寄存器器件中的矩阵位置数据，在本地地址寄存器器件中产生并保存本地存储地址数据，该地址对应于一个正在从第一流水线寄存器传送并保存在第二流水线寄存器中的元素；并且
第三级处理电路，包括该存储处理电路单元，用于检索保存在第二流水寄存器中的数据元素，并有选择地将每个数据元素保存在本地存储器中字组W中的顺序字中，该过程基于相应的保存在本地地址器件中的地址数据。
17.根据权利要求16中所述交织器，其中L’不能被M整除，存储器件中包含有第一和第二L’位寄存器，从字组W’中来的字被顺序地传送到其中，并且第一级处理电路从M顺序位地址中抽取元素，该位地址起始于选择性确定的第一L’位寄存器的位地址。
18.根据权利要求16中所述交织器，其中矩阵位置寄存器器件是单个寄存器，且矩阵映射电路中包括一个列索引寄存器、一个行索引寄存器和一个交织器矢量存储器，它们有选择地组合起来，从而行索引寄存器被增加或者被复位，同时为每个元素产生矩阵映射数据，列索引寄存器被增加，并且复位行寄存器，根据存储在其中的交织器矢量，列索引寄存器可用来增加交织器矢量存储器的输出。
19.根据权利要求18中所述交织器，其中对每个数据元素，行寄存器输出一个值n，且交织器矢量存储器输出一个值i，值(n*C)+i被存储在矩阵位置寄存器中，其与存储在第一流水线寄存器中的一个元素有关。
20.根据权利要求19中所述交织器，其中L’＝32，C＝30，M＝6，存储器件中包含有第一和第二L位寄存器，从字组W’中来的字被顺序地传送到其中，并且第一级处理电路从M顺序位地址中抽取元素，该位地址起始于选择性确定的第一L’位寄存器的位地址。
21.根据权利要求16中所述交织器，其中L不能被M整除，本地地址寄存器器件中包括一个起始位地址寄存器、一个结束位地址寄存器、一个起始字地址寄存器和一个结束字地址寄存器，第二级处理电路为本地地址寄存器器件中的各个寄存器计算起始位地址数据、结束位地址数据、起始字地址数据和结束字地址数据，该计算基于存储在矩阵位置寄存器器件中矩阵映射数据、数据元素位长度M和数据字位长度L，同时将第一流水线寄存器中来的元素传送到第二流水线寄存器中。
22.根据权利要求21中所述交织器，其中第二级处理电路计算起始位地址数据，将MMD对L取模；计算结束位地址数据，将(MMD+M)对L取模；计算起始字地址数据，取MMD/L的最大整数；以及结束字地址数据，为(MMD+M)/L的最大整数。
23.根据权利要求22中所述交织器，其中当第一级处理电路从存储器器件中抽取一个新的单元并将其保存到第一流水线寄存器时，定义为第一级周期，当一个元素从第一流水线寄存器传送到第二流水线寄存器时，定义为第二级周期，当第三级电路有选择地将至少一段来自于第二级流水线寄存器中的元素存储到本地存储器中字组W中的一个字时，定义为第三级周期，其中第二级处理电路与第一级处理电路和第三级处理电路相关联，从而除了前后T个连续元素以外，每次当第二级周期开始时，第一级周期和第三级也开始。
24.根据权利要求23中所述交织器，其中第三级处理电路中包括一个比较器，用于比较起始字地址寄存器中内容与结束字地址寄存器中的内容，它们与数据存储电路和第一和第二级处理电路相关，从而：
当起始字地址数据与结束字地址数据相等时，在第二流水线寄存器中的元素被保存到字组W中的一个字中，对应在该字中比特位位置中的起始字地址数据，该字对应于保存在起始地址寄存器中的起始位地址数据，一直到对应于保存在结束位地址寄存器中的结束位地址数据中地址；并且
当起始字地址数据与结束字地址数据不相等时，第一和第二级处理电路停止一个周期，同时保存在第二流水线寄存器中的元素的第一段将被保存在字组W中的一个字中，该字对应于在一个比特位位置中的起始位地址数据，从对应于保存在起始位地址寄存器中的起始位地址数据的位地址开始，一直到该字的一个结束位，从而完成一个第三级周期，并且在随后的一个第三级周期中，第一和第二级处理电路没有停止，保存在第二流水线寄存器中的该元素的第二段将被保存在字组W中的下一顺序字中，对应于结束字地址数据，其起始于该字的第一位一直到对应于结束位地址数据中的比特位位置，结束位地址数据保存在结束位地址寄存器中。
CNB018179614A 2000-09-13 2001-07-19 第三代频分双工调制解调交织器 Expired - Fee Related CN1272912C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US23222400P 2000-09-13 2000-09-13
US60/232,224 2000-09-13
US26093001P 2001-01-11 2001-01-11
US60/260,930 2001-01-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200610121825 Division CN1913367A (zh) 2000-09-13 2001-07-19 第三代频分双工调制解调交织器

Publications (2)

Publication Number Publication Date
CN1471762A CN1471762A (zh) 2004-01-28
CN1272912C true CN1272912C (zh) 2006-08-30

Family

ID=26925780

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018179614A Expired - Fee Related CN1272912C (zh) 2000-09-13 2001-07-19 第三代频分双工调制解调交织器

Country Status (16)

Country Link
US (2) US6947491B2 (zh)
EP (1) EP1320929A1 (zh)
JP (1) JP4824262B2 (zh)
KR (2) KR100541586B1 (zh)
CN (1) CN1272912C (zh)
AR (1) AR030634A1 (zh)
AU (1) AU2001280631A1 (zh)
BR (1) BR0114128A (zh)
CA (1) CA2421956C (zh)
HK (1) HK1060219A1 (zh)
IL (2) IL154858A0 (zh)
MX (1) MXPA03002200A (zh)
MY (1) MY135106A (zh)
NO (1) NO20031135L (zh)
TW (3) TWI271954B (zh)
WO (1) WO2002023740A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104390267B (zh) * 2014-10-31 2017-05-24 广东美的制冷设备有限公司 空调器及该空调器的送风方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4029630B2 (ja) * 2002-02-27 2008-01-09 ソニー株式会社 インタリーブ処理装置とインタリーブ処理方法及びインタリーブ処理プログラム
KR100486284B1 (ko) * 2002-11-22 2005-04-29 삼성전자주식회사 연속되는 두 개의 디인터레이스 프레임들을 출력할 수있는 디인터레이스 장치 및 디인터레이스 방법
US8077743B2 (en) * 2003-11-18 2011-12-13 Qualcomm Incorporated Method and apparatus for offset interleaving of vocoder frames
US8325826B2 (en) * 2005-03-09 2012-12-04 Qualcomm Incorporated Methods and apparatus for transmitting signals facilitating antenna control
US8225186B2 (en) * 2006-07-14 2012-07-17 Qualcomm Incorporated Ecoding and decoding methods and apparatus for use in a wireless communication system
AU2019219678A1 (en) 2018-02-08 2020-08-27 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. Heteroaryl compounds, pharmaceutical compositions thereof, and their therapeutic use
US11540120B2 (en) * 2018-06-05 2022-12-27 Drexel University Physical layer key based interleaving for secure wireless communication
TWI685217B (zh) * 2018-07-23 2020-02-11 朱盈宇 可辨封包次序更正碼
SG11202113211PA (en) 2019-06-03 2021-12-30 Biotheryx Inc Non-hygroscopic crystalline salts of a pyrazole compound, and pharmaceutical compositions and use thereof
CN111478708B (zh) * 2020-03-31 2023-08-11 Oppo广东移动通信有限公司 电子设备、芯片、系统总线、译码模块、译码器及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
CN1199359C (zh) * 1995-02-01 2005-04-27 皇家菲利浦电子有限公司 数据的防差错传输和接收方法以及传输数据的传输系统
EP0749211B1 (de) * 1995-06-12 2003-05-02 Siemens Aktiengesellschaft Verfahren und Codiereinrichtung zur gesicherten Übertragung von Daten mittels Mehrkomponenten-Codierung
JPH10200502A (ja) * 1997-01-07 1998-07-31 N T T Ido Tsushinmo Kk Ｃｄｍａ移動通信システムにおけるデータ伝送方法およびｃｄｍａ移動通信システムと移動局装置と基地局装置
US5912898A (en) * 1997-02-27 1999-06-15 Integrated Device Technology, Inc. Convolutional interleaver/de-interleaver
CN100358243C (zh) * 1998-04-27 2007-12-26 松下电器产业株式会社 卷积交错装置、卷积解交错装置、卷积交错方法和卷积解交错方法
JP2000124816A (ja) * 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd 符号化インタリーブ装置
US6233709B1 (en) * 1998-12-07 2001-05-15 Nokia Mobile Phones Ltd. Dynamic iterative decoding for balancing quality of service parameters
KR100350459B1 (ko) * 1998-12-26 2002-12-26 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
AU4207800A (en) * 1999-04-09 2000-11-14 Sony Electronics Inc. Interleavers and de-interleavers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104390267B (zh) * 2014-10-31 2017-05-24 广东美的制冷设备有限公司 空调器及该空调器的送风方法

Also Published As

Publication number Publication date
MXPA03002200A (es) 2007-10-02
JP4824262B2 (ja) 2011-11-30
TWI269548B (en) 2006-12-21
BR0114128A (pt) 2003-07-29
TW200419922A (en) 2004-10-01
HK1060219A1 (en) 2004-07-30
KR100797871B1 (ko) 2008-01-24
IL154858A0 (en) 2003-10-31
CA2421956C (en) 2007-01-09
MY135106A (en) 2008-02-29
US20050273676A1 (en) 2005-12-08
US7317762B2 (en) 2008-01-08
TWI271954B (en) 2007-01-21
JP2004509501A (ja) 2004-03-25
CA2421956A1 (en) 2002-03-21
KR100541586B1 (ko) 2006-01-11
KR20030097841A (ko) 2003-12-31
CN1471762A (zh) 2004-01-28
TW200300061A (en) 2003-05-01
WO2002023740A1 (en) 2002-03-21
US20020083279A1 (en) 2002-06-27
TWI239728B (en) 2005-09-11
AU2001280631A1 (en) 2002-03-26
US6947491B2 (en) 2005-09-20
NO20031135D0 (no) 2003-03-12
EP1320929A1 (en) 2003-06-25
AR030634A1 (es) 2003-08-27
IL154858A (en) 2007-10-31
NO20031135L (no) 2003-05-13
KR20030031186A (ko) 2003-04-18

Similar Documents

Publication Publication Date Title
CN1272912C (zh) 第三代频分双工调制解调交织器
CN100426680C (zh) Turbo解码器的缓冲器结构
CN101267225B (zh) Cdma系统中用于异步接收的物理信道的数据缓冲器结构
CN1312854C (zh) 使用码分多址的无线通信系统中的物理层处理
US20070174588A1 (en) Processes and devices for compression and decompression of executable code by a microprocessor with RISC architecture
JP2004515094A (ja) Ｃｄｍａシステムにおける物理チャネルおよびトランスポートチャネルのためのデータバッファ構造
JP2002505816A (ja) マルチキャリア・システムでの送信のためのチャネル・コーディングおよびインターリービング
US6785862B1 (en) Convolutional interleaver employing an efficient memory scheme
CN1323110A (zh) 宽带码分多址发送速率估计方法和设备
CN101087181A (zh) 一种解交织和解速率匹配的方法
CN108092738A (zh) 一种解交织解速率匹配的方法和装置
CN101517911A (zh) 下行链路接收机比特率处理器中的重新量化
CN101517912A (zh) 下行链路接收机比特速率处理器的结构
US5913216A (en) Sequential pattern memory searching and storage management technique
CN1913367A (zh) 第三代频分双工调制解调交织器
CN1303834C (zh) 用于最小化由收缩引起的输出延迟的设备和方法
CN1964204B (zh) 一种增强专用物理控制信道的译码优化方法及装置
CN1377142B (zh) 一种高速解交织的实现方法和装置
CN113472476B (zh) 解速率匹配方法、装置、计算机设备和存储介质
JP2002078024A (ja) データ送信装置とデータ受信装置及びデータ送信方法とデータ受信方法
EP1396974A1 (en) Storage device and storage method
CA2560715A1 (en) Third generation fdd modem interleaver
CN103840912B (zh) Lte/lte‑a系统业务信道解速率匹配的方法
EP0595539A1 (en) A sequential pattern memory searching and storage management technique
KR101177135B1 (ko) 이동통신시스템에서 디인터리빙을 효율적으로 수행하는장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1060219

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1060219

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060830

Termination date: 20150719

EXPY Termination of patent right or utility model