TWI269548B - Third generation FDD modem interleaver - Google Patents

Description

案號 91135110 穴年〆月^日 修正 五、發明說明(1) 本發明係關於通信系統中之實料交錯 (interleaving)。尤指一種解除交錯（de-interleaving) 資料用之方法及裝置。 在無線通信領域中，經由已知之傳輸來自一通信之資 料至另一通信站之交錯處理來分散擾亂（scramble)資料的 作法係為已知。資料隨後在接收站經由解除交錯處理而被 解除分散擾亂（de-scramb 1 e)。 在第三代（3 G)合資計劃無線系統中，一種用以交錯分 頻雙向（frequency division duplex; FDD)調制解調 (modem)實體通道資料之特定資料被具體指定。在3G系統 中之實體通道資料在具有一預定位元尺寸的字元中被處 理’該字元目前被指定為每字元（w〇rd) 32位元（bit)。 連續字元中所包含之任意數量之連續資料位元區塊被 ，定於FDD實體通道通信之用。在準備通道上之傳輸用之 母一資料區塊時，資料一列列地被對映並經具有預定行數 j矩陣。在一字元中，行的數目最好少於位元數目。在目 刖3G中’有3 〇行被指定用於包含在3 2位元字元中之資料位 元區塊之實體通道交錯。 一〜例如，第一圖表示包含3丨〇資料位元區塊之丨〇個3 2位 =，元w〇i9中之位元'「W9 21至一 3〇行矩陣之映對。31〇個 =料位元區塊被對映並經具有11列之30行矩陣。因為資料 區塊，有310位元，最後20行，第1 〇_29行所包括之資料位 兀比4 1 0行，〇 — 9所包含之資料位元少。 、,。所有矩陣的行是否具有與之對映之資料位元係依據資

1區塊中之位元數目而定。例如，3 〇 〇資料位元之區塊將 "· _ 1 ______________ ________________

91135110 修正 被完全對映並經填滿3〇χι〇矩陣之所有行。因為3 0 0可被30 整除。通常為對映一 T元素之區塊，C行乘以N列矩陣之最 後r行將只在N-1列中有資料，其中r = (c*N)-T，且r<C。 於資料位元被對映並經交錯器矩陣之後，行的級數以 預定的序列被重新安排，且資料位元以一行接一行的方式 被寫並經一組新的字元〜，，以定義一組連續字元w，中之連 續位元w’#,#的交錯資料區塊。 例如’第一圖中包含於字元w〇 —w9之310位元區塊資料 依據第二圖A及第二圖b所示之較佳交錯行序列有選擇性地 被儲存並經字元〜’〇 —w’9。對字元組〜〇19而言，相對應之 H)字元w’ 〇-w’ 9包含高度重新安排/分散擾亂次序之原始字 元w0 -w9之所有310位元資料。如第二圖a所示，交錯的字 元w’ 0係由來自第一圖之行〇, 2〇及1〇的位元序列所形成。 來自原始字元w0-w9之位元w# #至交錯字元w，〇之位元w，"一 W G,31之對應表示於第二圖B。 資料 倍。 料區 輸器 的其 形， 時， 換器 為具 在交 相關 當該 塊之 與接 他處 也就 位元 及解 有結 錯 的 位 交 收 理 是 擴 除 果 資料被 不同處 元擴展 錯資料 站的解，其可 即使在 展業已 分散擾 數值的 理。例如，位元尺寸結構可被擴展M 被具體指定為6倍時，每一實體通道資 位元被擴展為6位元元素。並且，在傳 除交錯器之間可能產生與交錯資料相關 以在接收器的解除交錯器出現下列情 傳輪流程中沒有此類位元擴展被執行 產生。例如，一接收站可使用一a/d轉 ^展開晶片樣本來取樣一接收的訊號 而該結果數值係具有多重位元表

第8頁

錯的擴展字元之縮 中之原始傳輸指定之 料區塊。額外的習知處理產生解除交 豆以便在接收器中重製如同傳輸器 位元區塊。 龃卞雖《fl本發明之方法及裝置係特別為3G FDD接收器調制 解除交錯功能而設計，本發明也適用於其它應用 刀政擾亂及解除分散擾亂擴展資料區塊。 怜體甘ί階管線結構被用以結合計算-解除交錯記 之資料元素之選擇的儲存而處理元素。使 理之二階管線可以實現高達每秒60百萬位元的資料處 里（throughput)。同時，多重解除交錯器可以平行 二貪料區& ’例如-群不同的實體通道，因此，解除交# ?理不會對通信系統整體速度有不利的影響。然而，因： 母一通道之實體通道處理目前被指定為每秒38〇千位元，’、、、 依據本發明較佳實施例，單一解除交錯器完全可以 FDD接收器調制解調之所有實體通道之資料元素區塊之卢 下詳細說明而令 本發明其它目的及優點將由圖式及以 本技藝之人士有所理解。 圖式簡要說明 第一圖表示包含於10個32位元字元W中 塊在一 30行矩陣上之對映。 貝科區 第二圖A表示第一圖之資料位元區塊依據目前扣 态行序列規格在字元W’之交錯位元w# #上之對映。 第二圖β表示來自第一圖之資料字元w之位元之一六 字元W’之位元對映。 父、’曰

第10頁

修正 一-第二圖表不第二圖A之交錯位元區塊字元w，在交錯6位 70元素子元W ’之擴展組上之擴展對映。 ，第四圖A至第四圖F表示第二圖A之交錯位元區塊字元 之在6擴展元素交錯字元w，組上之位元對映。 第五圖A及第五圖B表示第三圖之字元w，之擴展交錯元 地之區塊位元在36位元元素行上之交錯器矩陣上之位元對 第六圖表示資料之解除交錯元素區塊之一字元w在第 五圖A及第五圖B之矩陣上之位元及元素對映。 一第七圖A-C係顯示一串包含所記錄元素至以⑽之32 位元字元W0至W58。 ^第八圖表示第七圖之解除交錯之擴展元素字元W符合 第一圖之原始資料位元區塊字元w。 第九圖表示使用本發明之通信系統之接收器處理元件 之方塊圖。 第十圖A及第十圖B表示一據本發明之解除交錯之一般 方法之流程圖。 第十一圖A至第十一圖C表示依據本發明之三階管線交 錯器之圖式。 較佳實施例詳細說明 做為目前3G規格的一部份，擴展的交錯資料，如FDD 接收器之實體通道之資料，被接收，且必須被解除交錯以 為進一步處理。該FDD接收器被分為數個次區塊。這些區 塊中之一被稱為接收複合通道（Receiver c〇mp〇site

通道解除對映，π解除交錯，實體通道集成體， ==元之2^多除所、组成，以及傳輪通道（Tr(：H = 佳者，接收器複合通道運作與傳輸器複合通道二 调制解調器所執行的功能相反。 雨— 本發明對於FDD接收器之W解除交錯器之架 用二將被傳輸之每一實體通道（PyCH)之位元序列經由一交 錯益處理被分散擾亂，然後被擴散至等尺寸之封包·每一 量=位元所組成。這些位元群中的每-V被稱 3"剛通道資料元素尺寸被指定為6位* :二 y至=圖表不交錯及擴展31〇資料位元區塊至31 〇交錯6位 兀兀素Τ’之一區塊之傳輸器調制解調器之實施例。 Μ Ϊ Ϊ擴展f交錯的f料元素以其交錯的序列被傳輸。 裔接收空氣中之資料元素，並將其儲存於一組連續的 位元資料字元W，之中。在第一至四圖之實施例中，在傳 輸=端初始儲存於32位元字元洲19中之31 〇位元區塊在接 τ收(Γτ端收並儲存為32位元字元W，〇-W，58中之資料元素 2 d父錯益係一具有重新排序交錯之資料元素之交互行 排，，區塊父錯器。該交錯矩陣具有3 0元素行，從左並經 右標號為0, 1，2,…，29。列的數字係由使用者所提供被當 ，一外部參數N，但可以為—具有τ元素之資料區塊而被計 异成最小整數N，如此n*3〇 - T。 3G FDD調制解調器之2nd解交錯器之交互行排列圖案如

芝圖案 {0,20，10,5，15,2 5,3，13,23,8，18,28，1，11，21，6: ^^1ι11ι14，19,9,2 9，12,2,7,2 2,27，17} 解除交錯器之交互行排列圖案 解于、乂錯裔之輸出係從一個與交互行交換Νχ30矩陣 對應之一位亓·成别 #丄 _ 干 ψ ^ 疋序列。其中該整個Ν X 30矩陣被輸出，該輸

a =由冊】除未出現在資料元素之輸入位元序列中的位元而 第五圖Α及第五圖Β表示例示之被接收之資料元素Τ，〇一 、# ：&〇 9之11列乘3 〇元素行交錯矩陣之位元對映之左邊及右 w，部份。例如，在第5Α圖，行0反應包含在字元W，〇, w，1及 々2中^之凡素1" 〇 —T’ 10之位元之位元映對。元素T，5之位元 從二字元’ W，〇及W，1被取出；元素Τ，1〇之位元從二字元， W ^及^ 2被取出。在第五圖β，底部列並無元素，因為只 有第一個10行完全被資料元素填滿。

第六及七圖反映元素T，如何基於交錯器矩陣對應經由 :組字元W中之被選擇的元素的儲存而被記錄。因此， T 〇’Τ 124，T 258, T 186及Τ’31之首2位元被儲存於字元w〇 之32位元，其對應被重新排序之元素τ〇至^以及元素Τ5之 第首2位元。因為元素τ，〇—τ，39基於交錯器矩陣對映之有 選擇性的儲存，而形成如第七圖Α至第七圖C所示之一串包 含被記錄元素T0至T309之32位元字元W0至W58。第八圖反

第13頁

案號 91135110

WO-W58表示重新 五、發明說明（8) 應原始字元w0 —w9如何對應字 的元素T0-T30 9與第一圖所朿之31〇原始資料區塊位一 之一致性· 711 排列 W〇,〇-W9,21 為適合地放置元素Τ’ο-τ’ 309於矩陣中以便使元素 Τ，0-Τ，309可以依連續字元W0 —W58的次序一列列地被讀 出，每個Τ’元素有選擇性地被處理，如第十圖a及第十圖^ 的流程圖所反映的方式。 回 在3G FDD調制解調接收器中，被擴展的交錯資料被分 隔於不同的實體通道，並被儲存於用以被解除交錯器處二 之名為Μ一INP的隨機存取記憶體（RAM)中。位元串被^段 32位元字元，且該等字元被放置在μ一INP中連續的位置/ 在第一至四圖的實施例中，包含於字元W，〇 — w，58中之元素 Τ0 - Τ309之位元串將被儲存在M—IMP中連續的位置。第十圖 A至第十圖B解釋了解除交錯器如何從m—inp讀取資料，解° 除交錯器並將該資料寫入區域記憶體lL〇C。全部流程係 由從M-INP將資料一個元素接一個元素地讀出，執行位址 傳輸’以及將該元素寫入M—L0C中之該位置等步驟所構 成。該位置對應在傳輸端執行交錯之前元素在記憶體中之 原始位置。第五至八圖表示在字元w〇—W59中元素τ，〇 — Τ’ 30 9對重新排序之元素Τ0-Τ309之交錯器之對映的對 應，以及在第八圖中，包含於傳輸端之字元〜〇19中之原 始位元序列之對應。 ” 表二提供第十圖Α及第十圖Β之流程圖中所使用之表數 的列表。 " 在開始時，被使用於流程中的變數在方塊丨〇被初

丨案號91135110 为年〆月^ 曰 修正 化。位址增加數ADDR，以及列計數器ROW_CTR以及行指標 IDX被設定為0。預定的排列級被儲存於一稱為PERM_VECT 的向量中。在PERM_VECT中之被排列的行的級數最好是如 表一之FDD調制解調接收器2nd解除交錯器所示。在步驟 12，一閥PERM基於IDX值而從指示目前被處理之元素之行 位置之PERM_VECT輸出。 接下來數個動作14, 1 6, 18決定行數PERM中之列的數 目，並將變數NROW設定為該值。一固定的參數MAX_COL被 設定，因此行0, 1，2，…，MAX_COL-l之中具有列數 目nROWn ，而行MAX_COL，".C-l具有nROW-r列於其中。基 於此事實以及PERM目前的值，變數NROW因此被設定。

第15頁 ;號91135110 73年〆月^ 曰 修正 五、發明說明（10) 參數 描述 ADDR 開始於字元W’於中之字元位址Ί 加數 . Τ 資料區塊中之元素總數量 ROW_CTR(或 η) 計算合PERM中之列的計數器 PERM VECT 行排列向量 COL(或 c) 在排列矩障中之行數 ROW(或 η) 在#列矩陣中之列數 PERM(或 〇 由IDX所指出之PERM_VECT元素 IDX PERM一VECT元素指標 MAX COL 等於T-(C*(is;-l))之常數 NROW 在行數PERM中之列數 SA 元素之啓始位址 EA 元素之結束位元 SM 元素之啓姶字元位址 EM 元素之結束字元位址 S SM中之元素啓始位元位址 E EM中之元素結束位元位址 M 每一元素T1或T#中之位元數 R,R1，R2 儲存暫存器 L， W’組之每一字元中之位元數 L W組之每一字元中之位元數 表二-流程圖參數一覽表 在步驟20, 22，使用初始位址AO，M_INP中之目前資料 元素之目前ADDR值，以及元素大小Μ，啟始及結束位元位 址SA與ΕΑ被決定。以字元位元大小L’除SA及ΕΑ並捨棄餘數

第16頁 - - - N - - *： 、—.-»、 - - - N - - *： 、—.-»、 1-ΜΜ 9113 511η y j 主 mmu

/ -. π， .. ..一 Γ.ϊ 五、發明說明（11) (或等效地以5向右偏移）產生字元組w，中之相對的字元位 址。這些字元位址分別為別，EM。然後在步驟 7 所指定之記憶體字元中之資料元素之啟始與結由SM& 置被分別計异為S與β。S及£可以被包含於字元『組一 W 二記憶體字元中’或被分佈在跨越二連續記’ ： 步驟=，30, 32, 34, 36表示這二方案如何被處理體接者的 流程圖中之下一步驟28是比較SM與⑽字元位址。果 f兀素係位於字元W，組之一單一字元中’即耽=別，則在 ί 元Ϊ Ϊ = I之字元被取出。該元素隨後在步驟32 =位兀位置被取出，如S及£；所指示’該值定 存器R。另-方面，如果該元素被包含於字元？，^曰之疋二、。暫 凡中，即，EM = SM+1，則二字元必須從M_INp被取出。因 ，，來自SM的字元被取出，並且被指定給暫存㈣，且來 自EM的字元被取出並指定給暫存㈣，如步驟以所示。缺 ，在步驟36 ’ A素的字元倾㈣被取出並被指^給暫存 益。因>此，_在另一情況中，儲存在Μ—INP中之包含於字元 、士、且之又錯兀素之所有位元被取出。最後，位址計數…⑽ 被增加以初始化下一元素之取出。 表示在第十圖B之下一組動作4〇_6〇係用以決定字元級 =於M LOC中之位置，於該位置中該被取出之元素將被 储存，存取字元，放置該元素於字元中合適的位元位置， =及將該：元寫回Μ —L0C中。這些步驟可以被當成 取-修正-寫入運算。 用以於步驟32或36中儲；

對映位址，SA與二= :出之元素之啟始與結束 —____^ ^ ^4^-42中決定。該啟始位址 修正 案號 9113511Π 五、發明說明（12) ^步f〇中基於在步驟3〇, 32或34, 36中所取出之元素之 是ROW CTR，乘上矩陣矩陣位址藉由將歹,m，假設 的目前行數^即所獲得 且 —士 I、KUW〜ctr*col) + perm而被計算。因為 母一：素具有心立A，所得的結果被乘上Μ以得並經SA。 niir46，，L，在組w中之位元尺寸，除以以趙， SM盥FM /具^產生相對的字元位址。這些字元位址分別是 走^ '彳，被取出之字元所將被放置之處的啟始及結 iEWV立Λ分別被D計算為s糾。其中L無法被m整除，s ia之@匕3於一單一記憶體中，或分佈於跨越於字元界 牵士 ΓΪΧ記憶體字元。下一組動作48,60將描述二種方 荼如何被處理。 元素2 __被比較。如果將被儲存之取出 位詈^ &二早子兀中’即SM = EM，則在步驟50中，位於 被取出，並被放置於R1。針中被取 元位罟由近後在步驟52被寫入*R1中之S及E所指示之位 。最後’在步驟54’R1被寫回M_L〇c之記憶體位 及SM+1 :另、έ ::，被取出之元素將被儲存於具有位址SM 取出，甘:連,子兀中，這些字元在步驟56將從Μ-LOC被 在R1中^ ΐ被放置於暫存㈣㈣中。然後在步驟58， 中適人的位^之基：…分別被放置於暫存器R1與R2 it的位置。最後，暫存器R1，R2的内容在步驟6〇分 被寫回記憶體位置SM與SM + 1之中。 长/驟60刀別 中之下-動作係將列計數器__咖增加】以 第18頁 五、發明說明（13) 指示下一被取出元素T#將被儲存在相同行之下一列中。在 f驟64中執行檢查動作以決定列計數器是否小於或等於目 刖行，NROW，之列數。如果是這樣，流程以行數pERM中之 下一元素繼續在步驟2 0。 如果ROW—CTR不小於NROW，在步驟64，下一被取出元 素將被儲存在對應由向量PERM—VECT所指示之下一行之第 一列（列〇)之位址。因此，若是如此，在步驟66,68中， ROW-CTR被重設為〇且PERM —VECT指標，IM，被增加1。如 ，，步驟70，IDX小於COL，解除交錯處理從步驟12以一被 指_定之新值而重覆，否則流程停止，因為所有資料區塊的 T元素將已被處理。 雖然一般處理方法係依第十圖A及第十圖B的流程而為 描述，本流程之較佳實施硬體係表示於第十一圖A至第十 一圖B。較佳設計包含一三階管線，具有一相關的記憶 體，LOCAL MEMORY，用以儲存解除交錯之資料位元。第一 ^皆^平行處理元件表示於第十一圖A及第十一圖B ;第二及 弟二階流程表不於第十一圖C。 第1階的運作從來自一 2 L ’位元向量之一資料元素的取 f而開始，該2L,位元向量係由二暫存器REG3 &REG4的内 谷所定義。暫存器1^〇3及{^04儲存來自實體通道（？7(：1〇記 ，體之二連續的L’位元字元。以較佳之32位元字元尺寸而 論，該二暫存器形成一64位元之位元向量。 抑一暫存器REG0，一加法器71，一減法器72，以及一選 ，為73係用以結合一合併裝置74以便以連續的方式從暫存 j§REG3及REG4取出具有Μ位元尺寸之元素，並將該元素儲 月—二5^號 fnupmn 五、發明說明（14) 月曰 修正 存於暫存為!^02。為初始化交錯器，連續字元『之第一及 第二字元一開始分別被儲存在暫存器REG3與REG4中，而暫 存器REGO則被初始化為〇。合併裝置74從暫存〇 值，從位址0開始並經位址Μ — i取出μ位元。因子：RE= 一兀素τ，ο之來自暫存器之啟姶字元之第一M位元被取出。 併褒置74卩您.後儲存§亥被取出之μ位元於管線暫存哭reg2 之中。 ^ 暫存器0之值基於選擇器7 3經由加法器7丨被增加Μ或是 ，加法器71及減法器73被增加M-L，。如果暫存器REG〇的增 口，Μ不超過L’ ，選擇器73使暫存器rEG〇增加M。反之，選 擇器73使暫存器的值增加M-L’ 。這實際上按模 、 j〇(lUl0)L’函數而運算，因此REG〇的值永遠小於l，，因此 由合併裝置74取出之元素之啟始位址總是在暫存哭

KbG3之位元位址o — l’-j之中。 口口 送以器73選擇使暫存器REG0增加M-L’，訊號en被傳 “觸屬4並經REG3的内容轉換，並從外部記憶體拿取 中，敕Γ ί下一連績字元以便儲存於REG4。在拿取過程 正個官線被暫停。L，的減去結合暫存器REG0之值 二!f暫存器REG4中之字元W，並經暫存器REG3的轉換，‘ ^素的連續取出以從暫存器REG3之内容取出之元素 ^第一位元而繼續發生。 ’、 出運十：圖B，一交錯器定位值與元素被取出之取 一目北二仃計异。矩陣映對資訊藉由從暫存器N-REG取回 值η，並將其於乘法器75中乘上交錯 -素仃數C0L而被計算。加法器76隨後增加一目前之 五、發明說明（15) 該值係從包含交錯器行序 PEM—VECT輪出。暫存器檔案78子輸。^8被當成一向量 KEG所控制，該指示暫存器出係曰由私示暫存器1〜 加暫存器檔案78之輸出值。 々。里PERIVECT而增 矩陣對映電路也包括有選擇性 的行值並經每-連續列值已被使用， 仃之啟始列開始之交錯器向量中之下一扞9 U以仃至奴叆 -階流程之每一週期中與 ：。：可經由在第 加器80使列值增加i而達成 ：，關之早位增 所決定之-最。大列值=出較 疋全部矩陣之最大列值R〇w或设⑽」。多工哭1之 =Ϊ Γ4而產生一輸出，該比較器比較暫存哭"°78回 ★莫」 有最大列尺寸_之最大行值。 =果比較器81決定最大列數已經由暫存器ν_ 作斑浐並ί ^比較器81產生一訊號以重置N-REG為〇，並It =:暫存器卜REG相關之多工器⑽)86。單巧 88if心示暫存器卜娜相關，而Μυχ μ允許當3加， 中。^㈣期中僅回存相同的值並經暫存器卜 期，十：圖C，管線交錯器之第二階包括-流程週 期中在第-階管線暫存器隨中所取出及：存 之：素被傳輸並儲存至第二資料管線暫存議9。在:2 之弟一階的同時，儲存於暫存器REG1中之對應矩陣對；^

- ^ \l\JJ if用以計算相對之儲存於暫存器REG5中之啟始位元位址 i二二HI於暫存器REG8中之結束位元位址資料，儲存於 $ IΓ〜-中之結束字元位址資料，以及儲存於暫存器中 t+ : —二兀位址資料。在第二階週期中，來自REG1之矩陣 ^應、貧料開始於乘法器90中被乘上元素位元尺寸μ。啟始 ^址資料隨後藉由在減法器91中從結果值減去一值而 ? β开以產生一模L方程式，其中L係用以有選擇性地儲存 L取ί兀素之區域記憶體1 00之資料位元之位元尺寸。在 ^ ΐ器91中被減去的值藉由在除法器中不具餘數以L除乘 =器90之輸出，並在乘法器93中以L乘該值。除法器^之 ，，也提供相對字元中之啟始位字元位址，於該位址中佔 =器REG9之一元素之至少一第一部份將被儲存於 憶體100中。 結束位址資料藉由在加法器95中增並 9〇中的結果，然後在減法器中將該值減去被計算隨 後被儲存並經暫存器REG8之一模L之值而被計算。該被減 去的值係由在除法器97中以L除加法器95之輸出且不具餘 數，然後在乘法器98中以L乘以該結果。除法器97也^供 被儲存於暫存器REG7中之結束位元資料。 官線交錯器之第三階執行讀取—修正-寫入，以便基於 暫存器{^05，1^66，1^07，1^68中的資料有選擇性地儲存該 元素於區域記憶體之暫存器REG9中。最初，暫存器 REG6，REG7之内容於比較器99中被比較。如果被比較的值 為相荨’在暫存器REG9中之元素將被儲存在區域記憶體 100中之一單一字元中。於該情況中，來自暫存器REG 6之 t Ί\^ It: mm\ 修正 曰 J R# 號 91135110 五、發明說明（17) 值經過多工器1 0 i並經多工器丨〇 2，其可被結合用以分配系 統中所有記憶體資源之基本位址。 於資=位元區塊之所有1元素都被處理過後，區域記 憶體之連續字元為系統中之進一步處理而經由解多工器 ip被讀出。於處理第五至八圖之例中所反映之31〇元素資 米區塊之後之區域記憶體之輸出端應第七圖C所反映之字 =3 。在3G系統之進一步處理期間，被擴展之6位元元 :ΐ1Ϊ為一單一位元’因此’例如重新產生與傳輸器裝 J 原始產生的相同次序重新產生原始310資料位元區 試。試使用二不同技術而被測 的手動$ 第種係一稱為復原（regression) ^ ^ ^ i t ^ 32 ^ - 行。測試週期係基於以手動、x將其#下傳並經管線而執 器之相、尊的肉六n亍動3^期為基礎之模擬，其中暫存 模擬所得的值ΐ較内:;二d:手決定。這些值被與從 多數的測試情況而被；行擬==;驗狀況中大 測試方t中正確地執行功能。。s線在所有手動設定之 其次’父錯器被獨立地以C語t 被輸入C方塊I輸出才皮監控並被寫二^ 一組測試向量 的輪入測試向量被用於VDHL模型_二果檔案。該相同 以下測試中： 一組輸入向量被使用於 一 Ml元素輸入向量以及„54〇

第23頁 i之輸入被用以產生二不同的交夢哭4素？入向量。二不同 矩陣。201元素矩陣

號 91135110

修正 7^年〆月日 五、發明說明（18) 具有二不同列尺寸；其中一列比另一列少。5 4 〇元素矩陣 具有一單一列尺寸。因此，本測試包括二種可能的不同型 態之交措器矩陣。測試結果顯示從VDHL模型及C語言輸出 之向量及匹配二輸入狀況。 硬體使用Synopsys Logic Synthesizer而被同步，其 使用德州儀器0 · 1 8um標準單元收藏。閘數如下所列。 標準單兀之數目（TI/GS3 0/Std-Cell) 1034 連績閘 - 1844 結合聞 3348 總閘 "" ~~ ------- *Ύ %J 5192 表三-交錯器之總閉數預估 管線.結構因爲# 及小的區域。雖麸^甲^而確保高速率的資料處理量，以 從第十一圖A至第"十二一階管線是較好的，二階設計可以藉由 REG1及1^02而被輕易一^圖^所示之較佳系統中省略暫存器 於本發明之pq A 4 人士所了解。T /、它的改變及修飾將可由本技藝之 年 Ά El j 案號 91135110 /〜，月4曰 修正 圖式簡單說明 71、7 6、9 5 :加法器 7 2、91 :減法器 73 :選擇器 74 :合併裝置 7 5、9 0、9 3、9 8 :乘法器 78 :暫存器檔案 80、 88 :單位增加器 81、 84、99 :比較器 83 :多工器 86 :多工器（MUX) 9 2、9 7 :除法器 1 0 0 :區域記憶體 101 、 102 :多工器 1 0 3 :解多工器

Claims (1)

1269548 ； 似 案號.里35110_一_年〆月日 鉻正 六、申請i利li圍 y 1: 一種無線通信系統之一通信站，其中，通信資料之區塊 係經由至少無線傳輸之一交錯流程以袼式化為一選定序 列，該通信站係包括一接收器，用以選擇性地重新排列具 有一位元尺寸L’之一連續資料字元組w，中包含之具有一 ；|立 元尺寸Μ之Τ連續擴展資料元素之區塊，基於對映至具有c 元素行及Ν列之一矩陣之一交錯器，以產生具有一位元尺 寸L之一連續資料字元組w，其包含一選定序列之該等τ擴 展資料元素，其中，L及L，係大於整數，c係不等於匕， 且該矩陣之最後r行係具有Ν — i列，其中，r〈c且^ = (C*N ) —T，該接收器係包括： 一裝置，用以自一連續資料字元組w，中連續擷取τ資料 裝 之一第 於各個 —列之 資料元 序列中 裝 域記憶 裝 應之決 續字元 裝 置，用以決定位於一預 一列之第一擷取元件之 後續擷取之資料元素而 一列η及一行i之一矩陣 素，或在該行不具有下 之下一行之第一列； 置’用以定義該C乘N矩 體之Μ位元連續位址之一 置，用以決定，對於各 定矩陣對映位置之該字 内之一連續位元位址； 置，用以儲存各個資料 疋父錯器行序列之 ” 一矩陣對映位置，並且，對 言’決定位於該相同行之下 對映位置以做為緊接在前之 一列時，於該預定交錯器行 陣對應之資料字元w之一區 -逐列連續對映； 個貝料元素而言，該元素對 元組W之一字元或跨越二連 以及 70素於其決定位置上。 案號...91135110 曰 修正 六、申請專利範圍 2. 如申請專利範圍第1項所述之通信站，其適用於一無線 通信系統，其中，通信資料之區塊係經由無線傳輸之第一 及第二交錯流程以格式化為一選定序列，其中，該接收器 係裝配一調制解調器，其具有該前述裝置以實施一第二解 除交錯流程，其中，該接收器裝配之該調制解調器更包 括： 裝置，用以自該區域記憶體中連續讀取該等資料字元 W，在儲存一最後之T連續資料元素後，藉以使該等T元素 能夠連續排序為T資料位元之一區塊對應之一解除交錯序 列，由此，T連續擴展交錯資料元素之該區塊便可以產生 於一發送器裝配之一調制解調器中。 3. 如申請專利範圍第1項所述之通信站，其令，各個元素 之一連續位元位址係定義於該資料字元組W’之單一字元或 是跨越二連續字元中，且用於元素擷取步驟之該裝置係包 括：裝置，用以決定一開始位元位址及一欲擷取資料元素 對應之一結束位元位址；以及裝置，用以儲存該等決定位 元位址間之資料於一暫存器中。 4. 如申請專利範圍第3項所述之通信站，其中，用於元素 擷取步驟之該裝置係具有一記憶體，且操作上，該字元組 W’係設置於該記憶體中、由位址A0開始之連續位址，其 中，該第一擷取元素之一開始位元位址係A0、且各個後續 擷取元素之開始位元位址係較一緊接在前之擷取元素多出 Μ ° 5. 如申請專利範圍第1項所述之通信站，其中，用於元素

第27頁

聊548 一 案號 六、申請專利範圍 、且該字元組W，之下一連續字元係儲存於該第二暫存器 7·如申請專利範圍第5項所述之通信站，其中，用於決定 一矩陣對映位置之該裝置係包括：一矩陣位置暫存器裝& 置，用以^收與儲存於該第一管線暫存器之一元素有關之 矩陣位置貧料，藉以使：各個元素之矩陣對映位置行及列 係與該第一管線暫存器之一元素之儲存步驟平行決定，藉 此定義一第一階流程之一週期。 g 8·如申請專利範圍第7項所述之通信站，其中，用於定義 一區域記憶體之Μ位元連續位址之一逐列連續對映之該裝 置係關連於一第二管線暫存器，藉以使該第一管線暫存器 之一兀素能狗儲存於該第二管線暫存器、且該元素之區域 記憶體位址資訊係平行決定，藉以定義一第二階流程之一 週期。 9 ·如申請專利範圍第8項所述之通信站，其中，該區域記 憶體係具有位元位址Α，〇至Α，0 + (Τ*Μ ) —1，其中，該字 元組W之各個連續字元係指定l連續位元位址，且各個資料 元素之一區域記憶體開始位址LSA係利用LSA =Α，0 + ((n*C ) +i ) *Μ )決定，其中，LSA =Α’ 0，對於該第一 貧料元素而言。 1 0 ·如申請專利範圍第9項所述之通信站，其中，該第一暫 存器係具有位址AG至AQ + ( L，一 1 )、且該第二暫存器係具 有位址AQ +L’至A。+ (2L，一1 )，且操作上： 一啟始位址AG + 0於定義給該第一資料元素；以及

第29頁 1269548 案號 91135110 六、申請專利範圍 修正 基於該緊接在前之元音夕 疋常之開始位址A .+ Μ，，各個德铐 元素之一開始位址係定# Α+ 谷调後績 藉以使： 疋義為5玄弟一暫存器之位址AQ +SA， 當SA，+M<L，時，sa =SA，+M，以及 當 SA’ +M3L時，S“（SA，+M) —L，以及，在 步驟前，該第二暫存器中之該字元係儲存於該第一暫存哭 中 卜 連縯子π係儲存於該第二暫存器 11 ·如申請專利範圍第8項所述之通信站，其中，用以 各個資料元素於其預定位址之該裝置係進行操作， : 位於該第二管線暫存器中之一元素之至少一部份係^存於 該區域記憶體中之該組字元w之一字元，藉以定義一、 階流程之週期。 — 1 2 ·如申請專利範圍第11項所述之通信站，其中，針對各 個資料元素，用以決定該元素決定矩陣對映位置對應之该 字元組W之單一字元或跨越二連續字元内之一連續位元位 置之該裝置係配置為：在一第二階流程週期中決定各個資 料元素之一區域記憶體開始位址LSA及一區域記憶體钟束胃 位址LEA，且當該區域記憶體開始位址LSA及該區域記憶體 結束位址LEA係位於該區域記憶體之該字元組w之二連^ a 元中’該弟一管線暫存器中之該元素之一第一部份^儲 存於一第三階流程週期間之二字元之一、且該等第一及繁 二階流程係暫停一週期。 1 3 ·如申請專利範圍第1 2項所述之通信站，其中，該接收 第30頁

第31頁 ϊ__ /、、申睛專利範圍 ---- 區域記憶體； 器中：=址ίί器裝置，用以接收與該第二管線暫存 ^ 70素有關之區域記憶體位址資料· 第—階流程電路，包括： 、 廿M + h電路，用以自該記憶體裝置連續擷取資料开I 拓隍斜此+ 擷取70素於該笫一官線暫存器，以及 . 、電路，用以產生並儲存對應之矩陣位置資料 矩陣位置暫存器裝置； 平位置貝枓於該 第一階流程電路，用以從轉移自該第一管堍靳 ;儲存至該第二管線暫存器之一元素對=之、 存器裝置中儲存之矩陣位置資料，產生並；位置暫 位址於該區域位址暫存器裝置中；以及 存g域圮憶體 次第三階流程電路，用以擷取該第二管線 之負料位元、並基於儲在 為中儲存 應位址賀料，選擇性地儲存各個資料元素於ς <中之對 之該字元組f之連續字元中。 ；Μ區域纪憶體 16· 種無線通k糸統之一通作站，盆由 塊係經由至少盔飧值鈐 ^ 其中’通信資料之區 鬼係丄由至 '無線傳輸之一交錯流程 匕 列，通信站係包括一交錯哭，用 7化為選定序 入項裔’用以選擇性地會薪 一位70尺寸L’之-連續資料字元組W，中包含之且右;、有 尺寸Μ之了連續擴展資料元音之 l 3之具有一位元 素行及Ν列之一矩陣之一交夢哭， 八有C兀 之-連續資料字元組w，复勺曰二、登產生具有一位元尺寸L 料元素，其中，L及L，係大於k整數，c係不=擴= 第32頁 A、申請專利範圍 矩陣之最 τ ’包括： $年/月 曰 修正 記 存取； 後“亍係具有N —1列，其中，『〈(：且!·-： (C*N)— 憶體裝置，由此，該字元組W’之連續字元係進行 負料元素 一區 一區 置中儲存 元素 素、並儲 矩陣 料； 位址 元素對應 料於該區 儲存 存之資料 應位址資 之該字元 一官線暫存器裝置，用以接收從該記憶體裝置擷取之 域記憶體； 域位址暫存器裝置，用以接收 之一元素有關之區域記憶體位 擷取電路，用以從該記憶體裝 存各個連續擷取元素於該管線 對映電路，用以產生各個擷取 流程電路，用以由該管線暫存 之矩陣位址資料，產生並儲存 域位址暫存器裝置；以及 流耘電路，用以連續擷取該管 元素、並基於該區域位址暫存 料’選擇性地儲存各個資料元 組W之連續字元中。 與該管線暫存器裝 址資料； 置連續擷取資料元 暫存器裝置中； 元素之矩陣位置資 器裝置中儲存之一 區域記憶體位址資 線暫存器裝置中儲 器裝置中儲存之對 素於該區域記憶體

第33頁