TWI239728B - Third generation FDD modem interleaver and the method thereof - Google Patents

Description

jg3,9728 案號 90118661 一_月 曰 倏 ^___ 五、發明說明（1) 本發明係關於通信系統中之資料交錯 (interleaving)。尤指一種解除交錯（de—interleaving) 資料用之方法及裝置。 在無線通信領域中’經由已知之傳輸來自一通信之資 料至另一通化站之父錯處理來分散擾亂（scramble)資料的 作法係為已知。資料隨後在接收站經由解除交錯處理而被 解除分散擾亂（de-scramble)。 在第三代（3 G)合資汁劃無線系統中，一種用以交錯分 頻雙向（frequency division duplex; FDD)調制解調

(modem)實體通道資料之特定資料被具體指定。在3G系統 中之實體通道資料在具有一預定位元尺寸的字元中被處 理’該字元目前被指定為每字元（word)32位元（bit)。 連續字元中所包含之任意數量之連續資料位元區塊被 指定於FDD實體通道通信之用。在準備通道上之傳輸用之 每一資料區塊時，資料一列列地被對映並經具有預定行數 之矩陣。在一字元中，行的數目最好少於位元數目。在目 前3G中，有30行被指定用於包含在32位元字元中之資料位 元區塊之實體通道交錯。

例如’第一圖表示包含31 〇資料位元區塊之1 〇個3 2位 =字元w0-w9中之位元Wq 至一30行矩陣之映對。31〇個 資料位元區塊被對映並經具有丨丨列之3 〇行矩陣。因為資料 區塊共有310位元，最後2〇行，第丨〇 — 29行所包括之資料位 元比前1 0行’ 〇 - 9所包含之資料位元少。 、所有矩陣的行是否具有與之對映之資料位元係依據資 才斗d j鬼t <位元數目而定。例如，30 0資料位元之區堍將

ES9f28

被完全對映並經填滿3 〇 χ 1 〇矩陣之所有行。因為3 〇 〇可被3 〇 整除。通常為對映一 Τ元素之區塊，c行乘以Ν列矩陣之最 後r行將只在Ν-1列中有資料，其中r = (c*N)-T，且以匸。 於資料位元被對映並經交錯器矩陣之後，行的級數以 預定的序列被重新安排，且資料位元以一行接一行的方式 被寫並經一組新的字元〜，，以定義一組連續字元w，中之連 續位元w’#，#的交錯資料區塊。 例如’第一圖中包含於字元w〇 —w9之3 1 〇位元區塊資料 依據第二圖A及第二圖b所示之較佳交錯行序列有選擇性地 被儲存並經子元w’ 〇-w’ 9。對字元組¥〇19而言，相對應之 10字元w’ O-w’ 9包含高度重新安排/分散擾亂次序之原始字 元w0_w9之所有310位元資料。如第二圖a所示，交錯的字 7GW’ 0係由來自第一圖之行〇, 2〇及丨〇的位元序列所形成。 來自原始字元w0i9之位元w##至交錯字元w，〇之位元w，u -w G,31之對應表示於第二圖B。 資 倍 料輸 的 形時換 為 在 料相 。當 塊 與 他 也 位 及 有 區 器其 交 關 該 之 接 處 就 元 解 結 錯 的 位 交 收 理 是 擴 除 果 資 不 元 錯 站 料被 同處 擴展 資料 的解 其可 使在 業已 散擾 值的 傳輸至一接收站之前，可能產生與交錯 理。例如，位元尺寸結構可被擴展Μ 被具體指定為6倍時，每一實體通道資 位元被擴展為6位元元素。並且，在傳 除交錯器之間可能產生與交錯資料相關 以在接收器的解除交錯器出現下列情 傳輪流程中沒有此類位元擴展被執行 產生。例如，一接收站可使用一A/D轉 ®L/展開晶片樣本來取樣一接收的訊號 付號，而該結果數值係具有多重位元表

第8頁 聽顏8 MM_9Q118661 7彡年 a 五、發明說明（3) 示，每個來自傳輸器的原始交錯位元然 μ倍，接收流程則可產生—確實6倍的擴展(二已二被擴展 舉例而言，第二圖Α及第一 pi R $ 、 牛 口）。元竑庐展為僂鈐用夕Μ —- 圖例的1 0個交錯資料位兀被擴展為傳輸用之59子兀w，〇 — w，58之區塊， 不。第四圖A至第四圖f表示字元w，〇之交錯 ，::相對被擴展之字元w’0-w’5之交伊6位分-主 0,0 W 0,31應的例子。 之又錯“…素τ’0-τ，31之對 修正

因J元素位元*尺寸無法完整地被分給字元位元尺寸， 有些兀素延伸2連續字元。例如第四圖Α及第四圖8，元 Τ’ 5部份包含於字元W，0且部份包含於下一字元^丨。“ 在接收站中，於接收處理之後，被接收之擴展交錯元 素區塊，例如，59字元W，0-W，58中之字元W，qq—w，58 3，必須 被解除交錯，即解除分散擾亂，以便將資料以其原始序列 形式重組。提供一種以快速及有效率方式對被擴展之行交

錯的資料區塊解除交錯之方法及其裝置是很有益處的。 一種解除交錯擴展的交錯資料區塊之方法及裝置被揭 露，尤指，如第三代合資計劃（3G)標準，所提供之無線通 信系統中所使用之方法及裝置。該資料基於連續元素而被 處理，其中每一元素具有預定數量的位元Μ，其位元被包 含於連續資料字元Γ之一區塊中。該等元素以連續次序從 字元W’的區塊被取出，每一元素從字元組W’中之單一或二 連續交錯字元内被取出。這些元素被儲存在解除交錯記憶 體之一組字元W中之選擇的位置内，因此，在所有元素之 取出及寫入完成後，來自解除交錯記憶體之該組字元w可 以被依序讀出，以對應產生交錯元素區塊之一原始位元資

第9頁

料區塊。額外的習知處理產生解除 短’以便在接收器中重製如同傳輪 位*元區塊。 t錯的擴展字元之縮 恭中之原始傳輸指定之 雖然本發明之方法及裝置係胜 解調之2nd解除交錯功能而設計，'本‘"、3G FDD接收器調制 之分散擾亂及解除分散擾亂擴展資^ =適用於其它應用 怜體Γίί2階：線結構被用以結合計算-解除交錯記 用較佳之三階管線可以實現高達每秒 吏 理量(throughput)。同時，多重解除 二：=貝_:處 多資料區塊，例如一群不同的實體通二日:"、’订处理 處理不會對通信系統整體速度有不利的影響。然而：：： 母一通道之實體通道處理目前被指定為每秒38〇千位元為 依據本發明較佳實施例，單-解除交錯器完全可 道之資料元素區塊之 理0 圖式及以下詳細說明而令 本發明其它目的及優點將由 本技藝之人士有所理解。 圖式簡要說明 第一圖表示包含於10個32位元字元说中之一3 1()資料區 塊在一 3 0行矩陣上之對映。 /时 第二圖A表示第一圖之資料位元區塊依據目前％交錯 器行序列規格在字元w’之交錯位元w# #上之對映。 第二圖B表示來自第一圖之資料字元w之位元之一交錯 字元w’之位元對映。

1259728— 五 號 90118RR1 . / ^ ^ ¾ ^日避 一第三圖表示第二圖A之交鋩 —， 70兀素字元W，之擴展組卜々曰 £鬼子兀〜，在交錯6位 穿 又彍展組上之擴展對映。 w 第四圖Α至第四圖ρ表千馀— 之一在6擴展元素交錯字\弟圖A之交錯位元區塊字元 第五圖A及第五圖B曰表干：一、、且上之：元對映。 素之區塊位元在36位元元辛第^ ^子，之擴展交錯元 映。 ‘ ’、仃上之父錯器矩陣上之位元對 第六圖表示資料之解除交錯元辛+ 五圖A及第五圖B之矩陣：錯7"素£塊之-字元W在第 第七圖A及第七_表：：=元素：映。 除交錯之擴展元素及位元五圖A及第五圖B之對應之解 第八圖表示第七圖之絰 ^ 第-圖之原始資料位元區塊；：錯之擴展元素字元W符合 之方ϊ i圖表不使用本發明之通信系統之接收器處理元件 第十圖A及第十圖b表干 4奋丄々 方法之流程圖。ΰ表不—據本發明之解除交錯之一般 第十一圖Α至第十一圖c矣丄々 錯器之圖式。 、不依據本么明之三階管線交 較佳實施例詳細說明 做為目前3 G規格的一部份 >

接收哭夕者麟、s义 欠 iv 擴展的父錯資料，如FDD U =通道之…被接收，且必

步ΐ理：該FDD接收器被分為數個次區塊。這也區 塊中之一破稱為接收複合通 · —L

Channel, RCC)。該RCC 區塊圖弋二〇mP〇Slte ---— 表不於第九圖。其由實體 III Η刪画It·備麵哪陽刪柳·ι ^ ------ 1^39728 t!#u 9〇η^ 明⑹ 通道解除對映，W解除交錯，實體通道集成體，Dn及？指 系位元之2nd，除所組成，以及傳輸通道（TrCH)解多工 戗#，接收杰複合通道運作與傳輸器複合通道中之哭 調制解調器所執行的功能相反。 j σσ 本發明對於FDD接收器之2nd解除交錯器之架構特別有 用。將被傳輸之每一實體通道（PyCH)之位元序列經由一交 錯器處理被分散擾亂，然後被擴散至等尺寸之封包，·每一 封包=j、量的Μ位元所組成。這些位元群中的每一群被稱^ 為一資料7L素（data element)。目前，在較佳實施例中， 3G FDD貫體通道資料元素尺寸被指定為6位元即m = 6。第 一至四圖表不交錯及擴展31〇資料位元區塊至31〇交錯6位 元元素Τ’之一區塊之傳輸器調制解調器之實施例。 ，被擴展及交錯的資料元素以其交錯的序列被傳輸。 接收器接收空氣中之資料元素，並將其儲存於一組連續的 32位元資料字元W，之中。在第一至四圖之實施例中，在傳 輸器端初始儲存於32位元字sw0 — w9中之31〇位元區塊在接 收器端被接收並儲存為32位元字元冗，〇_w，58中之資料元 T, 0-T, 30 9。 、 〃 2nd父錯器係一具有重新排序交錯之資料元素之交互行 排區塊交錯器。該交錯矩陣具有3〇元素行，從左並經 右標號為0, 1，2,…，29。列的數字係由使用者所提供被當 ，、外部參數N，但可以為一具有了元素之資料區塊而被計 异成最小整數Ν，如此Ν*3〇2 丁。 3G FDD調制解調器之2nd解交錯器之交互行排列圖案如

_〜一交互行琲列圓案 丨 〇,20，10,5，15,25,3，i3,:3,S，lS，23.1,ii,:i -- -^2 ^-19,9.29.12.2^,2 : , 2 ' 1 _ 丨 表---解除交錯器之交互行排列圖案 ， 2解除父錯為之輸出係從一個與交互行交換n X別矩陣 對^之一位元序列。其中該整個Ν χ 30矩陣被輸出，該輸 出藉由刪除未出現在資料元素之輸入位元序列中的位元而 被削減。

第五圖A及第五圖B表示例示之被接收之資料元素τ，〇 一 Γ309之11列乘30元素行交錯矩陣之位元對映之左邊及右 邊部份。例如，在第5 Α圖，行〇反應包含在字元『〇, w，工及 W 2中之元素Τ’ 0-Τ’ 10之位元之位元映對。元素τ，5之位元 從二字元，W’ 0及W’ 1被取出；元素τ，1〇之位元從二字元， W 1及W 2被取出。在第五圖Β，底部列並無元素，因為只 有第一個1 0行完全被資料元素填滿。 第六及七圖反映元素Τ’如何基於交錯器矩陣對應經由 一組字元W中之被選擇的元素的儲存而被記錄。因此，

Τ’ 0，Τ，124, Τ’ 2 58, Τ’ 186及Τ，31之首2位元被儲存於字元w〇 之32位元，其對應被重新排序之元素T0至了4以及元素了5之 第首2位元。因為元素Τ’ 0-Τ，39基於交錯器矩陣對映之有 選擇性的儲存’而形成如第七圖Α至第七圖c所示之一串包 含被記錄元素T0至T3 0 9之32位元字元W0至W58。第八圖反^

第13頁 月 mmis 曰 」多正 五、發明說明.(g) 排列的元素TO-T309與第一圖所朿之310原始資料區塊位元 w0，〇19,21 之一致性。 ， 為適合地放置元素Γ 0-T，30 9於矩陣中以便使元素 Τ’ ^ 3 0 9可以依連續字元W0_W58的次序一列列地被讀 出’每個Τ’元素有選擇性地被處理，如第十圖a及第十 的流程圖所反映的方式。 s在3G FDD調制解調接收器中，被擴展的交錯資料被分 隔，不同的實體通道，並被儲存於用以被解除交錯器處理 二名為M:INP的隨機存取記憶體（RAM)中。位元串被分段為 兀子兀，且該等字元被放置在M—INP中連續的位置， 在第一至四圖的實施例中，包含於字元w,〇 —?,58中之元素 TO-T309之位元串將被儲存在M_INp中連續的位置。第十圖 A至第十圖B解釋了解除交錯器如何從iINp讀取資料，解 除f錯器並將該資料寫入區域記憶體IL0C。全部流程係 :tM」NP將乂料厂個元素接一個元素地讀*，執行位址 ]，以及將a亥TL素寫入M — L〇c中之該位置等步驟所構 成。該位置對應、㈣輸端執行交錯之前元素在記憶體中之 原始位置。第五至八圖表示在字元w〇 —中元素T, 〇一 Γ 309對重新# 4之元素T0-T309之交錯器之對映的對 應’以及在第八圖中，包含於傳輸端之字元w0 - w9中之原 始位元序列之對應。 表一提仏第十圖A及第十圖B之流程圖中所使用之參數 的列表。 在開始時’被使用於流程中的變數在方塊1 0被初始 ^ <立& $曾力σ IADDR ’以及列計數器r〇w_CTr以及行指標 第14頁 、禁號 90118661 修正 ..1_ 飯 [;弱翻-(幻 IDX被設定為0。預定的排列級被儲存於一稱為PERM_VECT 的向量中。在P E R Μ _ V E C T中之被排列的行的級數最好是如 表一之FDD調制解調接收器2nd解除交錯器所示。在步驟 12，一閥PERM基於IDX值而從指示目前被處理之元素之行 位置之PERMJECT輸出。

接下來數個動作14, 16, 18決定行數PERM中之列的數 目，並將變數NROW設定為該值。一固定的參數MAX_COL被 設定，因此行0, 1，2，…，MAX_COL-l之中具有列數 目nROWn ，而行MAX_COL，".C-l具有nROW-ln列於其中。基 於此事實以及PERM目前的值，變數NROW因此被設定。

第15頁

第16頁

I1B9728 案號 901186in 年 乂月^Γ日 _ 五、發明說明（11) (或等效地以5向右偏移）產生字元組w，中之相對的字元位 址。這些字元位址分別為SM，EM。然後在步驟26，由㈣及 EM所指定之記憶體字元中之資料元素之啟始與結束位元位 置被刀別异為S與E。S及E可以被包含於字元ψ，組之一單 一記憶體字元中，或被分佈在跨越二連續記憶體\接著的 步驟28，30，32，34，36表示這二方案如何被處理。 流程圖中之下一步驟28是比較SM與EM字元位址。如果 該元素係位於字元w’組之一單一字元中，即，則在 步驟30 ’在位置SM中之字元被取出。該元素隨後在步驟32 從其位元位置被取出，如S及E所指示，該值並被指定給暫 存器R。另一方面，如果該元素被包含於字元w，組之二字 元中，即，EM = SM + 1，則二字元必須從μ—INP被取出。因 此，來自SM的字元被取出，並且被指定給暫存器以，且來 自EM的字元被取出並指定給暫存器{^2，如步驟34所示。然 後在步驟36，元素的字元從R1 &R2被取出並被指定給暫存 器R。因此，在另一情況中，儲存在M_INP中之包含於字元 W’組之交錯元素之所有位元被取出。最後，位址計數ADDR 被增加以初始化下一元素之取出。 表示在第十圖B之下一組動作40-60係用以決定字元級 位元於M — LOC中之位置，於該位置中該被取出之元素將被 儲存’存取字元，放置該元素於字元中合適的位元位置， 以及將該字元寫回M — LOC中。這些步驟可以被當成單一讀 取-修正-寫入運算。 用以於步驟32或36中儲存被取出之元素之啟始與結束 對映位址，S A與E A，將於步驟4 〇 _ 4 2中決定。該啟始位址

第17頁 王之39^^28 案號 90118661 年〆月日_修正____ 五、發明說明（12) 將於步驟40中基於在步驟3〇, 32或3 4, 36中所取出之元素之 列與元素行的對映而被計算。矩陣位址藉由將列數，假設 是ROW—CTR ’乘上矩陣行，c〇L，加上從PERM — VECT所獲得 的目前行數PERM，即（r〇w — CTR*COL)+PERM而被計算。因為 每一元素具有Μ位元，所得的結果被乘上μ以得並經s A。 在步驟46，以L，在組W中之位元尺寸，除以SA及EA， 並捨去餘數，產生相對的字元位址。這些字元位址分別是 SM與EM。最後，被取出之字元所將被放置之處的啟始及結 束位元的位置分別被計算為S與E。其中l無法被μ整除，S 與Ε可以被包含於一單一記憶體中，或分佈於跨越於字元啄 組之二連續記憶體字元。下一組動作48, 6〇將描述二種方 案如何被處理。 於步驟48 ’位址SM與ΕΜ被比較。如果將被儲存之取出 元素係位於卓一子元中，即S Μ = Ε Μ，則在步驟5 〇中，位於 位置SM的字元從M — L0C被取出，並被放置於in。在r中被取 出之元素值隨後在步驟52被寫入由R1中之S及Ε所指示之位 元位置中。最後，在步驟54，R1被寫回Μ一L0C之記憶體位 置SM中。 “ 如果另一方面，被取出之元素將被儲存於具有位址㈣ 及SM + 1之一連續字元中，這些字元在步驟56將從％ l〇c被 取出’並分別被放置於暫存器R1與R2中。然後在步驟58， 在R1中被取出之元素基於S與Ε分別被放置於暫存器R1與以 中適合的位置。最後，暫存器Rl, R2的内容在步驟^6〇分別 被寫回記憶體位置SM與SM + 1之中。 在步驟62中之下一動作係將列計數器ROW — CTr辦^以

1239>7!28 :案號 90118661_年/月曰 修正 五、發明說明（13) 指示下一被取出元素T#將被儲存在相同行之下一列中。在 步驟64中執行檢查動作以決定列計數器是否小於或等於目 前行，NROW，之列數。如果是這樣，流程以行數PERM中之 下一元素繼續在步驟2 0。 如果ROW —CTR不小於NROW，在步驟μ，下一被取出元 素將被儲存在對應由向量PERM一VECT所指示之下一行之第 一列（列0 )之位址。因此，若是如此，在步驟6 6，6 8中， ROW—CTR被重設為〇且PERM —VECT指標，IDX，被增加1。如 果在步驟70 ’ I DX小於C0L，解除交錯處理從步驟1 2以一被 指定之新值而重覆’否則流程停止，因為所有資料區塊的 丁元素將已被處理。 雖然一般處理方法係依第十圖A及第十圖b的流程而為 描述，本流程之較佳實施硬體係表示於第十一圖A至第十 一圖B。較佳設計包含一三階管線，具有一相關的記憶 體，LOCAL MEMORY，用以健存解除交錯之資料位元。第一 階之平行處理元件表示於第十一圖A及第十一圖B ;第二及 第二階流程表不於第十一圖C。 第 出而開 容所定 憶體之 論’該 擇器73 器 REG3 1階的運作從來自一2L，位元向量之一資料元素的取 始，該2L位兀向量係由二暫存器REG3 &REG4的内 義暫存及REG4儲存來自實體通道（pyCH)記 二連續的L，位元字&。以較佳之32位元字元尺寸而 二暫存器形成一64位元之位元向量。

Hi結合一合併裝置74以便以連續的方式從暫存 具有M位元尺之元素，並將該元素儲

第19頁 暫存器REG0，一加法器71，一減法器72，以及—選 五〜;發明說萌114) 第」I存^REG2。為初始化交錯器，連續字元w，之第一及 在:ρϋ 一開始分別被儲存在暫存器REG3與REG4中，而暫 存°。R E G 0則被初始化為n 人

值 化為0。合併I置74從暫存器REG0接收Q -元ΐτ η ! 經位址M_1取出M位元。因此，對應第 合併穿署74^/$自-暫存器之啟始字元之第一M位元被取出。 之中、 &後儲存該被取出之Μ位元於管線暫存器REG2 由加：m之λ基於選擇器73經由加法器71被增加m或是 加信減法器73被增加M —L，。如果暫存器REGO的增 擇m過六L’。’選擇器73使暫存器reg〇增加m。反之，選 ° 使暫存器REGO的值增加μ-L’ 。這實際上按模 (mL，函數而運算’因此reg〇的值永遠小於l，、’因此 =:併裝置74取出之元素之啟始位址總是在暫存器 MG3之位元位址〇-L，—j之中。 ηϊΐ擇器73選擇使暫存器REGG增加M-L，，訊號EN被傳 =觸;贿4並㈣EG3的内容轉換，並從外部記憶體拿取專 子兀、，且之下一連續字元以便儲存mREG4。在拿取過程 令，整個管線被暫停。L，的減去結合暫存器REG〇2值的增 加對應暫存器REG4中之字元W’並經暫存器REG3的轉換，因 此το素的連續取出以從暫存器REG3之内容取出之元素之至 少第一位元而繼續發生。 ” 中.$?;第十一圖B，一交錯器定位值與元素被取出之取 f運=平行計算。矩陣映對資訊藉由從暫存器^^6取回 =剛列值η，並將其於乘法器75中乘上交錯器矩陣中之 疋素行數COL而被計算。加法器76隨後增加一目前行值土 ,1： l#T2f972f

I案號 90118661 </ M 修正 該值係從包含交錯器行序列之暫存器播案 ΡΕΜ-VECT輸出。暫存器檔案78之輸出係由指示田朝成^置 REG所控制，該指示暫存器卜REG依據向#ρΕ黯/; 加暫存器檔案78之輸出值。 — 而立曰 矩陣對映電路也包括有選擇性地增加 REG及行指示暫存器卜REG的元素。該電 = 的行值並經每-連續列值已被使用，然後增加】;;；；； 仃之啟始列開始之交錯器向量中之下一行。 = 力一=;十週期中與該列暫存器™相關之= 增，而達成。暫存器™之輸出也在比曰較 i大列二=ί益8 3所決定之一最大列值比較。特定行之 ί比』之最大列值_或，1。多工器⑽回 ^ ° y 一輸出，該比較器比較暫存器檔案78目 則所輸出之行值與具有最大列尺寸謂之最大行值。 出值ϊ 1:較器8ί ί定最大列數已經由暫存器n-reg之輸 作比較器81產生"'訊號以重置N-REG為G，並運 8 IK iTREG相關之多工__6。單位增加ί = 8;:: ，G相關，而腿86允許當-訊號從 多工器86在第Ϊ:1 週：中的值二由增加器88被加1。否則， RE(J中。 ° /月中僅回存相同的值並經暫存器I 一 期，第管:Λ錯器之第二階包括-流程週 之元素被傳輸並儲存至2 ί +暫^器R E G 2二所取出及儲存 之第二階的同時，儲存於二線暫存器REG9。在流程 :二彻―"::---_储存於暫存态REG1中之對應矩陣對映資 第21頁 修正 θ 12!)39!72^8 案號_ 90118661 五、發明說明（16) 料被用以計算相對之儲在μ & 士 ^ 次料Μ六μ H储存於暫存器REG5中之啟始位元位址 貝料’儲存於暫存器4士击a - 次、，、丨 暫存器REG7中之结束字元=兀 貝料，儲存於 之社束字元位ί = Ϊ 資料，以及儲存於暫存器中 = 來自_之矩陣 你：你g次μ炫 ΐ 中被乘上元素位元尺寸％。啟始 ^ ;斗隨後措由在減法器91中從結果值減去一值而 被計算以產生一楛Τ古於4 #丄 阳 姑泡ψ — I 杈L方％式，其中L係用以有選擇性地儲存 ，取出7C素之區域記憶體1〇〇之資料位元之位元尺寸。在 mu: ϊ減去的值藉由在除法器中不具餘數以l除乘 在乘法器93中以L乘該值。除法器92之 輸出也提供相針丰开φ夕私仏A ^^一 在5§Ρί?ΓΟ * —子兀中之啟始位子兀位址，於該位址中佔 二 一元素之至少一第一部份將被儲存於該區域圮 憶體100中。 丁 、必匕埤口己 ㈣ϊ ί Ϊ址資料藉由在加法器95中增加㈠並經乘法器 德祐枝7 *，然後在減法器中將該值減去被計算以產生隨 ^破儲存並經暫存器REG8之一模L之值而被計算。該被減 ^的值係由在除法器97中以[除加法器95之輸出且不具餘 一後在乘法器9 8中以L·乘以該結果。除法器9 7也提供 被儲存於暫存gREG7中之結束位元資料。 ’、 嘗線父錯器之第二階執行項取—修正-寫入，以便基於 暫^器_5, REG6, REG7, REG8中的f料有選擇性地儲存該、 70素於區域記憶體之暫存器REG9中。最初，暫存器 R„之内容於比較器99中被比較。如果被：較的值 Ίηη /，在暫存器REG9中之元素將被儲存在區域記憶體 之一單一字元中。於該情況中’來自暫存器REG6之 第22頁 案嗶90118661 一年〆月二修正 五、發明說明（17) ~" " -- 值經過多工器1〇1並經多工器102，其可被結合用以分配系 統中所有記憶體資源之基本位址。 於貝料位元區塊之所有τ元素都被處理過後，區域記 隐體之連績子元為系統中之進一步處理而經由解多工器 103被讀出。於處理第五至八圖之例中所反映之31〇元素資 料區塊之後之區域記憶體之輸出端應第七圖(：所反映之字 凡序列。在3G系統之進一步處理期間，被擴展之6位元元 素被收縮為一單一位元，因此，例如重新產生與傳輸器裝 置中之原始產生的相同次序重新產生原始3丨〇資料位元區 塊。 第一父錯器之三階管線之測試使用二不同技術而被測 試。這些測試方法中之第一種係一稱為復原（regression) =手動技術。手動測試藉由從pycH記憶體拿取30,32位元 :元’，其中取出6位元元素，並將其下傳並經管線而執 仃。測試週期係基於以手動週期為基礎之模擬，其中暫存 ，之想^的内容及内部記憶體係由手決定。這些值被與從 換擬所得的值比較。該模擬為在所有管線STALL狀況中大 多數的測試情況而被執行。交錯器管線在所有手動設定之 測試方案十正確地執行功能。 其次’交錯器被獨立地以C語言實施。一組測試向量 被輸入C方塊且輸出被監控並被寫入一結果檔案。該相同 的輸入測試向量被用於VDHL模型。二組輸入向量被使用於 以下測試中： ' 201元素輸入向量以及一 540元素輸入向量。二不同

第23頁 *τ_Μ· 崇號 90118661_年〆月上友曰_修正____ ..五、發明說明（18) 具有二不同列尺寸；其中一列比另一列少。5 4 0元素矩陣 具有一單一列尺寸。因此，本測試包括二種可能的不同型 態之交措器矩陣。測試結果顯示從VDHL模型及C語言輸出 之向量及匹配二輸入狀況。 硬體使用Synopsys Logic Synthesizer而被同步，其 使用德州儀器0 · 1 8um標準單元收藏。閘數如下所列。 i 標準單元之數目（TI/GS30/Std-Cell) 1034 連續閘 i 1844 結合聞 3348 ] i總閘 5192 1 三-交錯器之總閘數預估

及小的區i。i ί低開數而確保高速率的資料處理量，以 從第十一圖Α…、二階管線是較好的，二階設計可以藉由 REG 1及REG2±十一圖C所示之較佳系統中省略暫存器 】彼輕易實施。

於本發明 人士所了解。範圍中其它的改變及修飾將玎由本技藝之

第24頁 1 ·' ：：, ,卜，ρ、·1 r^j { pi念39@8 口案j號90118661 年〆月曰 覃瓦明——一 71、7 6、9 5 :加法器 7 2、91 :減法器 7 3 :選擇器 74 :合併裝置 7 5、9 0、9 3、9 8 :乘法器 78 :暫存器檔案 80、88 :單位增加器 81 、84、99 :比較器 83 :多工器

86 :多工器（MUX) 9 2、9 7 :除法器 1 00 :區域記憶體 101 、102 :多工器 103 :解多工器

第25頁

Claims (1)

1. unseal ^年〆月j g 修正 < —--^ 1 · 一種在通信糸統中處理資料之方法，藉由有選擇性地重 新排列被包含於具有一位元尺寸L，之一連續資料字元組 Γ中之具有一位元尺寸Μ之T連續擴展資料元素之區塊，以 基於一對映並經具有C元素行及Ν列矩陣之一交錯器產生— 組包含一被選擇序列中之該Τ擴展資料元素之具有位元尺 寸L之連績資料字元W ’其中L及L’係大於Μ之整數，C與L不 相等’且矩陣之最後r行具有Ν-1列，其中r<c且r = (C*N) -T，包括： 從該組連續資料字元W，連續地取出該T資料元素； 為位於一預定交錯器行序列之一啟始行之一第一列之 一第一被取出元素決定一矩陣對映位置； 為每一隨後被取出之資料元素，決定在該相同行之下 一列之一列η及一行i之矩陣對映位置做為緊接在前之資料 元素，或如該行不具有下一列，於該預定交錯器行序列中 之下一行之第一列； 一定義對應該C乘N矩陣之資料字元w之一區域記憶體之M 位元連續位址之一列接一列之連續對映； 對應該元素被決定之矩陣對應位置，為每一資料元素 決定於該組字元W之一字元或跨越之二連續字元中之一連 續位元位址；以及 儲存每一資料元素於其被決定之位址上。 2·如申明專利範圍第1項之方法，其中該等步驟係於一做 為第二解除交錯處理之接收器調制解調器中執行，更包 括：

   9Q118661 Jb—Y 《月 曰 修正 六、申請專利範圍 ---- 一於儲存一最後之τ連續資料位元之後，從該區域記憶 體j、續^出該資料字元W，因此該等τ元素被連續排序為對 應τ資料位元區塊之一解除交錯序列，藉此於一接收器 調制解調器中產生該T連續擴展交錯資料元素之區塊。 31如申睛專利範圍第1項之方法，其中每一元素之一連續 二料位址係定義於該組資料字元W，之一字元或跨越二連續 子元中，且該元素取出包括決定對應一將被取出之資料元 素與儲存資料於其間之一啟始位元位址及一結束位元位 址，並包括一暫存器中之被決定之位元位址。 4·如申請專利範圍第3項之方法，其中該字元w，組係位於 開始於位址AG之一記憶體之連續位址，其中該第一取出元 素之一啟始位元位址係aq，而每一後續被取出元素之啟始 位元位址Μ係大於一緊接之前取出之元素之位址。 5·如申請專利範圍第1項之方法，其中： 該連續資料字元組W’係連續地被讀入第一及第二暫存 器中，每一元素自其中被取出並儲存於一第一管線暫存器 中； ° 該組字元W’之第一及第二連續字元初始分別被儲存於 該第一與第二暫存器中； 、 該第一資料元素係從該第一暫存器中之第一字元之第 一Μ位元中被取出； 每一後續元素係從該第一暫存器中之一字元之位元開 始被取出； — 於該第一暫存器中之一字元W’之所有位元皆被取出之

   第27頁 90118661_艺年 修，_ n請事利範圍 後，於該第二暫存為中之字元Ψ，被轉換至該第一暫存器， 且一下一接續子元W被儲存於該第二暫存5|中。 6·如申請專利範圍第5項之方法，其中：。 該第一暫存器具有位址Aq至、+ (1/+1)而該第二暫存器 具有位址A〇+L’ 至aq + (2L，-1); 定義該^ 一資料元素之一啟始位址、+ 〇 ;以及 基於接續先前元素之啟始位址心 + SA，定義每一接續元 素之一啟始位址為該第一暫存器之位址A〇+SA，因此 當SA’ +M<L， ， SA=SA， +M ，以及 當SA’ +M -L，SA = (SA，+M)-L 以及，在取出 之前，於該第二暫存器中之字元被儲存至該第一暫存器中 且該字元組W’之下一接續字元被儲存於該第二暫存器中。 7·如申請專利範圍第5項之方法，其中每一元素之矩陣對 映位址列及行係與該第一管線暫存器中之一元素之儲存平 行，藉此定義一第一階流程之一週期。 8·如^請專利範圍第7項之方法，其中該第一管線暫存器 中之一兀素係被儲存於一第二管線暫存器中且平行決定該 7L素之區域記憶體位址資訊，藉此定義一第二階流週 9.如申請專利範圍第8項之方法，其中該區域記憶體包 位兀位址A 0至Α’0 + (Τ*Μ)-1，其中該組字元W之每— 字兀被指定L連續位元位址’且每一資料元素之— 憶體啟始位址係由LSA = A，〇 + ((n>kCHl)*M)所決定’复^^己 第一資料元素LSA = A，〇。 /、 對

   該第一暫存器具有位址AG至AQ+ ( L’ -1 )而該第二暫存器 具有位址AG+L’至人〇 + (21/ -1 ); 定義該第一資料元素之一啟始位址I + 〇 ;以及 基於接續先前元素之啟始位址A() + SA，定義每一接續元 素之一啟始位址為該第一暫存器之位址Aq + Sa，因此 當SA’+M<L’ ，SA=SA’+M ，以及 當 SA’ +M SL，SA = (SA’ +M) - L 以及，在取出 之前’於該第二暫存器中之字元被儲存至該第一暫存器中 且該字元組W’之下一接續字元被儲存於該第二暫存器中。 11·如申請專利範圍第8項之方法，其中位於該第二管線 暫存器中之元素之至少一部份被儲存至區域記憶體中之 該組字兀W之一字元中，藉此定義一第三階流程之週期。 1 2 ·如申明專利範圍第11項之方法，其中於一第二階流程 週期中決定每一資料元素之一區域記憶體啟始位址LSA以 及區域6己憶體結束位址LEA，且當LSA及LEA係位於該區 =:It體之該組字元w之二連續字元之中時，⑤第二管線 ί = 士該元素之一第一部份於一第三階流程週期中被 la '一予凡之一，而該第一及第二階流程被暫停一週 13.如申請專利範圍第12項之方&，其中， 外，每次當-第二階流程週期發生時' 一第-尸白机私週期以及—第三階流程週期也發生。 第 .如申請專利範圍第13之方法，其中，當該第二暫存器

   第29頁 職類8 案號 901 六-、·申請專利範^! 中之字元被轉換至該第 連續字元被儲存於該第 ^階流程被暫停。 曰 修正 至暫存器中且該組字元w，之下一 暫存器中時，該第一，第二及第 1 5 · —種交錯器，帛 一位元尺寸l，之―連續地重新排列被包含於具有 Μ之了連續資料元素之二’、予元組W中之具有一位元尺寸 行及N列矩陣之一交錯^ ’以基於一對映並經具有C元素 該T資料元素之具有位元生組包含一被選擇序列中之 L，係大於Μ之整數，c與[寸之連續資料字元W，其中l及 1列，其中r < C且r :、（c 1等’且矩陣之最後Γ行具有N — 一記憶體裝置，從其—Τ ’、包括： -第-管線暫存器：：連續字元『； 資料元素； Μ接收從該記憶體裝置取出之 一矩陣位置暫存器裝置 管線暫存器中之一元去 用以接收關於儲存於該第一 -第二管線暫存：之；陣位置資料； 存器之資料元素； 以連續接收來自該第一管線暫 一區域記憶體； 一區域位址暫存器努 管線暫存器中之一元去:，用以接收關於儲存於該第二 第一階流程電路包括區域記憶體位址資料； —被連續取出之元素二置連續取出資料元素並儲存幸 矩陣對映電路一管線暫存器令之電路… 用以產生並儲存相對之矩陣位】 資料於該矩陣位置暫存器裝置中； 哭4 Μ Μ第二階流程電路，用以從對肩 二存於該第二管線暫以 曰存TO裝置中之矩陣位置資料產生並 址於該區域位址暫存器裝置中；以及、' 存芎中之Ϊ:階流程電路’用以取回儲 2中之貧料位元’並基於儲存於該區 目對位址資料有選擇性地儲存每一 δ憶體之該組字元w之連續字元中。 如申明專利範圍第丨5項之交錯器，J :記憶，裝置包括第一及第二L，位元暫 、拿择之字疋被連續轉換至其中，且該第 =、，只位元位址取出元素，該位址開始於 f之有選擇性地被決定之位元位址。 •。如申請專利範圍第丨5項之交錯器，^ ^ =裝置係一單一暫存器，且該矩陣對 ^ 存器’一列指示暫存器，以及一交 ^有選擇性地被耦合，因此該列指示暫 $素之矩陣位置資料而被增加或重置， “ j暫存器之重置而被增加’且該指示 二：：其中之-交錯器向量而增加該交 元·如申請專利範圍第1 7項之交錯器， 素’該列暫存器輸出一值η，而該交条 從该第一管線暫存 之被儲存於矩陣位 儲存區域記憶體位 存於該第二管線暫 域位址暫存器裝置 資料元素於該區域 (中L’不被μ整除， 存為，來自該組字 一階取出電路從Μ 該第一L’位元暫存 t中該矩陣位置暫 映電路包括一行指 錯器向量記憶體， 存器連同產生每一 該指示暫存器連同 暫存器係用以依據 錯器向量記憶體之 其中，對每一資料 ^器向量記憶體輸

   一1，且該值（n*c)H被儲存於與該第一管線暫存器中 元素之儲存相關之該矩陣位置暫存器中。 ^如，請專利範圍第18項之交錯器，其^L，=32，c=30， w， °亥^\憶體裝置包括第一及第二L位元暫存器，該組字 i病之子元被連續轉換至其中，且該第一皆取出電路從M 3位元位址取出元素，該連續位元位址開始於該第一 位元暫存器有選擇性被決定之位元位址。 申請專利範圍第15項之交錯器，其中L不被M整除，該 ^域位址暫存器裝置包括一啟始位元位址暫存器、一結束 元=址暫存器、一啟始字元暫存器以及一結束字元位址 ，存器’且該第二階流程電路基於儲存於該矩陣位置暫存 ，中之矩陣位置資料（matr ix P〇si t ion data ; MDP)計算 =域位址暫存器裝置之啟始位元位址資料，結束位元位址 責料，啟始字元位址資料，以及結束字元位址資料，該資 料，素位元尺寸Μ及該資料位元尺寸l，連同一元素從該第 一官線暫存器至該第二管線暫存器之轉換。 2 1 ·如申請專利範圍第2 〇項之交錯器，其中該第二階流程 電路計算將成為ΟΡ模（niodulo)L之啟始位元位址，將成為 (MPD + M)模L之結束位元位址，將成為從mdp/l所產生之最 大整數之啟始字元位址資料，以及將成為從（MDP+M)/Lm 產生之最大整數之結束字元位址資料。 2γ·如申請專利範圍第21項之交錯器，其中當該第一階流 ，電路從該記憶體裝置取出一新元素並將其儲存於該第一 吕線暫存為中時定義一第一階週期，當該元素從該第一管

   曰 觀麵 SjL 六、申請專利範圍 線暫存為'被轉換並經該第二管線 期，以及當該第三階電路有選擇義一第二階週 暫存器暫存器之區域記憶體中之該：子來自該第二管線 一元素之至少-部份時定義-第之一字元中之 流程電路與該第一階流程電路及m:其中該第二階 = 素之第一及最後之外，每次當-第二 Λ申Λ V : 週期及一第三階週期也發生。 電路Λ ΓΛ圍第22項之交錯器，其中該第三階流程 用以比較與資料健存電路及該第-及第 之該啟始字元位址暫存器與該結束字元 位址暫存器之内容，因此： 兮第當址資料等於該結束字元位址資料，於 該第一「線暫存器中之元素被儲存在該組字元w之 =字：：經對應儲存於該結束位元位址暫存器中之該 :，位二位址之一位址而對應在該對應儲存於該啟始位址 暫存器中1该啟始位址之該字立 元位址資料；以及 罝I级始子 當該啟始字元位址資料不等於該結束字元位址 該第一及第二階流程電路被暫停一週期，而儲存於該 管線暫存器中之該元素之一第一部份被儲存於該組字 中之對應位於一位元位置之啟始字元位址資料之一 中，該位兀位置資料以對應儲存於該啟始位元位置= 之位元位址資料為開始並經該字元之一結束位元，= 成一第二階週期，而於_接續之第三階週期中，當^第二

   i^· 第33頁 1123 丨案隸_ —90118661 六、申請專利範圍 及第二階流程電路未被暫停時，儲存於該第二管線暫存器 中之該儿素之第二部份被儲存於該組字元W之下一接續之 字兀中，該字元對應一開始於該字元之一第一位元並經對 應儲存於該結束位元位址暫存器中之結束位址資料之 位置之結束字元位址資料。 24· ——種交錯器，用以有選擇性地重新排列被包含於具有 一位疋尺寸L’之〜連續資料字元組w，中之具有一位元尺 Μ之T連續資料元素之區塊，以基於一對映並經具有◦、 :及2矩陣之一交錯器產生一組包含一被選擇序列中之 該'貝料疋素之具有位元尺寸L之連續資料字元⑺，复 L係大於M之整數，C與L不相等，且該矩陣之最後% Η列，其中r < Ch = _)-T，包括被後Γ订具有 一記憶體裝置，從其中存取字元組W，之連續字元· 元素：管線暫存器，用以接收從該記憶體裝置取出：資料 一 Ue域兄憶體； :=域位址暫存器裝置，用以接收關於儲存於 暫存态中之一元素之區域記憶體位址資料； W S線 辛並^取出電路，用以從該記憶體襄置連續取出資料-素並儲存母一破連續取出之元素於該管線上枓兀 矩陣對映電路，用以產生各取出元辛 I ’ 料； Κ矩陣位置資 位址流程電路，用以從對應被儲存於該管 置中之—元素之矩陣位址資料產生並儲存 2益裝 碌记憶體位址

   \W9iM 案 k 90118661_% 年 C 月 4曰 修正 L\ ^-- ·*/*♦ -r . · .~ - ^- -rt · - - · ^ .-Λ 六、+請專利範圍 資料於該區域位址暫存器裝置；以及 儲存流程電路，用以連續地取回儲存於該管線暫存器 裝置中之資料元素，並基於儲存於該區域位址暫存器裝置 中之相對之位址資料有選擇性地儲存每一資料元素於該區 域記憶體之該組字元W之連續字元中。

   第35頁