1258819 (1)....................—...........................................................................—...................................................._____________ —— 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種半導體之電化學氧化方法。 【先前技術】 向來，作爲使得半導體成爲多孔質化或者是在半導體 表面形成氧化膜之技術，係知道有濕式陽極氧化方法。此 外’作爲在半導體表面形成氧化膜之技術，係知道有利用 電化學反應之電化學氧化方法。此外，在近年來，提議藉 由使用濕式陽極氧化方法和電化學氧化方法之製程而形成 之電場放射型電子源。 例如正如第20圖所示，在此種電場放射型電子源1 〇 (以下，簡單地稱爲「電子源10」。），在成爲導電性 基板之η型砂基板1之某一邊之主表面側，形成由氧化之 多孔質多結晶矽層所構成之強電場漂移層6 (以下，簡單 地稱爲「漂移層6」。）。接著，在漂移層6上，形成由 金屬薄膜（例如金薄膜）所構成之表面電極7。另一方面 ，在η型矽基板1之背面，形成歐姆電極2。在此，藉由 η型矽基板1和歐姆電極2而構成下部電極12。在第20 圖所示之例子，於η型砂基板1和漂移層6間，介在無摻 雜之多結晶矽層3。但是，也提議在η型矽基板1之主表 面上而直接地形成漂移層6之電子源。 爲了由第20圖所示之電子源10釋出電子，因此，配 設集極電極2 1而面對著表面電極7。接著，使得表面電 -5- 1258819 ..........................(2)…—— —— ................................................................................................—.................................................................................. 極7和集極電極21間，成爲真空狀態，在表面電極7和 下部電極1 2間，施加直流電壓Vps，以便於使得表面電 極7相對於下部電極12，成爲高電位。同時，在集極電 極2 1和表面電極7間，施加直流電壓Vc，以便於使得集 極電極2 1相對於表面電極7，成爲高電位。如果適當地 設定各個直流電壓Vps、Vc的話，則由下部電極12而注 入至漂移層6之電子，係漂移在漂移層6中，通過表面電 極7而被釋出（第20圖中之一點鏈線係顯示通過表面電 極7所釋出之電子e -之流動。）。表面電極7係藉由工 作函數小之金屬材料所形成。 在第20圖所示之電子源10，藉由η型矽基板1和歐 姆電極2而構成下部電極12。但是，正如第21圖所示， 也提議在絕緣性基板1 1之某一邊之主表面上而形成由金 屬材料所構成之下部電極1 2之電子源1 0。第2 1圖所示 之電子源10係也藉由相同於第20圖所示之電子源10之 同樣製程而釋出電子。 在此種電子源1 0，一般將流動在表面電極7和下部 電極12間之電流，稱爲「二極體電流Ips」，將流動在集 極電極21和表面電極7間之電流，稱爲「射極電流（釋 出電子電流）Ie」。在電子源1 〇，射極電流Ie相對於二 極體電流Ips之比率（二Ie/ Ips )越大，電子釋出效率（ 二（I e / Ip s ) X 1 0 0 [ % ])係變得越高。此外，直流電壓 Vps越高，則射極電流Ie係變得越大。該電子源10、其 電子釋出特性之真空度依附性小，並且，在電子釋出時， 1258819 —...............................„(31______________________________________________ ____________________________________ 不發生跳躍現象，能夠以高電子釋出效率而穩定地釋出電 子。 在應用第2 1圖所示之電子源1 〇來作爲顯示器電子源 之狀態下，例如採用第22圖所示之構造。在第22圖所示 之顯示器，面對著電子源1 〇而配置由平板狀玻璃基板所 構成之面板3 0。在和面板3 0之電子源1 0間之對向面， 形成由透明導電膜（例如ITO膜）所構成之集極電極（以 下，稱爲「陽極電極」。）21。此外，在和陽極電極21 之電子源1 〇間之對向面，設置在每一個像素上之所形成 之螢光物質和由在螢光物質間之所形成之黑色材料而構成 之黑條紋。螢光物質係塗敷在和陽極電極21之電子源10 間之對向面，藉著由電子源1 0所放射之電子線而發出可 見光。在螢光物質，由電子源1 0所放射並且藉由施加於 陽極電極21之電壓所加速之高能量電子係發生衝撞。作 爲螢光物質，係使用R (紅色）、G (綠色）和B (藍色 )之各種發光色。面板3 0係藉由矩形框狀之框（並未圖 示）而離開電子源1 〇，使得形成在面板3 0和電子源1 0 間之氣密空間，成爲真空狀態。 第22圖所示之電子源1 〇係具備：由玻璃基板所構成 之絕緣性基板1 1、列設在絕緣性基板1 1表面上之複數個 下部電極1 2、以分別重疊於下部電極1 2之形式而形成之 複數個多結晶矽層3、由以分別重疊於多結晶矽層3之形 式所形成之氧化之多孔質多結晶矽層而構成之複數個漂移 層6、由埋入於相鄰接之漂移層6間之多結晶矽層所構成 1258819 _(41_______________________________________— —________________ 之分離層1 6、以及在漂移層6和分離層1 6上而跨越漂移 層6和分離層1 6來列設在交差於下部電極1 2之方向上之 複數個表面電極7。 在電子源1 0，在相當於絕緣性基板1 1表面上之所列 設之複數個下部電極12和在交差於下部電極12之方向上 之所列設之複數個表面電極7間之交點之部位上，夾住漂 移層6之一部分。因此，藉由適當地選擇表面電極7和下 部電極1 2間之組合，在所選擇之組合間，施加電壓，以 便在相當於漂移層6所選擇之表面電極7和下部電極12 間之交點之部位上，產生強電場作用，釋出電子。這個係 相當在由複數個表面電極7之群組和複數個下部電極12 之群組所構成之矩陣（格子）之格子點來配置由下部電極 1 2、下部電極1 2上之多結晶矽層3、多結晶矽層3上之 漂移層6和漂移層6上之表面電極7所構成之電子源元件 1 0 a之狀態。可以藉由選擇施加電壓之表面電極7和下部 電極1 2間之組合，而由所要求之電子源元件1 〇a，釋出 電子。 在電子源10之習知之製造製程，漂移層6係藉由在 下部電極1 2之某一邊之表面側而形成無摻雜之多結晶矽 層之成膜作業、利用對於多結晶矽層進行陽極氧化而形成 包含多結晶矽之晶粒和奈米序列之矽微結晶之多孔質多結 晶矽層之陽極氧化處理作業、以及利用急速加熱法而對於 多孔質多結晶矽層進行急速熱氧化來分別在晶粒和奈米序 列之矽微結晶之表面形成薄矽氧化膜之氧化作業所形成。 -8 - 1258819 (51 ...........................————…―——......................................................——........................... 在陽極氧化處理作業，作爲陽極氧化用電解液，係使 用以大槪1 : 1而混合氟化氫水溶液和乙醇之混合液。在 氧化作業，例如使用燈退火裝置，在乾燥氧中，於短時間 內，使得基板溫度由室溫上升至900 °C爲止後，接著，藉 由在900°C，維持1小時而氧化基板。然後，下降基板溫 度至室溫爲止。 作爲在陽極氧化處理作業所使用之陽極氧化裝置，係 提議例如第24A圖所示構造之裝置。該陽極氧化裝置係 具備：裝入由氟化氫水溶液和乙醇之混合液所構成之電解 液A之處理槽3 1和由浸漬在處理槽3 1內之電解液.A中 之格子狀白金電極所構成之陰極33。接著，將在下部電 極1 2上而形成多結晶矽層之被處理物3 0，浸漬在電解液 A中，利用下部電極12，來作爲陽極。此外，該陽極氧 化裝置係具備：以下部電極1 2來作爲陽極而在陽極和陰 極3 3間進行通電以便於使得陽極成爲高電位之電流源3 2 。此外，還具備由將照射光於被處理物3 0之主表面側（ 也就是多結晶矽層之表面側）之鎢燈所構成之光源（並未 圖示）。 藉由使用這些陽極氧化裝置，利用在陽極和陰極3 3 間而流動定電流之陽極氧化方法，而使得多結晶矽層之對 象區域E，由表面開始，朝向深度方向，進行多孔質化， 形成包含多結晶矽之晶粒和奈米序列之矽微結晶之多孔質 多結晶砂層。 正如第25圖所示，爲了製造第22圖所示之電子源 -9 - 1258819 (6)....................—…——................................................................................................................................ 1 0，因此，可以在絕緣性基板1 1之某一邊之主表面側而 設置複數個下部電極1 2後，接著，在絕緣性基板11之前 述主表面側，形成多結晶矽層3，對於多結晶矽層3中之 重疊於下部電極1 2之區域，進行陽極氧化。在下部電極 1 2，由下部電極1 2開始，通過連續呈一體地進行延長之 電流導入用配線1 2a而流動電流。 正如前面敘述，在氧化作業，進行藉由急速加熱法所 造成之急速熱氧化。但是，爲了在全部之矽微結晶及晶粒 之表面，形成良好膜質之矽氧化膜，因此，提議：在氧化 作業來使用在由硫酸、硝酸等之水溶液所構成之電解液（ 電解質溶液）中而對於多孔質多結晶矽層呈電化學地進行 氧化之電化學氧化方法之方式。也就是說，認爲藉由在漂 移層6內，氧化多孔質多結晶矽層，而在多孔質多結晶矽 層所包含之許多矽微結晶和許多晶粒之各個表面上，形成 薄矽氧化膜。因此，爲了在全部之矽微結晶及晶粒之表面 ，形成良好膜質之矽氧化膜，因此，提議在形成漂移層6 時、例如在由1 mol/ 1硫酸、硝酸等之水溶液所構成之電 解液中而對於多孔質多結晶矽層呈電化學地進行氧化之電 化學氧化方法。 爲了對於多孔質多結晶矽層呈電化學地進行氧化，因 此，使用將第24A圖、第24 B圖之陽極氧化裝置之電解 液A替換成爲例如由硫酸水溶液所構成之電解液B之第 23A圖、第23B圖之電化學氧化裝置。正如第23B圖所 示，陰極之外形尺寸係設定成爲相同於多結晶矽層之對象 -10- 1258819 (7)......................—一 ................................................................................................................................................ 區域E之同樣外形尺寸。可以藉由使用該電化學氧化裝置 ，在陽極和陰極3 3間’由電流源3 2開始流動電流’而使 得對象區域E之多孔質多結晶矽層’呈電化學地進行氧化 ’在矽微結晶及晶粒之表面’形成矽氧化膜。 此外，在形成多孔質多結晶矽層之狀態下’藉由在陽 極和陰極3 3間，僅在既定時間，流動既定電流，而結束 陽極氧化處理，但是，在對於多孔質多結晶矽層呈電化學 地進行氧化之狀態下’在陽極和陰極3 3間’流動既定電 流，在使得陽極和陰極3 3間之電壓上升至配合電子源1 0 之特性（例如射極電流或絕緣耐壓等）所設定之既定電壓 爲止之時間點，停止通電（例如參考日本特開 200卜 1 5 5 622號公報）。 如果使用對於多孔質多結晶矽層呈電化學地進行氧化 之電化學氧化方法的話，則比起急速地對於多孔質多結晶 矽層進行熱氧化而形成漂移層6之狀態，還能夠更加使得 製程溫度，進行低溫化。因此，能夠使得基板材料之限制 變少，達到電子源1 0之大面積化及低成本化。 但是，在利用前述電化學氧化方法所製造之習知之電 子源1 0，會有所謂射極電流I e或絕緣耐壓之面內不均變 大而良品率變低之問題產生。也就是說，在利用前述電化 學氧化方法所製造之電子元件，會有所謂射極電流或絕緣 耐壓等之特性不均變大之問題產生。作爲射極電流或絕緣 耐壓等之特性不均變大之要因，係列舉以下者。 1)在前述電化學氧化方法，因爲由電解液B之電阻所 -11 - 1258819 (8)...................................................———.................................——....................—————————.—............ 造成之電壓上升部分係包含在陽極和陰極間之電壓，結果 ，因爲由電解液B之電阻不均所造成之電壓上升部分之不 均，而使得隨著氧化膜之形成所帶來之電壓値之增加部份 ，變得不均。 2) 正如第23B圖所示，設定陰極33之外形尺寸，成 爲相同於多結晶矽層之對象區域E之同樣外形尺寸，因此 ，透過電解液B而在第23 A圖中之箭號所示之通路，來 流動電流，使得在對象區域E之周圍部之電流密度，更加 高於其他區域。 3) 在電化學氧化時，在成爲半導體層之多孔質多結晶 矽層之主表面，附著氣泡，抑制在附著氣泡之部分之反應 〇 結果，在1 )，主要是在處理之每一個批量之射極電 流或絕緣耐壓等之特性不均變大，此外，在2)、3 )，主要 是在樣本面內之射極電流或絕緣耐壓等之不均變大，會有 所謂電子元件之良品率低之意外發生。 【發明內容】 本發明係爲了解決前述問題而完成的，其目的係提供 一種比起習知而能夠還更加縮小電子元件之射極電流或絕 緣耐壓等之特性不均之電化學氧化方法。 爲了達成前述目的，因此，本發明之電化學氧化方法 ，藉由以相反於成爲電化學氧化對象之半導體層主表面之 相反側之電極，作爲陽極，在半導體層和陰極接合於電解 液之狀態下，於陽極和陰極間，通過電流，以便於氧化半 -12- 1258819 (9)............................................................................................ 導體層。在該電化學氧化方法，首先在陽極和陰極間，通 過電流，開始進行氧化。接著，根據藉由預先求出之電解 液電阻所造成之電壓上升値V0而修正陽極和陰極間之電 壓V來求出之修正電壓値Vt，係在成爲預先所設定之上 限電壓値V 1之狀態下，結束氧化。 如果藉由該電化學氧化方法的話，則不論電解液之電 阻，能夠抑制由氧化開始至氧化結束爲止之期間之陽極和 陰極間之電壓値之增加部分之不均。也就是說，可以抑制 隨著氧化膜形成所帶來之電壓値之增加部分之不均，能夠 縮小電子元件之特性不均。 最好是在該電化學氧化方法，控制半導體層主表面之 電流密度，以便於抑制在半導體層之氧化對象區域周邊部 之電流密度變得大於氧化對象區域之其他部分。在該狀態 下，可以使得在氧化對象區域之電流密度之面內不均，更 加小於習知，能夠使得電子元件特性之面內不均，更加小 於習知。 此外，最好是在通過電流時，使得附著在半導體層主 表面上之氣泡，在通過電流時，由主表面脫離。在該狀態 下’可以防止在氧化對象區域之反應由於氣泡而受到抑制 ，能夠縮小電子元件特性之面內不均。 【實施方式】 [發明之最佳實施形態] 本案係根據在日本所申請之日本特願2 0 0 2 - 1 3 8 9 9 3號 -13- 1258819 (10) ，其內容係全面地組裝於此。 以下，具體地說明本發明之數個實施形態。但是，在 共通於各個實施形態之構件、也就是構造及功能在實質成 爲相同之構件，附加共通之參考編號，省略重複之說明。 (實施形態1 ) 在實施形態1，以利用電化學氧化方法所形成之電子 元件之電子源（電場放射型電子源），作爲例子，而進行 說明。 正如第1圖所示，在實施形態1之電子源10，在由 絕緣性基板（例如具有絕緣性之玻璃基板、具有絕緣性之 陶瓷基板等）所構成之基板1 1之某一邊之主表面側，形 成電子源元件l〇a。電子源元件10a係藉由形成在基板11 之前述主表面側之下部電極1 2、形成在下部電極1 2上之 無摻雜之多結晶矽層3、形成在多結晶矽層3上之漂移層 6 (強電場漂移層）、以及形成在漂移層6上之表面電極 7所構成。也就是說，在電子源元件1 〇a，表面電極7和 下部電極1 2係進行對向，在表面電極7和下部電極1 2間 ，介在漂移層6。在實施形態1，使用絕緣性基板，來作 爲基板1 1，但是，也可以使用矽基板等之半導體基板， 來作爲基板，藉由半導體基板和層積在該半導體基板背面 上之導電性層（例如歐姆電極）而構成下部電極。此外， 在漂移層6和下部電極1 2間，介在多結晶矽層3，但是 ，也可以直接在下部電極1 2上，形成漂移層6。 -14 - 1258819 (11) ................................................. .. ........................ 下部電極12係由金屬材料（例如Mo、Cr、W、Ti、 Ta、Ni、Al、Cu、An、Pt等之金屬或這些之合金、或者 矽化物等之金屬間化合物）所組成之單層薄膜而構成。但 是，也可以藉著由這些金屬材料所組成之多層薄膜而構成 。此外，也可以藉由摻雜不純物之多結晶矽等之半導體材 料而構成。下部電極12之厚度係設定在300nm左右。 在表面電極7之材料，使用工作函數小之材料、例如 金，但是，該材料係並非限定爲金。表面電極7係不限定 爲單層構造，也可以是多層構造。表面電極7之厚度係可 以是通過漂移層6之電子能夠貫通之厚度，可以設定在 10〜15nm左右。 正如第2圖所示，爲了由電子源1〇釋出電子，因此 ，配設集極電極21而面對著表面電極7。接著，使得表 面電極7和集極電極2 1間，成爲真空狀態，在表面電極 7和下部電極1 2間，施加直流電壓Vps，以便於使得表面 電極7相對於下部電極12，成爲高電位。同時，在集極 電極2 1和表面電極7間，施加直流電壓v c，以便於使得 集極電極2 1相對於表面電極7，成爲高電位。如果適當 地設定各個直流電壓V p s、V c的話，則由下部電極1 2而 注入至漂移層6之電子，係漂移在漂移層6中，通過表面 電極7而被釋出（第2圖中之一點鏈線係顯示通過表面電 極7所釋出之電子e -之流動。）。認爲到達至漂移層6 表面之電子係熱電子，容易貫通表面電極7而釋放至真空 中。在該電子源1 0，射極電流I e相對於二極體電流I p s -15- 1258819 —02)________________________—__________________________________________________———_......................................—.........................——............................. 之比率（= Ie/Ips)越大，電子釋出效率（=(Ie/Ips )xl〇〇[%])係變得越高。 正如第3圖所示，認爲漂移層6係藉由進行利用後面 敘述之陽極氧化方法所造成之奈米結晶化製程及利用電化 學氧化方法所造成之氧化製程而形成，至少由列設在下部 電極1 2之前述主表面側上之柱狀多結晶矽之晶粒（半導 體結晶）5 1、形成在晶粒5 1表面上之薄矽氧化膜5 2、介 在於晶粒5 1間之許多奈米序列之矽微結晶（半導體微結 晶）63、以及形成在各個矽微結晶63表面上而成爲膜厚 小於該矽微結晶63之結晶粒徑之氧化膜之許多矽氧化膜 (絕緣膜）64所構成。各個晶粒5 1係延長於下部電極1 2 之厚度方向。 在電子源1〇，考慮在以下之模型而引起電子釋出。 也就是說，在表面電極7和下部電極1 2間，施加直流電 壓Vps，以便於使得表面電極7成爲高電位，同時，在集 極電極21和表面電極7間，施加直流電壓V c，以便於使 得集極電極2 1成爲高電位側。在藉此而使得直流電壓 Vps達到既定値（臨界値）時，由下部電極1 2開始，對 於漂移層6，注入熱激發之電子e -。另一方面，施加在漂 移層6之電場大部分係施加在矽氧化膜64。因此，注入 至漂移層6之電子e -係藉由施加在矽氧化膜64之強電場 而進行加速。接著，電子係在漂移層6內，使得晶粒5 1 間之區域，朝向表面，沿著第3圖中之箭號方向，來進行 漂移，貫通表面電極7，而釋放至真空中。像這樣，在漂 -16- 1258819 (13) 移層6 ’由下部電極1 2所注入之電子係幾乎不在矽微結 晶63發生散亂’藉由施加在矽氧化膜64之電場而進行漂 移，通過表面電極7而進行釋放。此外，在漂移層6所產 生之熱係通過晶粒5 1而進行釋出。因此，在電子釋出時 ，並無發生跳躍現象，能夠穩定地釋出電子。 以下，參照第4A圖〜第4D圖，並且，說明實施形 態1之電子源1 0之製造製程。 在該製造製程，首先在由具有絕緣性之玻璃基板所構 成之基板11之某一邊之主表面上，藉由濺鍍法而形成由 既定膜厚（例如3 00nm左右）之金屬膜（例如鎢膜）所 構成之下部電極1 2。然後，在基板1 1之前述主表面側之 全面，藉由例如電漿CVD法而形成既定膜厚（例如1 .5 // m )之無摻雜之多結晶矽層3。藉此而得到第4A圖所示 之構造體（中間體）。此外，多結晶矽層3之成膜方法係 並非僅限定在電漿CVD法，也可以使用LPCVD法、觸媒 CVD 法、濺鍍法、CGS ( Continuous Grain Silicon :連續 晶粒矽）法等。 在形成無摻雜之多結晶矽層3後，藉由進行前述奈米 結晶化製程，而形成混在多結晶矽之許多晶粒5 1 (參照 第3圖）和奈米序列之許多矽微結晶6 3 (參照第3圖） 之複合奈米結晶層4。藉此而得到第4B圖所示之構造體 。在奈米結晶化製程’使用第24A圖、第24B圖之陽極 氧化裝置，使用裝入以大槪1 : 1來混合5 5 wt %之氟化氫 水溶液和乙醇之混合液所構成之電解液A之處理槽。接 -17- 1258819 (14)___________________________________________________________ _________________________ 著，以白金電極作爲陰極3 3，以下部電極丨2作爲陽極， 對於多結晶㈣3’進行光照射，同時，僅在既定時間（ 例如1 〇秒鐘）’流動既定電流（例如電流密度爲i 2 m A / c m2之電流）。藉此而形成複合奈米結晶層4。該複合奈 米結晶層4係包含多結晶砂之晶粒5 1及矽微結晶6 3。此 外，在貫施形態1 ’複合奈米結晶層4係構成半導體層。 在結束奈米結晶化製程後’進行前述氧化製程。藉此 而形成由第3圖所示構造之複合奈米結晶層所構成之漂移 層6，得到第4C圖所示之構造體。 氧化製程係使用第5圖所示之電化學氧化裝置而進行 。也就是說，在放入至處理槽3 1之電解液（例如在由乙 二醇所構成之有機溶媒中而溶解由〇.〇4mol/ 1之硝酸紳 所構成之溶質之溶液）B中’浸漬形成複合奈米結晶層4 之被處理物3 0。接著，在電解液B中，於複合奈米結晶 層4，呈對向地配置由格子狀白金電極所構成之陰極3 3。 接著，以下部電極1 2作爲陽極，由電流源3 2開始，在陽 極（下部電極1 2 )和陰極3 3間，流動一定電流（例如電 流密度爲0.1mA / cm2之電流）。藉此而進行使得複合奈 米結晶層4呈電化學地氧化之氧化處理，形成包含晶粒 5 1、矽微結晶6 3和各個矽氧化膜5 2、64之漂移層6。 該電化學氧化裝置係具備：藉由浸漬在處理槽3 1之 電解液B中之一對電阻測定用電極34a、34b而檢測電解 液B之電阻之電阻檢測部3 5、檢測陽極和陰極3 3間之電 位差之電壓檢測部3 6、以及根據藉由電壓檢測部3 6所造 -18- 1258819 (15)___________________________________________________ 成之檢測電壓和藉由電阻檢測部3 5所造成之檢測電 而控制電流源3 2之輸出之控制部3 7。控制部3 7係 預先藉由電阻檢測部3 5所造成之檢測電阻値而求出藉 電解液B之電阻所造成之電壓上升値v 0 (參照第6 A )，然後，藉由控制電流源3 2而由電流源3 2，流動一 電流，以便於開始進行氧化處理。此外，控制部3 7係 行由藉著電壓檢測部3 6所造成之檢測電壓v而減算電 上升値V 0之修正。接著，在修正後之電壓vt達到既 之上升電壓値V1 (參照第6 B圖）時，藉由停止電源 之輸出而結束氧化處理。此外，在實施形態1，在藉由 行奈米結晶化製程所形成之複合奈米結晶層4，晶粒 及矽微結晶6 3以外之區域係成爲由非結晶矽所構成之 結晶區域。此外，在漂移層6，晶粒5 1、矽微結晶63 矽氧化膜52、64以外之區域，係成爲由非結晶矽或一 分氧化之非結晶矽所構成之非結晶區域6 5。但是，隨 奈米結晶化製程之條件，而使得非結晶區域65成爲孔 在該狀態下，複合奈米結晶層4係相同於習知例，可以 爲多孔質多結晶矽層。 在形成漂移層6後，例如藉由蒸鍍法等而使得由金 膜所構成之表面電極7，形成在漂移層6上。藉此而得 弟4D圖所不之電子源1〇。 但是’正如第6A圖所示，在使用習知之電化學氧 方法而形成漂移層6之狀態下，在陽極和陰極3 3間之 壓達到既定電壓（V 0 + V 1 )之時間點，結束氧化處理 値 據 由 圖 定 進 壓 定 32 進 5 1 非 及 部 著 〇 成 屬 到 化 電 ~ 19- 1258819 ...____________________________________________________________________ 在此，在該既定電壓，除了隨著氧化膜（矽氧化膜52、 6 4 )之形成所帶來之電壓値之增加部分（V 1 )以外，還 包含由於電解液Β之電阻所造成之電壓上升値ν〇，但是 ，該電壓上升値V0 ’係由於電解液之製作•連續使用· 保管狀態所造成之電解液Β之比電阻之不均、陰極電極之 形狀、樣本之表面狀態而變得不均，因此，在既定電壓（ V 0 + V 1 )成爲一定之狀態下，隨著矽氧化膜5 2、6 4之形 成所帶來之電壓値之增加部分係變得不均，結果，電子源 1 0之射極電流或絕緣耐壓係變得不均，導致良品率降低 〇 相對於此，如果藉由實施形態1之製造方法的話，則 在形成漂移層6時，在對於成爲結晶層之複合奈米結晶層 4呈電化學地進行氧化之電化學氧化製程，於陽極和陰極 3 3間，通過電流而開始進行氧化。接著，在根據藉由預 先所求出之電解液Β之電阻所造成之電壓上升値V0而修 正陽極和陰極3 3間之電壓之電壓値V t達到上限電壓値 V 1之時間點，結束氧化。因此’不論由於電解液之製作 •連續使用•保管狀態所造成之電解液B之電阻不均’也 能夠抑制由氧化開始至氧化結束爲止之期間之陽極和陰極 3 3間之電壓値之增加部分之不均。也就是說，能夠抑制 隨著氧化膜（矽氧化膜5 2、64 )之形成所帶來之電壓値 之增加部分之不均，可以縮小電子源1 0之射極電流或絕 緣耐壓等之特性不均。 在實施形態1之電化學氧化方法’在通電於陽極和陰 -20- 1258819 (17)— …..….——...—...........................................................................................................................— 極33間之前，藉由電阻測定用電極34a、34b而檢測 液B之電阻，由檢測電阻値而求出前述電壓上升値 在該狀態下，不通電於陽極和陰極3 3間而得到電壓 値V 0，因此，在檢測電解液B之電阻時，可以防止 半導體層（結晶層）之複合奈米結晶層4氧化。此外 阻測定用電極34a、34b間之距離係最好設定成爲對 被處理物3 0和陰極3 3間之距離。此外，在實施形態 配合於被處理物3 0和陰極3 3間之距離或陰極3 3之 等之參數係輸入至控制部3 7。接著，在控制部3 7， 這些參數及電阻檢測部3 5之檢測電阻値而求出電解 之比電阻，由比電阻而求出前述電壓上升値V0。 此外，在電化學氧化製程所使用之電解液B係在 溶媒溶解電解質之溶液。因此，比起像習知一樣，藉 由硫酸、硝酸等之水溶液所構成之電解液中、呈電化 氧化半導體層而形成矽氧化膜5 2、64，還比較能夠 化膜中，不放入水分，使得矽氧化膜52、64之緻密 高，提高矽氧化膜 5 2、64之絕緣耐壓。正如前面敘 在使用有機溶媒而作爲電解液B之溶媒之狀態下，比 用水而作爲電解液B之溶媒之狀態，還比較大多使得 液B之電阻，變得非常高，這個係在非極性有機溶媒 得特別顯著。像這樣，在使用有機溶媒之狀態下，由 解液B之電阻所造成之電壓上升値V 0變大，因此， 形態1之電化學氧化製程係變得特別有效。 在利用實施形態〗之電子源1 〇來作爲顯示器之 電解 V0。 上升 成爲 ，電 應於 1， 形狀 使用 液B 有機 由在 學地 在氧 性變 述， 起使 電解 ，變 於電 實施 電子 • 21 - 1258819 (18) ............—-———______________________________________________________________________________ 源之狀態下，可以適當地對於下部電極1 2、表面電極7 和漂移層6等，進行圖案化，將許多電子源元件1 Oa，呈 矩陣狀地配列在基板1 1之前述主表面側。此外，在實施 形態1，以電子源1 〇之製造製程，作爲例子而進行說明 ，但是，本發明之電化學氧化製程係並非限定在電子源之 製造製程，當然也可以使用在各種半導體裝置之製造製程 上。 (實施形態2 ) 以下，說明本發明之實施形態2。正如前面敘述，在 實施形態1之電子源1 〇之製造製程，使用第5圖所示之 電化學氧化裝置，在氧化處理開始前，藉由電阻測定用電 極3 4a、3 4b而測定電解液B之電阻。接著，考慮被處理 物3 0和陰極3 3間之距離或陰極3 3之形狀等而修正電壓 檢測部3 6之檢測電壓。但是，在該狀態下，由於被處理 物3 0之表面狀態而使得電解液B之電阻，發生變動。 相對於此，正如第7圖所示，在實施形態2，於被處 理物3 0之半導體層（複合奈米結晶層4 )之主表面，不 同於要求之氧化對象區域3 Oa，而另外設置電阻測定用區 域3 0b。接著，在通電於陽極和陰極33間之前，使用電 阻測定用區域3 Ob，檢測電解液B之電阻，而由檢測電阻 値，來求出電壓上升値V0。此外，使用該電壓上升値V0 ，而修正由於電壓檢測部3 6所造成之檢測電壓。在該方 面，實施形態2係不同於實施形態1。 -22- 1258819 (19) ' -------------------------------------------------------------------------------------------- — 在貫施形態2，能夠在檢測電解液B之電阻時，防止 成爲半導體層之複合奈米結晶層4發生氧化，並且，可以 檢測反應複合奈米結晶層4表面狀態之電解液B之電阻。 因此’可以使得檢測電阻値和通電開始時之電解液B之電 阻値間之差異變小，能夠更加地縮小電子源1 0之特性不 均。此外，電子源1 0之構造及動作係相同於實施形態1 ，因此，省略圖不及說明。 (實施形態3 ) 以下，說明本發明之實施形態3。正如前面敘述，在 實施形態2之電化學氧化方法，必須在被處理物3 0，不 同於氧化對象區域3 Oa，而另外設置電阻測定用區域3 Ob 。但是，由於氧化對象區域3 Oa之圖案形狀等，而會有無 法設置電阻測定用區域3 Ob之狀態或者是不容易進行對應 於電阻測定用區域3 Ob之電極拉出之狀態發生。 因此，在實施形態3，使用第8圖所示之電化學氧化 裝置。接著，在進行被處理物3 0之氧化處理時，於通電 至陽極（下部電極12 )和陰極3 3間之前，使用形成爲形 狀相同於形成成爲電化學氧化對象之半導體層（複合奈米 結晶層4 )之被處理物3 0之同一形狀之電阻監視用試料 (並未圖示），檢測電解液B之電阻。接著，由檢測電阻 値，來求出前述電壓上升値V0。在該方面，實施形態3 係不同於實施形態2。 在實施形態3，於通電至陽極和陰極3 3間之前，使 -23- 1258819 —(20). _ — ........................................... 用電阻監視用試料，來檢測電解液B之電阻，由該檢測電 阻値，來求出前述電壓上升値V 0，因此，可以在檢測電 解液B之電阻時，防止成爲半導體層之複合奈米結晶層4 發生氧化。並且，可以使得檢測電阻値和通電開始時之電 解液B之電阻値間之差異變小，能夠更加地縮小電子源 1 0之特性不均。此外，電子源1 0之構造及動作係相同於 實施形態1，因此，省略圖示及說明。 (實施形態4 ) 以下，說明本發明之實施形態4。正如前面敘述，在 實施形態1〜3之電化學氧化方法，在陽極（下部電極1 2 )和陰極3 3間之電壓達到上限電壓値V1之時間點，結 束氧化處理。在該狀態下，比起在漂移層6之厚度方向而 形成於接近下部電極12之位置上之矽氧化膜52、64，形 成在由下部電極1 2開始之遙遠位置上之矽氧化膜5 2、64 之膜厚過薄，或緻密性不充分，或者是無法得到充分之絕 緣耐壓。 因此，在實施形態4，使用第9圖所示之電化學氧化 裝置。接著，正如第1 〇圖所示，在陽極和陰極3 3間之修 正後之電壓Vt達到上限電壓値V 1後，使得陽極和陰極 3 3間之修正後之電壓Vt維持在上限電壓値V 1，並且， 在使得流動於陽極和陰極3 3間之電流I減少至既定値11 爲止時’結束氧化。 正如第9圖所示，實施形態4之電化學氧化裝置係具 -24- 1258819 (21) _—…— ____________________________________________________________________________________________________________________________________________________________________________________________——…........._—.…._—_—._—.. 備：透過電流感測器3 8而檢測流動在陽極和陰極3 3間之 電流之電流檢測部3 9。此外’該電化學氧化裝置係除了 電流源3 2以外，還具備切換電壓源4 0以及電流源3 2和 電壓源40之切換開關41。在此，控制部3 7係在通電開 始前，根據藉由電解液B之電阻所造成之電壓上升値V0 而修正上限電壓値V 1。接著，控制部3 7係在減少電流I 之期間，根據成爲流動電解液B之電流値和電解液B之 電阻間之乘積之電壓上升値 V0，而依次地對於修正後之 電壓Vt，進行修正。此外，對於實施形態2、3之電化學 氧化裝置，也可以適用實施形態4之前述技術思想。 在實施形態4，可以抑制由通電開始至達到上限電壓 値V 1爲止之期間之電壓値增加部分之不均。此外，在達 到上限電壓値V 1後，配合電流減少至既定値I 1爲止之期 間之流動電解液B之電流變化而對於修正後之電壓Vt， 進行修正，因此，在修正後之電壓Vt達到上限電壓値V 1 後’可以抑制隨著電流I減少至既定値I 1爲止之期間之 氧化膜之形成所帶來之電壓値不均。因此，能夠縮小電子 源Ϊ 〇之特性不均。此外，在電流I減少至既定値爲止時 ’結束氧化，因此，氧化膜係緻密化，絕緣耐壓也提高。 (實施形態5 ) 以下，說明本發明之實施形態5。在實施形態5，作 爲利用電化學氧化方法所形成之電子元件，係以相同於實 施形態1之狀態之同樣電子源，作爲例子而進行說明。也 -25- 1258819 (22) ——___________________________—————_______________________________…..——__________________________________________________ 就是說，實施形態5之電子源1 0之構造、功能、優點和 電子釋出方法等係相同於實施形態1 (參考第1圖〜第3 圖）。 以下，參照第1 1Α圖〜第1 1 D圖，並且，說明實施 形態5之電子源1 0之製造製程。在該製造製程，首先相 同於實施形態1之狀態，在絕緣性基板Π之某一邊之主 表面上而形成由金屬膜所構成之下部電極1 2後，在絕緣 性基板1 1之前述主表面側之整個面上，形成無摻雜之多 結晶矽層3。藉此而得到第1 1 A圖所示之構造體。 在形成多結晶矽層3後，藉由奈米結晶化製程（陽極 氧化處理作業）而形成混在多結晶矽之許多晶粒5 1 (參 照第3圖）和許多矽微結晶63 (參照第3圖）之複合奈 米結晶層4。藉此而得到第11 B圖所示之構造體。此外， 奈米結晶化製程係相同於實施形態1。 在奈米結晶化製程結束後，藉由進行氧化製程，而對 於複合奈米結晶層4，呈電化學地進行氧化。藉此而形成 由第3圖所示構造之複合奈米結晶層所構成之漂移層6， 得到第1 1 C圖所示之構造體。在氧化製程（氧化作業）， 使用前述第12A圖所示之電化學氧化裝置，進行成爲半 導體層（結晶層）之複合奈米結晶層4之電化學氧化。該 電化學氧化裝置係在基本上，成爲相同於第23A圖所示 之習知之電化學氧化裝置之同樣裝置。但是，藉由調整陰 極3 3之形狀而控制多結晶矽層3主表面之電流密度以便 於抑制對象區域E之周圍部之電流密度變得大於對象區域 -26- 1258819 (23) — —— ———_ E之其他部分之方面，係不相同。 具體地說，正如第12A圖、第12B圖所示，藉由設 定格子狀陰極3 3之外形尺寸更加小於對象區域E (氧化 對象區域）之外形尺寸，以便於抑制在多結晶矽層3之周 圍部之電流密度變得大於對象區域E之其他部分。換句話 說，決定陰極3 3之形狀，而使得陰極之每單位面積之比 表面積在周圍部，變得小於其他部分，以便於涵蓋對象區 域E之整個面，使得電流密度變得均勻。在該方面，不同 於習知之電化學氧化方法。 在氧化製程，作爲放入至處理槽3 1之規定之電解液 B，係使用例如在由乙二醇所構成之有機溶媒中而溶解由 0.04mol/ 1之硝酸鉀所構成之溶質之溶液。接著，將形成 複合奈米結晶層4之被處理物3 0浸漬在電解液B中，在 電解液B中，呈對向地配置複合奈米結晶層4和陰極3 3 。在此，以下部電極1 2作爲陽極，由電源開始至陽極（ 下部電極1 2 )和陰極3 3間，流動定電流（例如電流密度 爲0.1mA / cm2之電流），進行對於複合奈米結晶層4呈 電化學地進行氧化之氧化處理。藉此而形成包含晶粒5 1 、矽微結晶63和各個矽氧化膜52、64之漂移層6。 在實施形態5，在藉由進行奈米結晶化製程而形成之 複合奈米結晶層4 ’晶粒5 1和砍微結晶6 3以外之區域係 成爲由非結晶矽所構成之非結晶區域。此外，在漂移層6 ，晶粒5 1、矽微結晶63及各個矽氧化膜52、64以外之 區域，係成爲由非結晶矽或一部分氧化之非結晶矽所構成 -27- 1258819 (24) 之非結晶區域65。但是，隨著奈米結晶化製程（陽極氧 化處理）之條件，而使得非結晶區域65成爲孔。在該狀 態下，複合奈米結晶層4係相同於習知例，可以成爲多孔 質多結晶砂層。 在形成漂移層6後，例如藉由蒸鍍法等而使得由金屬 膜所構成之表面電極7，形成在漂移層6上。藉此而得到 第11D圖所示構造之電子源1〇。 以上，如果藉由實施形態5之電子源1 0之製造方法 的話，則控制成爲半導體層主表面之對象區域E之電流密 度，以便於抑制在電化學氧化之對象區域E周圍部之電流 密度變得大於對象區域E之其他部分，因此，能夠比起習 知，還更加縮小在對象區域E之電流密度之面內不均。因 此’可以比起習知，還更加縮小電子源1 0之射極電流Ie 之面內不均。也就是說，能夠比起習知，還更加縮小電子 元件之特性之面內不均。並且，藉由調整陰極3 3之形狀 而控制成爲半導體層主表面之對象區域E之電流密度，因 此’可以僅藉由調整陰極3 3之形狀，而比起習知，還更 加縮小在對象區域E之電流密度之面內不均。因此，可以 比起習知，還更加以低成本，來縮小電子源1 0之射極電 流I e之面內不均。 此外，前述技術思想係也可以使用在藉由陽極氧化方 法所造成之奈米結晶化製程。 (實施形態6 ) -28- 1258819 」25)——..— . .…..——......…—. 以下，說明本發明之實施形態6。正如前面敘述’在 實施形態5之電化學氧化方法，藉由使得陰極3 3之外形 尺寸，更加小於對象區域E之外形尺寸，而提高在對象區 域E之電流密度之面內均一性。但是，在該狀態下，構成 陰極3 3之平行線群之間距係相同，因此，由於對象區域 E和陰極3 3間之間隔或電解液B之比電阻等，而無法充 分地使得對象區域E之電流密度，成爲均一化。 因此，在實施形態6，使用第1 3 A圖所示之電化學氧 化裝置，進行被處理物3 0之對象區域E之電化學氧化。 此外，電子源1 〇之構造及動作係相同於實施形態1，因 此，省略圖示及說明。 實施形態6之電化學氧化裝置係在基本上，具有相同 於實施形態5之電化學氧化裝置之同樣構造，但是，陰極 3 3之形狀係不相同。也就是說，正如第1 3 A圖及第1 3 B 圖所示，在實施形態6，陰極3 3之外形尺寸係相同於習 知，幾乎相同於對象區域E之外形尺寸。接著，藉由使得 平行之各線間之間距，在陰極3 3之周圍部，更加大於中 央部，而提高在對象區域E之電流密度之均一性。換句話 說，在實施形態6，改變格子狀陰極3 3之平行之各線間 之間距，以便於控制在對象區域E之周圍部之電流密度， 更加大於對象區域E之其他部分。也就是說，藉由調整陰 極3 3之形狀而控制成爲半導體層主表面之對象區域E之 電流密度，以便於使得陰極3 3之每單位面積之比表面積 在陰極3 3之周圍部，變得小於陰極3 3之其他部分。 -29- 1258819 (26)................................—_...—— ...........—一............................———... —_............................_.._ 此外，在實施形態6，可以使用第13C圖、第13D圖 所示之氧化裝置。在該狀態下，陰極3 3之形狀、其陰極 3 3和對象區域E之間隔係在周邊部變大。因此，在周邊 部，由於電解液B所造成之電阻變大，提高在對象區域E 之電流密度之均一性。也就是說，藉由調整根據在對象區 域E之中央部和周邊部之電解液B所造成之電阻，調整 陰極和對象區域E (處理區域）間之間隔，而控制對象區 域E之電流密度。 像這樣，在實施形態6，相同於實施形態5，控制成 爲半導體層（多結晶矽層3及複合奈米結晶層4 )主表面 之電流密度，以便於抑制在電化學氧化之對象區域E周圍 部之電流密度變得大於對象區域E之其他部分，因此，能 夠比起習知，還更加縮小在對象區域E之電流密度之面內 不均。因此，可以縮小電子源1 0之射極電流Ie之面內不 均。並且，藉由調整陰極33之形狀而控制半導體層主表 面之電流密度，因此，可以僅藉由調整陰極3 3之形狀， 而比起習知，還更加縮小在對象區域E之電流密度之面內 不均。因此，可以比起習知，還更加以低成本，來縮小電 子源10之射極電流Ie之面內不均。 此外，前述技術思想係也可以使用在藉由陽極氧化方 法所造成之奈米結晶化製程。 (實施形態7 ) 以下，說明本發明之實施形態7。正如前面敘述，在 -30- 1258819 (27)— ................................. ................................ —— ........................................................................................................— . 實施形態5或實施形態6，藉由調整陰極3 3之形狀而使 得對象區域E之電流密度，成爲均一化。在該狀態下，必 須配合對象區域E之形狀而設計陰極3 3之形狀。 相對於此，在實施形態7，使用第1 4 A圖所示之電化 學氧化裝置，進行由被處理物3 0之多結晶矽層3所構成 之半導體層之對象區域E之電化學氧化。此外，電子源 1 〇之構造及動作係相同於實施形態5，因此，省略圖示及 說明。 實施形態7之電化學氧化裝置係在基本上，成爲相同 於實施形態5之電化學氧化裝置之同樣構造。但是，正如 第14A圖及第14B圖所示，藉由在半導體層之對象區域E 之周邊，設置抑制在對象區域E之周邊部之電流密度之假 區域D，而控制半導體層主表面之電流密度。因此，可以 不改變陰極3 3之形狀，比起習知，還更加縮小在對象區 域E之電流密度之面內不均。因此，可以比起習知，還更 加以低成本，來縮小電子源1 〇之射極電流Ie之面內不均 。此外，假區域D係藉由相同於對象區域E之同樣材料 所形成，因此，可以和對象區域E同時形成。 (實施形態8 ) 以下，說明本發明之實施形態8。實施形態8之電子 源1 〇係在基本上，具有幾乎相同於第22圖所示之習知之 電子源1 〇之構造。也就是說，正如第1 5圖所示，具備： 列設在絕緣性基板1 1之某一邊表面上之複數個下部電極 -31 - 1258819 (28)______________________ __ 1 2、以分別重疊於各個下部電極1 2之形式而形成之複數 個多結晶矽層3、以分別重疊於各個多結晶矽層3之形式 所形成之複數個漂移層6、由埋入於相鄰接之漂移層6間 之多結晶矽層所構成之分離層1 6、以及在漂移層6和分 離層1 6上而跨越漂移層6和分離層1 6來列設在交差（垂 直）於下部電極12之方向上之複數個表面電極7。此外 ，漂移層6係相同於實施形態5，由複合奈米結晶層所構 成。 在實施形態8之電子源1 0，相同於習知之電子源1 〇 ，在相當於絕緣性基板1 1之前述主表面上之所列設之複 數個下部電極1 2和在交差於下部電極1 2之方向上之所列 設之複數個表面電極7間之交點之部位上，夾住漂移層6 之一部分。因此，藉由適當地選擇表面電極7和下部電極 1 2間之組合，在所選擇之組合間，施加電壓，以便在相 當於漂移層6所選擇之表面電極7和下部電極1 2間之交 點之部位上，產生強電場作用，釋出電子。也就是說，這 個係相當在由複數個表面電極7之群組和複數個下部電極 1 2之群組所構成之矩陣（格子）之格子點來配置由下部 電極1 2、下部電極1 2上之多結晶矽層3、多結晶矽層3 上之漂移層6和漂移層6上之表面電極7所構成之電子源 元件1 Oa。因此，可以藉由選擇施加電壓之表面電極7和 下部電極1 2間之組合，而由所要求之電子源元件1 Oa， 釋出電子。各個下部電極12係形成爲長方形狀，在長邊 方向之兩端部上，分別形成銲墊2 8。此外，各個表面電 -32- 1258819 (29) 極7係也形成爲長方形狀，在由長邊方向之兩端部開始延 長之部位上，分別形成銲墊27。此外，電子源元件l〇a 係設置在每一個像素。 實施形態8之電子源1 0之動作，係幾乎相同於第22 圖所示之習知之電子源1〇之動作。也就是說，在該電子 源10，將表面電極7配置在真空中，另一方面，在呈對 向地配置於表面電極7之面板3 0，設置集極電極（陽極 電極）2 1。接著，施加直流電壓Vps而使得所選擇之表面 電極7對於下部電極12，成爲正極，同時，施加直流電 壓Vc而陽極電極2 1對於表面電極7，成爲正極。結果， 藉由作用在漂移層6之電場，而使得由下部電極12注入 至漂移層6之電子，貫通漂移層6，通過表面電極7而進 行釋出。 在此，漂移層6係相同於實施形態1之狀態，具有第 3圖所示之構造。此外，即使是實施形態8之電子源1 〇， 也以相同於實施形態1之同樣模型，而引起電子釋出。此 外，在該電子源1 〇，通過表面電極7所釋出之電子線之 釋出方向係容易一致於表面電極7之法線方向，因此’不 需要設置複雜之陰影罩幕或電子聚焦透鏡。所以，能夠達 到顯示器之薄型化。 實施形態8之電子源1 0係可以按照實施形態5之製 造方法所製造。例如漂移層6係大槪可以藉由以下之順序 而進行製造。也就是說，首先在形成下部電極1 2之絕緣 性基板1 1之前述主表面側之整個面上，堆積無摻雜之多 -33- 1258819 …(30)______________________________________________________________________________________________________________________________——............................................ 結晶矽層。接著，藉由相同於實施形態5之同樣之奈米結 晶化製程而對於該多結晶矽層中之對應於漂移層6之部位 ，來進行陽極氧化，形呈複合奈米結晶層。然後，藉由相 同於實施形態5之同樣之氧化製程而對於複合奈米結晶層 ，呈電化學地進行氧化。藉此而形成漂移層6。此外，在 實施形態8，形成漂移層6時之奈米結晶化製程和氧化製 程係相同於實施形態5，但是，也可以相同於實施形態6 或實施形態7。 此外，正如第1 6圖所示，可以使得導入至位處在成 爲半導體層之多結晶矽層3周邊部之下部電極1 2之電流 導入用配線1 2a之幅寬，更加窄於導入至其他下部電極 1 2之電流導入用配線1 2a之幅寬。可以藉此而在陽極氧 化時和電化學氧化時，控制半導體層之主表面之電流密度 。在該狀態下，可以不改變陰極3 3之形狀，比起習知， 還更加縮小在對象區域E之電流密度之面內不均。因此， 可以比起習知，還更加以低成本，來縮小電子源1 0之射 極電流I e之面內不均。 (實施形態9 ) 以下’說明本發明之實施形態9。在實施形態9，作 爲利用陽極氧化方法及電化學氧化方法所形成之電子元件 ’係以相同於實施形態1狀態之同樣電子源，作爲例子， 而進行說明。也就是說，實施形態9之電子源1 0之構造 、功能、優點和電子釋出方法等係相同於實施形態丨（參 -34- 1258819 (31) ......—.......—.…—....—.......................................... 考第1圖〜第3圖）。此外，在 1 0來作爲顯示器之電子源之狀 部電極1 2、表面電極7和漂移 許多電子源元件l〇a，呈矩陣狀 邊之主表面側。 以下，參照第17A圖〜第 形態9之電子源1 0之製造製程 同於實施形態1之狀態，在絕箱 表面上而形成由金屬膜所構成之 性基板1 1之前述主表面側之整 結晶矽層3。藉此而得到第1 7 A 在形成多結晶矽層3後，藉 氧化處理作業）而形成混在多結 多石夕微結晶6 3之複合奈米結晶 此而得到第1 7B圖所示之構造體 在奈米結晶化製程，使用_ 裝置，進行成爲半導體層之多結 奈米結晶化製程結束後，藉由進 奈米結晶層4，呈電化學地進行 圖所示構造之複合奈米結晶層所 17C圖所示之構造體。就氧化製 行敘述。在形成漂移層6後，例 金屬膜所構成之表面電極7，形 得到第1 7 D圖所示構造之電子源 :利用實施形態9之電子源 態下，可以適當地對於下 層6等，進行圖案化，將 地配列在基板1 1之某一 17D圖，並且，說明實施 .。在該製造製程，首先相 ^性基板1 1之某一邊之主 下部電極12後，在絕緣 個面上，形成無摻雜之多 圖所示之構造體。 由奈米結晶化製程（陽極 晶矽之許多晶粒5 1和許 層4(參照第3圖）。藉 〇 5 24A圖所示之陽極氧化 晶矽層3之陽極氧化。在 行氧化製程，而對於複合 氧化。藉此而形成由第3 構成之漂移層6，得到第 程而言，在後面詳細地進 如藉由蒸鍍法等而使得由 成在漂移層6上。藉此而 1 0 〇 -35- 1258819 (32) 奈米結晶化製程係相同於實施形態1。此外，在氧化 製程（氧化作業），使用第1 8圖所示之電化學氧化裝置 ’進行成爲半導體層（結晶層）之複合奈米結晶層4之電 化學氧化。在氧化製程，作爲放入至處理槽3 1之規定之 電解液B，係使用例如在由乙二醇所構成之有機溶媒中而 溶解由0 . 〇 4 m ο 1 / 1之硝酸鉀所構成之溶質之溶液。接著 ，將形成複合奈米結晶層4之被處理物3 0浸漬在電解液 B中，在電解液B中，於複合奈米結晶層4，呈對向地配 置陰極3 3。在此，以下部電極12作爲陽極，由電源開始 至陽極（下部電極12 )和陰極3 3間，流動定電流（例如 電流密度爲0 · 1 m A / C m 2之電流），進行對於複合奈米結 晶層4呈電化學地進行氧化之氧化處理。藉此而形成包含 晶粒5 1、矽微結晶6 3和各個矽氧化膜5 2、6 4 (參照第3 圖）之漂移層6。 但是，在氧化處理時，藉由電壓檢測手段（並未圖示 )而依次地檢測陽極和陰極3 3間之電壓，在陽極和陰極 3 3間之電壓由處理開始時之電壓僅上升所要求之電壓値 之時間點，結束氧化處理。在此，在通電於陽極和陰極 3 3間之期間，藉由振動產生器3 6之輸出而振動被處理物 3 0和陰極3 3。因此，在通電中，即使是在被處理物3 0之 複合奈米結晶層4之主表面及陰極3 3之表面，附著由於 電化學反應所產生之氣泡，該氣泡係也迅速地脫離。因此 ，防止附著在複合奈米結晶層4之主表面上之氣泡成爲罩 幕而抑制電化學氧化反應。也就是說，防止在電化學氧化 -36- 1258819 (33).......…...._.......—.—.............................. 之對象區域之反應由於氣泡而受到抑制。結果，能夠縮小 形成在對象區域上之矽氧化膜52、64之面內不均。此外 ，可以防止由於附著在陰極3 3上之氣泡而導致藉由電壓 檢測手段所造成之檢測電壓呈上升，因此，能夠防止矽氧 化膜5 2、64之絕緣耐壓之降低。 此外，在藉由振動產生器3 6而振動被處理物3 0之狀 態下，會有多孔質矽層受到損傷之狀態發生。因此，可以 不藉由振動產生器3 6而振動被處理物3 0，藉由將振動子 (並未圖示）配置在電解液B中，在通電中，振動電解液 B，而使得由於電化學反應所產生之氣泡，附著在電化學 氧化之對象區域，不損傷多孔質矽層，來防止電化學氧化 反應受到抑制。此外，可以防止由於附著在陰極3 3上之 氣泡而導致藉由電壓檢測手段所造成之檢測電壓呈上升， 因此，能夠防止矽氧化膜52、64之絕緣耐壓之降低。 以上，如果藉由實施形態9的話，則在氧化製程，於 通電中，即使是在被處理物3 0之複合奈米結晶層4之主 表面，附著由於電化學反應所產生之氣泡，該氣泡係也迅 速地脫離，因此，能夠防止所附著之氣泡成爲罩幕而抑制 電化學氧化反應。並且，能夠縮小形成在電化學氧化之對 象區域上之矽氧化膜5 2、6 4之膜厚或膜質之面內不均。 結果，可以比起習知，還更加縮小絕緣耐壓之面內不均。 並且，可以在通電中，防止由於附著在陰極33表面上之 氣泡而導致藉由電壓檢測手段所造成之檢測電壓呈上升， 因此，能夠防止矽氧化膜5 2、64之絕緣耐壓之降低。結 -37- 1258819 (34[ — —— —————— ___________________________________________________________________—————_________________ —―… 果’可以縮小在批量間之絕緣耐壓之不均。 此外，前述技術思想係也可以使用在藉由陽極氧化方 法所造成之奈米結晶化製程。 (實施形態1 0 ) 以下，說明本發明之實施形態1 〇。在實施形態9，使 用第1 8圖所示之氧化裝置。相對於此，在實施形態1 〇， 使用第1 9圖所示之電化學氧化裝置，進行被處理物3 0之 複合奈米結晶層4之電化學氧化。此外，電子源1 〇之構 造及動作係相同於實施形態9，因此，省略圖示及說明。 此外，電子源1 0之製造方法係在基本上，相同於實施形 態9之製造方法，因此，省略說明。 實施形態1 0之電化學氧化裝置係具備：汲取處理槽 3 1內之電解液B之幫浦37。接著，在通電於陽極和陰極 3 3間之時，使得藉由幫浦3 7所汲取之電解液B，由噴嘴 (並未圖示）開始而朝向陰極3 3和被處理物3 0之半導體 層（多結晶矽層3、複合奈米結晶層4 )之主表面，進行 噴射。此外，在實施形態1 〇，藉由移動噴嘴，而在陰極 33之表面整體和被處理物30之半導體層之主表面整體， 噴射電解液B。 即使是在實施形態1 〇，也相同於實施形態9，在氧化 製程，於通電中，即使是在被處理物3 0之複合奈米結晶 層4之主表面，附著由於電化學反應所產生之氣泡，該氣 泡係也迅速地脫離。因此，能夠防止附著在複合奈米結晶 -38- 1258819 (35).....——.….一…................ 層4主表面上之氣泡成爲罩幕而抑制電化學氧化反應。結 果，能夠縮小形成在電化學氧化之對象區域上之矽氧化膜 52、64之膜厚或膜質之面內不均。因此，可以比起習知 ，還更加縮小絕緣耐壓之面內不均。 並且，可以在通電中，防止由於附著在陰極33表面 上之氣泡而導致藉由電壓檢測手段所造成之檢測電壓呈上 升。因此，能夠防止矽氧化膜52、64之絕緣耐壓之降低 ，結果，可以縮小在批量間之絕緣耐壓之不均。此外，在 實施形態1 〇，藉由朝向半導體層之主表面，噴射電解液B ，而由半導體層之主表面，來脫離氣泡，因此，能夠更加 確實地脫離附著在半導體層主表面上之氣泡。 此外，前述技術思想係也可以使用在藉由陽極氧化方 法所造成之奈米結晶化製程上。 此外，不論是在任何一個實施形態，如果電化學氧化 裝置僅藉由改變電解液而在光源等之陽極氧化來放入必要 之要素的話，則可以使用作爲陽極氧化裝置。 以上，本發明係關於其特定之實施形態而進行說明， 但是，所謂其他可能之許多變化例和修正例係對於當前業 者，也是相當淸楚的。因此，本發明係並非藉由此種實施 形態所限定，應該是藉由附件之申請專利範圍所限定。 [產業上之可利用性] 正如以上敘述，本發明之電化學氧化方法係特別有用 於電場放射型電子源等之半導體裝置之製造製程上，適合 •39- (36) 1258819 ...... ...................................................... ................................................ 使用在半導體製造製程之氧化製程上。 【圖式簡單說明】 本發明係藉由後面敘述之詳細說明及附件圖式而更加 充分地進行理解。此外，在附件之圖式中，於共通之構成 - 要素上，附加相同之參考編號。 < 第1圖係實施形態1之電子源（電場放射型電子源） 之示意之立面剖面圖。 ® 第2圖係顯示第1圖所示之電子源動作之圖。 第3圖係擴大第1圖所示之電子源要部而顯示之示意 之立面剖面圖。 第4A圖〜第4D圖係第1圖所示之電子源或其製造 製程之主要作業之中間體之示意之立面剖面圖，顯示該電 子源之製造方法。 第5圖係實施形態1之電化學氧化裝置之示意立面圖 〇 第6A圖係顯示第5圖所示之電化學氧化裝置之檢測 電壓V和時間之關係之圖形，第6B圖係顯示第1圖所示 之電子源之修正後之電壓Vt和時間之關係之圖形。 第7圖係實施形態2之被處理物之示意俯視圖。 第8圖係在實施形態3之電子源之製造過程所使用之 電化學氧化裝置之示意圖。 第9圖係在實施形態4之電子源之製造過程所使用之 電化學氧化裝置之示意圖。 -40 - 1258819 (38) 圖。 第1 9圖係實施形態1 0之電化學氧化裝置之示意立面 圖。 第20圖係顯示習知之電子源動作之圖。 第2 1圖係顯示習知之另外一個電子源動作之圖。 第22圖係使用第21圖所示之電子源之顯示器之示意 立體圖。 第23Α圖係習知之電化學氧化裝置之示意立面圖， 第23Β圖係第23Α圖所示之電化學氧化裝置要部之示意 立體圖。 第24Α圖係陽極氧化裝置之示意立面圖，第24Β圖 係第24Α圖所示之陽極氧化裝置要部之示意立體圖。 第2 5圖係使用習知之電子源之顯示器之製造製程之 主要作業之中間體之立體圖。 [圖號說明] Α 電解液 B 電解液 D 假區域 E 對象區域 e- 電子 I 電流 II 電流之既定値 I e 射極電流（釋出電子電流） -42- 1258819 (39) 1 p s V VO VI Vc Vps Vt 1 2 3 4 6 7 10 10a 11 12 12a 16 2 1 27 28 30 30a 二極體電流 檢測電流 電流上升値 上限電壓値 直流電壓 直流電壓 修正後之電壓 η型矽基板 歐姆電極 多結晶矽層 複合奈米結晶層 漂移層 表面電極 電場放射型電子源 電子源元件 絕緣性基板 下部電極 配線 分離層 集極電極（陽極電極） 銲墊 銲墊 面板（被處理物） 氧化對象區域 •43- 1258819 (40) 30b 電阻測定用區域 3 1 處理層 3 2 電流源 3 3 陰極 34a 電阻測定用電極 34b 電阻測定用電極
35 電阻檢測部 36 電壓檢測部（振動產生器） 37 控制部（幫浦） 38 電流感測器 39 電流檢測部 40 電流源 4 1 切換開關 5 1 晶粒 5 2 矽氧化膜
63 氧化矽微結晶（半導體微結晶） 64 矽氧化膜（絕緣膜） 6 5 非結晶區域 • 44-