TWI257704B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI257704B
TWI257704B TW093128674A TW93128674A TWI257704B TW I257704 B TWI257704 B TW I257704B TW 093128674 A TW093128674 A TW 093128674A TW 93128674 A TW93128674 A TW 93128674A TW I257704 B TWI257704 B TW I257704B
Authority
TW
Taiwan
Prior art keywords
region
oxide film
thermal oxide
layer
film
Prior art date
Application number
TW093128674A
Other languages
English (en)
Other versions
TW200522373A (en
Inventor
Tetsuya Yoshida
Tetsuya Okada
Hiroaki Saito
Shigeyuki Murai
Kikuo Okada
Original Assignee
Sanyo Electric Co
Gifu Sanyo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co, Gifu Sanyo Electronics Co Ltd filed Critical Sanyo Electric Co
Publication of TW200522373A publication Critical patent/TW200522373A/zh
Application granted granted Critical
Publication of TWI257704B publication Critical patent/TWI257704B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Description

1257704 九、發明說明： 【毛明所屬之技術領域】 係有關形成護環區域（guard 且關於減低可動離子之影響之 本發明之半導體裝置， ring)上面之熱氧化膜構造， 元件者。 【先前技術】 習知之半導體裝置，例如絕緣間極型雙極性電晶體
Insulated Gate Bip〇iar TranSlstor ： iGBT) , ^ #
形成區域之外圍區域，與IGBT元件之單位晶胞（Ceii)(A 區域)連續形成護環部(B區域)。而在不增加元件之卜 阻之下，可提高護環耐壓之元件構 ：： 考專利文獻1)。 ^人所知（例如荟 ’自知之h«置’例如大電力用積體電路 係於縱型腹之外圍部節型護環層。於護環声上面 介以絕緣層配置二極體等橫型元件。而於縱型“耵及 元件的兩者中，使等電位線分布均等化而可阻止電場二 之兀件構造已為人所知（例如參考專利文獻2)。 ^ [專利文獻1]日本專利號碼第2950025號公報（第3 頁，第1至3圖） [專利文獻2]日本特開平1〇 —256542號公報（第3 第1至3圖） 貝 【發明内容】 係在晶胞區域（A區域）與護聲 [發明所欲解決之課題] 於習知之半導體裝置 316196 5 1257704 區域（B區域）之上面，以同一製程疊層熱氧化膜及aD (Chemical Vapor Deposition;化學氣相沈積）氧化膜。即， 護環區域（B區域）上面之氧化膜’係依據在晶胞區域（A區 域）上面之疊層條件所形成。然後，形成薄而良質之熱氧化 膜，而在N層表面附近形成存在可動離子之CVD氧化膜、 塑模樹脂。藉此，在護環區域（β區域），會有可動離子扭 曲空乏層形狀而使可靠性惡化之問題。 護環區域（Β區域）最位於晶胞區域（人區域）側之ρ層上面 有晶胞區域（Α區域）之源極電性連接。但是在習知之半$ 體裝置’因源極配置於P層形成區域之上面，故有擊穿’ (break down)電流之收回能力較弱之問題。 $發日^將護環區域上面之熱氧化膜形成為較厚於盖 ::iD氧化膜配置遠離半導體層表面。其" 雜m P方止因CVD虱化膜及塑模樹脂内之可鸯 離子引起之可靠性惡化。 1、 [用以解決課題之手段] 本發明係針對上述諸事項而研 係具備：半導體声，真且女丄々 忑牛V體4置 作區域與配胸動：夕數之晶胞所形成之實際動 域，自上述半導面周圍之護環區域；擴散區 環區域之交界；熱氧化膜 於上、力，域與上述護 CVD氧化膜，成方；上述+V體層表面；及 膜係由膜厚不同之第… 吴上面’而上述熱氧化 到熱妹膜與第2熱氧化膜所構成， 316196 1257704 ^第2熱氧化膜之膜厚較上述第^氧化膜為厚， 氧化膜形成於上述護環區域上面。因&，本發明 v體裝置’在護壞區域上面之熱氧化膜，i膜 為較實際動作區域上面之熱氧化膜為厚。藉此，可二1 可動離子之CVD氧化膜配置成遠離半導體層表面才子 μ於本發明之半導體裝置，上述第1熱^膜1在盡 述弟2熱氧化膜由同一製程形成之後去除 ：: 要厚度之氧化膜。因此，於本發明之半 2所 製程形成第！熱氧化膜與第2熱氧化膜之後，可使= =祭動作區域上面之f i熱氧化膜之膜厚成為所想要之膜 土於本發明之半導體農置，上述金屬佈線層之—端係 罪近上述護環區域側而非上述擴散區域之一端。因此’，、 發明之半導體裝置’在由擴散區域與半導體層所形成之空 乏層中，可達到金屬佈線層所引起的電場之穩定化，使* 乏層之形狀穩定，而提高耐壓特性。 工 、於本發明之半導體裝置，位於上述護環區域上面之上 述金屬佈線層，係形成圍繞上述實際動作區域之狀。因此， 本發明之半導體裝置，係配置有以圍繞實際動作區域之方 式所配置護環區域，再以圍繞實際動作區域之狀態配置金 屬佈線層。藉此，可達到金屬佈線層所引起的電場之穩定 化’使空乏層之形狀穩定，並使耐壓特性穩定化。 如上述，第1，本發明之半導體裝置，於構成半導體 層之磊晶層上面，疊層熱氧化膜及CVD氧化膜。而護環區 3]6]96 7 1257704 域之熱氧化膜之膜厚 構造，本發明於维耐=如約咖幻刚0A。由此 動離子之_氧化膜於：寸性之護環區域尹，可配置含可 抑制可動離子的影響所引起之面之位置。如是，可 持所想要之耐壓特性。 工乏層形狀之扭曲，而可維 弟2 在本發明之丰道雕壯 與護環區域之交只、肢鏟置，形成於實際動作區域 所形成之空乏層前端為設曰曰fyw接合區域 本發明，閘極之前浐 、ν Ψ ν之刖螭部收斂。而於 散區域。藉由此構二：：日成較：於護環區域侧而非該擴（ :乏層之曲率變化受到緩和，：中4 曲。：可維持所想要之耐墨特性。乏“狀之扭 η之1=在本發明之半導體裝置，對形成於實際動作5 :之+導體層之多數個晶胞，至少配置於兩端之亍= 胞，係配置為不开）出、、塔把、-匕置万、巾鳊之仃之晶 ^ y Λ、極區域等之自由晶胞。而於讀璟& 公當外加-定的電壓值以上時，會發生擊穿電 發明，其擊穿電产人 曰知玍#牙包飢。於本· 交界上面之門^ 形成於實際動作區域與護環區域 之:出。此時，擊穿電流之-部分流入兩端 防止局部性之破壞玄㈣之晶胞行為自由晶胞行，故可 【實施方式】 以-夕L 日召紫 1 壯$ ^ 圖至第6圖，詳細說明本發明之半導體 衣1之一實施方式。 ""圖（Α)為本發明半導體裝置構造之透視圖。第1 316196 8 1257704 圖（B)為本發明之半導#壯 所示，在N型半導體基;"之，'造俯視圖。如第1圖（A) 槽溝7形成於蟲晶岸之矣品 $層N#石晶層2°多數個 平行。而，基板1使用^ 槽溝7配置成等間隔而互相 為汲極區域3。又，槽溝7玉取出區域，蟲晶層2主要作 成大致垂直ϋ #曰' 則壁對磊晶層2之表面蝕刻 ^ 其内壁形成絕緣膜6。又，槽溝7㈣Ρ 型雜貪，例如疊層多晶 曰聶心隹Ρ 石曰恳9主二 、疋，槽溝7内之多晶矽，於 视日日層2表面，例如透 夕日日/趴 述）。由此，样、、盖h 原極區域4電性連接（詳後 、y田此，槽溝7内之p ^ m , 夕日日石夕，可當作與源極1 6同 兒位之固定電位絕緣電極5。 «Ρ ^ ^ 方面，位於多數個;;盖7 間之蟲晶層2當作通道區域8。 夕數们才曰溝7 如第1圖（A)及第i圖（…成一 μ " π 0(β)所π ^於本實施方式，閘極 口口或9人源極區域4隔開， 晶層2。而如圖示，於延轴方二間心置多數個於蟲 7 甲Υ軸方向之2條閘極區域9之 曰’形成源極區域4 〇源極區域4妒成〗欠a 個間極區域9之門。'_「+ 成1條寻距離位於各 j u匕4 y之間。源極區域4位 域9大致以—p 飞…'向Y軸方向與閘極區 样、、盖7 另—方面，形成固定電位絕緣電極5之 才曰溝7,形成在與源極區域4及閉極區域g正交之方向， 即形成於X軸方向。而，槽溝7之兩端分別與騎區域9 及其形成區域之-部分重疊。又，槽溝7形成為在γ轴方 向保持一定間隔。 &其次，參照第2圖說明本發明之半導體裝置之剖面構 造及其動作。第21(Α)為第丨圖⑻之Η線方向之剖面 圖。第2圖（β)為第】圖⑶）之β_β線方向之剖面圖。 316196 9 1257704 如第、2圖（A)所示，通道區域8，主要位於源極區域4 、酋下=被槽溝7圍繞之區域。於通道區域8箭頭H1為通 厚度，前頭L1為通道長度。即，通道厚度H1為於通 =域δ所相對之絕緣膜6間之間隔，通道長度u為沿槽 ^之側壁自源極區域4之底面至固定電位絕緣電極5之 =面間之距離。又，作為汲極取出區域之n型基板！之背 例如銘層10成歐姆接觸(0hmic c〇 層形成汲極丨7。 y；丨此鋁 以參另 區域13、（參照Λ ^而’經介此氧化石夕膜12所設之接觸 觸。又，紹/ # β))’紹層11與源極區域4成歐姆接 、·層π經介接觸區域13， 極5歐姆接觸。士仏摄4 I〜固疋電位絕緣電 接地狀二：::4:造，如上述固定電絲 又，實質上，位於/、固疋電位絕緣電極5保持同電位。 與固定電位絕緣心Γ=4之下方之通道區域8亦保持 導體裝置，係由二於^位。再者’於本實施方式之半( 你由形成於通道區域8介 丁 · 導通與斷流。因此，只要符人 工乏層控制主電流之 固定電位絕緣電極5之开1 口;，件，則構成單位晶胞之 形狀。 之㈣’源㈣域之形狀等可為任意 it第2圖所示，在包含閘極區域9上之…9 璧層氧化石夕膜12。而在問極區域9上，^猫曰曰層2表面 12之接觸區域1[形成例如由㈣構成:由;f氧化” 再者，时之虛線表示^電位絕緣電極5="在極… D之存在。而剖 3J6]96 ]0 1257704 面圖及俯視圖之絕緣膜6角给 際上亦可為帶弧狀 ^曰成牙夂角狀是為模式圖，實 圓弧狀，是廣受一般採用2制電場集中而使該等角部具 本發明半導體元件之動作原理。 之電流路經，係由：沒極取出巴動：。广上述，半導體元件 層2所構成之汲極區诚v 區域之N型基板1 ; N型磊晶 及N型㈣「\ °”’位於槽溝7間之N型通道區域8 ; 及N型源極區域4所構成 構成，乍看似沒極17外加正電==由瞧域所 動作時無法構成〇 F F動作。1在源極16接地狀態下 仁疋，如上述，由源極區域4及通i#卩α β ^i 型區域與固定電位絕緣電極5之p :厂=£域8所構成N 接，成為同電位。因此區域經介紹層11而連 道區域8,由於P型多曰㈣^位絕緣電極5周邊之通 而如圍…+ 夕與W蟲晶層2之功函數差， 圍、％ 口疋电位絕緣電極5 固定電位絕緣電極5之槽溝7間之d層。即’形成 通道厚度η卜可由兩邊之P，藉由調整 層填滿通道區域8。此由延伸之空乏 似性的P型區域（詳後述）。 Μδ成為喊 作成2構造’藉由將Ν型沒極區域3與~型源極區域4 即本型區域之通道區域8,可使ΡΝ接合分離。 型區‘半¥體裝置，係藉由通道區域8形成疑似性Ρ 置為0FF: =即扉狀態⑽F謂^ ”封沒極π外加正電塵，源極16接地，間極 Π 316196 1257704 18為接地狀態或對閘極18外加負電位。此時，在疑性似p 型區域之通道區域8與N型區域之汲極區域3之交界面， 外加反偏壓而在紙面下方向形成空乏層。而此空乏層之形 成狀態影響半導體裝置之耐壓特性。 於此，參照第3圖，如下說明上述疑似性p型區域。 第^® (A)為0FF時之通道區域8之能帶（Energy 圖’第3圖（B)為OFF時形成於通道區域8之空乏層之模式 圖。固定電位絕緣電極5之P型多晶石夕區域與通道區域^ 之N型磊晶層2區域，係隔著絕緣層6相對。❿，兩者在 磊晶層2表面經介鋁層u保持為同電位。如是，於槽溝7 :邊部由兩者的功函數差而形成空乏層，且因空乏層曰内僅 子在之少數自由載子(carrier)(電洞)而形成？型區域。 曰2體而言，當經介紹層11使P型多晶石夕區域與N型蟲 首先，於p型多晶_，在= ㈤enceBand)由負之傾斜界面價電子帶
载子（Carr^ V干、 此狀態係表示對自由I 戰子（Carrier)(電洞）絕緣 （ p型多晶石夕區域之自由載子(電…即， 6,被追逐至離開絕緣存在於絕緣膜界面 區域之絕緣膜6界面來 σ…、、°果，於Ρ型多晶矽 # 向屯成殘留由離子仆為减餅描λ、> a 荷狀態。由此，於Ν 隹：化--所構成之負電 受體所構成之負電荷法 曰 或就需要’與此離子化 正電荷。因此，通道區域、二離子化施體(Donor)所構成之 但是，通道區域^ 絕緣膜6界面形成空乏層化。 °°£之雜質濃度為約1E14(//Cm3),厚 316196 12 1257704 度0.8至1.4"，因此通道區域8形成士 ― 絕緣電極5擴張之空乏層占 一 _凡王破由固定電位 乏層化並無法確保與離;化受體正=區域8僅空 區域8内亦形成存在少數 、ι何’因此通道 Ρ型多晶矽區域内之離子 兒，同）。於是，如圖示， 讲一 子化受體與”磊晶屉2内之白山 載子(電洞)或離子化施體成對形 二内之由 膜6界面所形成之空乏層成 ：、、。果，由絕緣 、、龙々、系、、， 尘^域’此由空乏層戶斤右 滿之通逼區域8成為Ρ型區域。 之僧所充 ，、久，5兄明半導體元件自OFF動作轉至〇N f柞 態。首弁，斟F和主〇N動作之狀 f 自接地狀態外加正電壓。Λ > 極區域9導入自由載子（命 广土此日守，由開 受離子化受f*引導、* 甩/D 一0述，自由載子（電洞） 又版引^极入絕緣膜6界面。於， 區域8之、絕緣膜6界面充填自 、^在通道 之容曰沾厂α ”曰田戰于Q包凋），而僅使p型 7曰：區域内之離子化受體與自由載子(電 二:由此，從通道區域δ之離絕緣膜6最遠之區 成 性區域…果…=存在自由載子(電子)，出現中 #广迢，自由載子(電子）自源極區域4往汲極區域3 動，流出主電流。 匕A d私 白门即自由載子(電洞），以槽溝7壁面為通路瞬間行遍， 自固定電位絕緣電極5向通道區域8擴大之空乏層後丁^， =道打開。再對_18外加規定值以上之電壓時，閉極 :3、9與通道區域8以及沒極區域3所形成之PN接合 、順偏壓，於是，自由載子（電洞）直接灌入通道區域8及 316196 13 1257704 /及極區域3 °其結果’於通道區域8及沒極區域3大量分 布自由載子（电洞）而引起電導率調制，主電流形成於低離 子電阻流過。 I說明半導體元件自⑽時轉為哪時之狀態。為 D吏半：版兀件關閉’需使閘極18之電位為接地狀態(ov)， f負电位如疋’大量存在於汲極區域3及通道區域8之 :載子(電洞)消〉減，或通過閘極區域”非除至元件外。 ;疋’通道區域8再奋、、黑处 ^ ^ & 丹充滿工乏層、再成為疑似性Ρ型區域， 而、、隹持耐壓，主電流停止。 習知H圖= 為本發明之護環區域剖面圖。第4圖⑻為 二模tr 圖。第5圖為本發明之實際操作區域 以衩式表不之俯視圖。 Λ 能配置罐产所不’以圍繞上述實際動作區域周圍之狀 ，加方式’實際動作區域與護環區 = 連續形成之Ρ型擴散區域 ，、（、閉極區域9 型蟲晶層2，由Ρ卿：「為乂界。而於護環區域之Ν 之句”】99 廣 域所形成之第^«2及第3 ^ 22、23配置成圍繞實際動作區域之壯二 區域，位於最外圍之第3護環23之外圍邱开於護環 散區域構成之環狀環（A_lar⑽似。藉由型擴 面流至基板卜 大一防正漏電流經介晶片側 再者’於護環區域，護環區域之數 隔’係對應元件之耐覆特性而設計。又，^寺之配置間 错由增加護環區 316196 14 1257704 域之數量雖可提高耐壓，但是 際動作區域。因此，兩考产廡對應晶片面積之實 計護環區域：對應晶片面積之動作效率而設 於蟲晶層2上面，形成由熱氧化 ^^，及由^法疊層之⑽氧化膜打^氧化膜 Μ、”形成接觸區域28、29。？型=氧化膜 接觸區域28有開極18成歐姆接觸。另域19經介 區域24經介接觸區域29有遮蔽(。：型擴散 觸。 α )电極3 0成歐姆接 於本實施方式，形成於實際動作區域之石 之熱氧化膜25與形成於護環 ：曰曰曰2上面 膜26,均由同—义之郝日日層2上面之熱氧化 區域上面之熱氧法:嶋:之後，實際動作 除，之後再形成“士果，具她^曰曰,域之微影製程時去 膜25之膜厚例如為_二左貫右際 之熱氧化膜25之膜厚例如為8工 域 熱氧化膜25、26上面，由π制1〇〇〇〇A左右。而於！ 月莫27。 面由问—製程之⑽法疊層CVD氧化 ^再者，如圖示，於本實施方式，熱氧⑽26，係开，成 於自Ρ型擴散區域19之匈八 知元成 間之罐产, 部分至環狀環24之擴散區域之 此巴： 。但是，熱氧化膜％之形成區域無需限定於 此域，只要能 ^ 任意設計變更。4防止耐㈣化之區域，則均可作 方面如第4圖（β)所示，習知之護環區域，在基 316196 15 1257704 板層之#“％層52 ’係如同本實施方式之 配置P型擴散區域531卜第2及第3之護環54、55、 56。而於習知之構造，於實際動作區域及護環區域之磊晶 層52上面，由同-製程之熱氧化法形成熱氧化膜58,例 如形成約500入。在熱氧化膜58上面疊層cvd氧化膜59。 如上述，於本實施方式，形成於護環區域上面之献氧 化膜26之膜厚、係例如約8000至1 0000 A。熱氧化膜26 上面㈣置以較熱氧化膜26為低溫之疊層製程形成之_ 氧化膜27。而在⑽氧化膜27内，或覆蓋半導體元件之 塑模樹脂内存在可動離子31，而可動離子31，受到隨敎及 兀件之動作所發生之電場之影響，在⑽氧化膜 塑模樹脂内移動。 ^ 尤其是，於護環區域，對PN接合區域外加逆偏壓，使 其發生空乏層，而維持元件之耐壓特性。但是，如第*圖 ⑻所不之習知之構造，當形成熱氧化膜58之薄膜時，係 在層52表面附近配置CVD氧化膜59。由此，受電場 之影響，藉由移動至熱氧化膜58與CVD氧化膜Μ之交界 之可動離子64,於磊晶層52表面會吸引自由載子（電子）。 ，結果’於Ϊ圈64所示區域’㈣接合區域之附近^域存 在自由載子（電子），形成於護環區域之空乏層形狀被扭 曲’而使元件之耐壓特性產生惡化。 。因此，本實施方式，於護環區域形成以高溫熱處理製 程所形成之不含可動離子之良質熱氧化膜25，例如為較厚 之的8000至loooo入。如此，如同習知之構造，於 316196 1257704 氧化馭27内，或塑模樹脂内雖含可動離子31，作是，。 ::離：存在於離開蟲晶層2表面之區域。結果，‘圈： 2域’職於護環區域^乏層形狀不致被扭曲 J '、隹持所想要之耐壓特性。 ^再者，於本實施方式，於受可動離子3!影響之譜環區 以’:成所欲厚度之熱氧化膜26 ’於熱氧化膜％上面， σ貫際動作區域同一製程疊層CVD氧化膜27。即於本每 也方式，即使使用CVD氧化膜亦可緩和可動離子之影響: 例如Ϊ者’於本貫施方式’護環區域之熱氧化膜26厚度， 例如^ ^000至1 〇_ Α左右’但是無需限定於此範圍内。 内，或膜26之厚度，只要能抑制在CVD氧化膜27 即可一。树脂内所含可動離子而引起之耐壓惡化之厚度 實4:Ϊ二第5圖所示，於本實施方式，護環區域圍繞 域==之周圍。p型擴散區域19存在於實際動作區 19連；父界上。而間極區域9係與P型擴散區域 由向/轴方向^不之Y轴方向延存，配置成梯形狀。藉 方6 、存之間極區域9，*使延存在圖示之X軸 。之槽溝7被區分而在實際動作區域内形成多數晶胞。 圬二如第4圖⑴所示，於本實施方式，與？型擴散區 域19歐姆接觸而連接 双匕 環區站、真… 極18之一端⑻，係配置於護 "^ 、疋Ρ型擴散區域1 9之外周邊。 具體而言，如第R同6 - 圓繞實際動作區心=/型擴散區域19係配置成 $之狀。而閘極18之一端181，係配置於 316196 17 1257704 護環區域侧，而非單戰 邊。又，間極18!:鎖線所示之p型擴散區域19之外周 際動作區域之狀：同方Ρ型擴散區域19,配置成圍繞實 造，閘極62之—端配置在第4圖⑻所示的習知之構 s域53之外周邊。因此 疋孓擴政 蟲晶層52之⑼接合區 ：Μ繼域53與 於Ρ型擴散區域53之―:二工乏層之珂端’為收斂 小。其結果，因上述^人^而=乏/之曲率半徑變 曲，使得元件之耐厂堅特性域而成的空乏層形狀被扭 旬真於本實施方式’閉極18之一端181，係配置於 ㈣區域邊而非P型擴散區域 =置於 广軸2之_合區域之 收斂於閘極丨8之一真 工乏^刖為， 式，閘電極丨S夕 政之刖端部。在此，於本實施方
型料丄 端181，藉由配置於護環區域邊而非P 尘擴放區域19之外周邊，而可 率半徑變小。苴社杲、工乏層之在收斂部之曲 乏“狀的扭曲’而得以維持元件靖特性。 < 向兩==施方式，例如’對於位於圖示…方 用之曰/曰溝7之订，不設源極區域7,不作為實際動作 曰曰I。於護環區域，對PN接合 之雷厭时 & X Λ 〜刀17 疋值以上 32所”曾^穿（Breakd〇Wn)之構造。而尤其是於X號 不P型擴散區域1 9之角落部，空乏層之曲率4 / ，電場聚集，而易發生擊穿電流。在此二曲:二易 询流可由將實際動作區域圍繞狀配置之間極二式拔 316196 18 1257704 除而如上述於x號32所示p型萨' 近之晶胞行，不作為實際動作用土的擴^區域19之角落部附 X轴方向兩邊之行之晶胞，形成為;：。即，位於圖示之 有的擊穿電流I法由 '自由晶胞行。由此，所 之晶胞流入擊穿:::舜間拔除，而會有向靠近乂號犯 之區域成為自由晶胞行，月即可由使流入擊穿電流 壞。其結果，於本實施方式 7 =用^日胞之破 發生擊穿電流時，可#制_π M寸—疋之耐壓，同時於 其次，第6圖二罢件受該擊穿電流之破壞。 回為衣置之可靠性測士 下之習知之半導體裝置與本發明之半導j菩為在同條件 試結果。惟本實施方式之測試條件為 導:各別之測 150 ^之爐内，在1中 ”、、肸丰 > 脰兀件放入 狀態連續外加咖之逆二源源極間短路之 件’在室溫下，對汲源極間外加；：二體元 泄電於入爐内之時間，縱軸為逆向漏( 始後，逆向漏泄二:值:二、之丰導體裝置，在測試開 但是，於本發明方式之後’Α致維持—定值。 而可大幅改善在嚴二形成上m形成區域之構造， 壓惡化）。 可每兄下之逆向漏泄電流值之增Μ耐 去& S際動作區域之熱氧化膜之情形，但是 3]6196 19 1257704 無需限定於此等情形。例如，由不 域之熱氧化膜及護環區域之熱Ύ成貫際動作區 果。其他，在不背離本發明要旨之 f圖式簡單說明】 J有各種變更。第1圖係說明本發明之半導㉟ 俯視圖。 牛^^丑衣置用之a)斜視圖（β) 第2圖係說明本發明半 剖面圖。 牛¥版衣置用之（Α)剖面圖（Β) 弟3圖係說明本發明之半導 說明·時之通道區域之圖。 狀⑷㈣圖⑻ 第4圖係說明本發明之半導體裝置之護環區域用之⑴ 剖面圖，說明習知之半導體裝置之護環區域用之⑻别面 圖。 第5圖係說明本發明之半導體裝置用之俯視圖。 第6圖係本發明及習知之半導體裝置之可靠性測試之 測試數據。 【主要元件符號說明】 1、51 基板 >及極區域 固定電位絕緣電極 槽溝 53 ρ型擴散區域 氧化·S夕膜 52 3 5 79、 12 4 8 10、11 蠢晶層 源極區域 絕緣膜 通道區域 1 5鋁層 13 、 14 、 28 、 29 、 60 、 61 接觸區域 316196 20 1257704 16 源極 17 18 閘極 19 21、 54 第 1護极區域 22、 •55 23、 56 第 3護環區域 24、 •57 25、 26、 .58 熱氧化膜 27、 ‘59 30、 63 遮 蔽電極 32 33、 64 圓 圈 181 、621 没極 P型擴散區域 第2護環區域 環狀環 CVD氧化膜 X號 閘極之一端 316196

Claims (1)

1257704 W(冰/日修便)正替換頁 第93128674號專利申請案 申請專利範圍修正本 1 n耸 （94年12月21日 1· 一種半導體裝置，係具備： 作_ 3由多數個晶胞（eell)所形成之實際食 …’契配置於該實際動作區域㈣之護環區域； 擴散區域，自上述半導體層表 區域與上述護環區域之交界； 熱氧化膜’形成於上述半導體層表面；及 面，化學氣相沈積（⑽）氧切，形成於該熱氧化膜上 而上述熱氧化膜係由其膜厚為不同之 膜與第2埶氧化膜所带占二 弟…、虱化 較上m'r 上述第2熱氧化膜之膜厚 季乂上述第1熱氧化膜為厚， 於上述護環區域上面。1这弟2熱乳化膜係形成 2.如申請專利範圍第】項之半導體裳置，其卜 上述第】熱氧化膜，係與上述第2熱氧化膜由同一 3 2Γ㈣後絲，㈣成為所需要厚度之氧化膜。 „第]項或第2項之半導體袭置，、其，， 在上述濩核區域之最外圍形 上述半導體層表面。 I上麵狀環間之 4.如申請專利範園第i項或第2項之半導 在上述CVD氧化膜上面形成鱼 置/、中， 〃上4擴散區域電性 (修正本）3】6】96 1257704 連接之金屬佈線層，而上述金屬佈線層經介設於上述第 1熱氧化膜及上述CVD氧化膜之接觸區域，連接於上述 擴散區域。 5·如申請專利範圍第4項之半導體裝置，其中， 上述金屬佈線之一端係位於上述護環區域邊而不 是上述擴散區域之一端。 6·如申請專利範圍第4項之半導體裝置，其中， 上述金屬佈線層，係配置成圍繞上述實際動作區域 之狀態。 7·如申請專利範圍第5項之半導體裝置，其中， 上述金屬佈線層，係配置成圍繞上述實際動作區域 之狀態。
(修正本）316196
TW093128674A 2003-12-19 2004-09-22 Semiconductor device TWI257704B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003423339A JP4889072B2 (ja) 2003-12-19 2003-12-19 半導体装置

Publications (2)

Publication Number Publication Date
TW200522373A TW200522373A (en) 2005-07-01
TWI257704B true TWI257704B (en) 2006-07-01

Family

ID=34675356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093128674A TWI257704B (en) 2003-12-19 2004-09-22 Semiconductor device

Country Status (5)

Country Link
US (1) US7399999B2 (zh)
JP (1) JP4889072B2 (zh)
KR (1) KR100573633B1 (zh)
CN (1) CN100377366C (zh)
TW (1) TWI257704B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
JP5159289B2 (ja) * 2007-12-20 2013-03-06 株式会社東芝 不揮発性半導体記憶装置
JP5610930B2 (ja) * 2010-08-30 2014-10-22 三菱電機株式会社 半導体装置
CN103681816A (zh) * 2012-09-09 2014-03-26 苏州英能电子科技有限公司 一种具有浮置环结构的双极型晶体管

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414560A (en) * 1980-11-17 1983-11-08 International Rectifier Corporation Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region
JPH03252167A (ja) * 1990-02-28 1991-11-11 Toyota Autom Loom Works Ltd 高耐圧用半導体装置
JPH04256372A (ja) * 1991-02-08 1992-09-11 Toyota Autom Loom Works Ltd 半導体装置及びその製造方法
JP2950025B2 (ja) * 1992-07-02 1999-09-20 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP3417013B2 (ja) * 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JP4031371B2 (ja) * 1995-03-15 2008-01-09 株式会社東芝 高耐圧半導体素子
JPH08306937A (ja) * 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
JPH10256542A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 半導体装置
JP2002141357A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
JP5011612B2 (ja) * 2000-10-31 2012-08-29 富士電機株式会社 半導体装置
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP2004095659A (ja) * 2002-08-29 2004-03-25 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2005183719A (ja) 2005-07-07
KR100573633B1 (ko) 2006-04-26
JP4889072B2 (ja) 2012-02-29
US7399999B2 (en) 2008-07-15
TW200522373A (en) 2005-07-01
CN100377366C (zh) 2008-03-26
US20050133814A1 (en) 2005-06-23
KR20050062357A (ko) 2005-06-23
CN1630100A (zh) 2005-06-22

Similar Documents

Publication Publication Date Title
TW494526B (en) Semiconductor device and its manufacturing method
US8872264B2 (en) Semiconductor device having a floating semiconductor zone
US8735974B2 (en) Semiconductor devices
CN105702739B (zh) 屏蔽栅沟槽mosfet器件及其制造方法
TWI503952B (zh) 用於高壓場平衡金屬氧化物場效應電晶體的端接結構及其製備方法
US8242535B2 (en) IGBT and method of producing the same
CN209183552U (zh) 一种复合栅双极型晶体管器件
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
TW200903801A (en) Double gate insulated gate bipolar transistor
JPS62189758A (ja) ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ
JP2007311627A (ja) 半導体装置及びその製造方法
CN107180864A (zh) 开关元件
US10249752B2 (en) Semiconductor devices having segmented ring structures
JP2016502270A (ja) 改善されたトレンチ保護を有するトレンチベースデバイス
CN101960575A (zh) 半导体器件及其制造方法
WO2021232806A1 (zh) 沟槽栅金属氧化物半导体场效应管及其制备方法
CN103840007B (zh) 一种屏蔽栅结构的vdmos晶体管
CN104518006A (zh) 一种耗尽型沟道超势垒整流器及其制造方法
CN107534053A (zh) 半导体装置及其制造方法
CN103370791B (zh) 半导体器件
US8026160B2 (en) Semiconductor device and semiconductor device manufacturing method
TWI257704B (en) Semiconductor device
US20240321964A1 (en) Trench semiconductor power device and layout thereof
RU2740124C1 (ru) Карбидокремниевое переключающее устройство и способ его производства
CN109713035B (zh) 一种平面栅双极型晶体管及其制作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees