TWI253119B - Method for forming metal contact in semiconductor device - Google Patents

Method for forming metal contact in semiconductor device Download PDF

Info

Publication number
TWI253119B
TWI253119B TW093114754A TW93114754A TWI253119B TW I253119 B TWI253119 B TW I253119B TW 093114754 A TW093114754 A TW 093114754A TW 93114754 A TW93114754 A TW 93114754A TW I253119 B TWI253119 B TW I253119B
Authority
TW
Taiwan
Prior art keywords
layer
forming
metal contact
hard mask
substrate
Prior art date
Application number
TW093114754A
Other languages
English (en)
Other versions
TW200520098A (en
Inventor
Byung-Soo Eun
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200520098A publication Critical patent/TW200520098A/zh
Application granted granted Critical
Publication of TWI253119B publication Critical patent/TWI253119B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/7687Thin films associated with contacts of capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/09Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1253119 九、發明說明: (一) 發明所屬之技術領域 本發明係有關一種製造半導體裝置之方法,且更特別 的是有關一種用於形成金屬接點於半導體裝置中之方法。 (二) 先前技術 新近在記憶體裝置之大型積體化、微型化及高速上的 趨勢以引致了電容器面積的減小。不過,即使在半導體裝 置已高度積體化並微型化下也應該充分保障用於驅動半導 體裝置之電容器的最小電容量。 最近,當半導體裝置已減小到奈米位準的超微細尺寸 時,已相反地增加了電容器氧化物層的高度以保障所需要 的電容量。結果,大幅地彰顯了電容器氧化物層與第一金 屬接點(Ml C)之間的高度差。在此處,該第一金屬接點(M1C) 指的是第一金屬線於連接上邊電極、周緣區域內的位元線 以及電晶體之源極/汲極的接點。 第1圖係用以顯示一種習知半導體裝置的截面圖示。 如圖所示’首先係於內部形成有電晶體的基板n上形 成第一內夾絕緣層1 2。然後,透過位元線接點1 3形成連 接於基板1 1上的位元線丨4,並於該位元線1 4上形成第二 內夾絕緣層1 5。在此處,雖則係於一單元區域及一周緣區 域內形成複數個位元線丨4,然而在第〗圖只顯示了形成於 該周緣區域內的位元線1 4。 形成穿過該第一內夾絕緣層1 2及第二內夾絕緣層1 5 的複數個儲存節接點]6。之後,形成透過各對應儲存節接 點1 6連接到基板]]上的複數個電容器。更特別地,該電 1253119 谷器係包含一下邊電極17、一介電層ι8及一上邊電極19 ’其中該下邊電極1 7係依圓柱體型式形成於電容器氧化物 層20的開口內。 接下來,於包含各電容器的上述最終結構上形成第三 內夾絕緣層2 1並進行蝕刻爲第一金屬接點M〗c 22 a形成 接觸孔以便使上邊電極丨9連接到已形成於單元區域內的 第一金屬線2 3上。同時,對該第三內夾絕緣層2 1、電容 器氧化物層2 0及第二內夾絕緣層丨5進行蝕刻,爲一第二 金屬接點Μ 1 C 2 2 B形成接觸孔以便使位元線! 4連接到周 緣區域內所形成的另一第一金屬線2 3上。 於如上所述之習知半導體裝置的結構中,係將該電容 器氧化物層2 0的高度Η增加到2 5 0 0 0埃,因此使該電容器 氧化物層2 0與和位元線} 4連接的第二μ 1 C 2 2 Β之間的高 度差大於3 5 0 0埃。因爲增加了高度差的結果,使得在該第 二Μ 1 C 2 2 Β上光電曝光製程及蝕刻製程的施行受到限制。 也就是說’由於用以形成該第二Μ 1 C 2 2 Β的孔洞很深故存 在開鑿接觸孔及增加接觸電阻上出現缺陷的問題。 在用於形成半導體裝置尺寸通常爲100奈米之M1C的 光曝光製程中,係藉由使用氪氟(Κ1· F )光曝光設備及對波長 0.86微米之深紫外線(DUV)光源具敏感性的光敏層將厚度 爲3 3 0 0 0埃的內夾絕緣層予以蝕刻。此情況中,係使用該 光敏層當作蝕刻阻擋層以形成各M 1 C。 不過,當形成很深的Μ 1 C時,可將上述以光敏層當作 蝕刻阻擋層的例子應用在]〇 〇奈米的半導體裝置上但是無 法將之應用在8 0奈米的半導體裝置上。此外,較之]〇 〇奈 -6 - 1253119 米的半導體裝置,必需在8 0奈米的半導體裝置上定義有更 小尺寸的Μ 1 C。因此,指定使用利用波長較短之光源例如 氬氟(A r F )的光曝光設備。結果,必需使用較薄的光敏層並 使得光敏層在8 〇奈米的半導體裝置內形成μ ;[ c時沒有任 何選擇性。 即使係藉由氪氟(KrF)光源定義出]vnC所需要的尺寸 時,仍然必需減小光敏層的厚度以保障意圖施行的臨界尺 寸(CD)及焦距深(D0F)。由於必需在用於形成M1C的蝕刻 製程期間減小光敏層的厚度,故實際上無法在蝕刻製程期 間應用該光敏層當作蝕刻阻擋層。據此,已嚴謹地硏究硬 遞罩顯影作業以形成深Μ 1 C。 (三)發明內容 因此,本發明的目的是提供一種用於形成深金屬接點 於半導體裝置中之方法,且即使在增加電容器氧化物靥之 高度以保障所需要之電容量時也能施行。 根據本發明的一槪念’提供一種用於形成深金屬接麵占 於半導體裝置中之方法,包含下列步驟:於基板上形成〜 連接有金屬線的底部電線;於包含基板及底部電線之基板 結構的整個表面上形成一內夾絕緣層;於該內夾絕緣層上 形成一金屬接點式硬遮罩層;形成一光敏層圖案,其定義 出在該金屬接點式硬遮罩層上的接觸孔;藉由使用該光敏 層in案當作蝕刻阻擋層對該金屬接點式硬遮罩層進行f虫刻 ;在使用該已蝕刻金屬接點式硬遮罩層當作蝕刻阻擋層1 ’對·該內夾絕緣層進行蝕刻,因此形成接觸孔;以及於¥ 1253119 接觸孔內形成連接於基板上的金屬接點。 根據本發明的另一槪念,提供一種用於形成深金屬接 點於半導體裝置中之方法,包含下列步驟:於基板上形成 一連接有金屬線的底部電線;於包含基板及底部電線之基 板結構的整個表面上形成一內夾絕緣層;於該內夾絕緣層 上形成一金屬接點式硬遮罩層;於該金屬接點式硬遮罩層 上形成一抗反射塗層(ARC);形成一光敏層圖案,以定義出 在該ARC層上的接觸孔;藉由使用該光敏層圖案當作蝕刻 阻擋層同時對該ARC層及金屬接點式硬遮罩層進行蝕刻; 在使用該ARC層及金屬接點式硬遮罩層當作蝕刻阻擋層下 ’對該內夾絕緣層進行蝕刻,因此形成接觸孔;以及於該 接觸孔內形成連接於基板上的金屬接點。 (四)實施方式 以下將參照各附圖詳細說明本發明的較佳實施例。 第2 A圖到第2 F圖係用以顯示一種根據本發明較佳實 施例用於形成金屬接點於半導體裝置中之方法的截面圖示 〇 參照第2 A圖,係於設置有電晶體的基板3丨上形成一 第一內夾絕緣層32。然後,透過位元線接點33形成連接 於基板3 1上的位元線3 4。之後,於該位元線3 4上形成第 二內夾絕緣層35。而後,透過已知方法形成該電晶體及位 元線34。同時,雖則於一單元區域及一周緣區域內形成複 數個位元線34,然而,只有形成於該周緣區域內的位元線 3 4在第2 A圖至第2 F圖有顯示。 1253119 接下來’對該第二內夾絕緣層35及第一內夾絕緣層 3 2進行蝕刻以形成複數個接觸孔,並使每〜個接觸孔內露 出基板3 1,通常對應於電晶體之源極/汲極的部分。然後, 將用於形成多數儲存節接點3 6的材料塡充到每一個儲存 節接觸孔內。此時,係以多晶矽製成儲存節接點3 6。一陸 栓塞接點(LPC)可在該儲存節接點36與基板3 }之間形成。 跟著於形成儲存節接點3 6之後,於上述已鈾刻的第二 內夾絕緣層3 5上形成電谷器氧化物層3 7,且再進行蝕刻 以形成用於製作電容器之各下邊電極的開D (未標示)。此 處,每一個開口都打開了對應的儲存節接點3 6。之後,將 用於形成下邊電極的導電層沈積於該電容器氧化物層3 7 上及進入每一個開口內再使之接受回蝕處理,因此在每一 個開口內形成圓柱體型式的各下邊電極3 8。然後,於包含 該電容器氧化物層3 7及各下邊電極3 8的上述最終結構上 形成一介電層39。於該介電層39上形成多個的上邊電極 〇 在依上述方式形成電容器之後,於包含多個電容器之 上述最終結構的整個表面上,沈積一也稱作金屬間介電層 的第三內夾絕緣層4 1。之後,執行用於形成第一金屬線 Μ 1的製程以便連接到上邊電極4 〇及形成於周緣區域內的 位兀線3 4。 參照第2 Β圖,係於第三內夾絕緣層4 1上形成用於硬 式遮罩內的錕層4 2。此時,係於兩個步驟中沈積該鋁層4 2 。更特別的是,首先係在未執行熱處理下以大槪4 〇 〇 t:及 1253119 大槪1 2仟瓦的功率形成種子鋁層。此時,該種子銘層的厚 度大槪1 5 0 0埃。然後,透過熱處理以大槪3仟瓦的功率沈 積鋁層42。此時,鋁層42的厚度大槪1 5〇〇埃,因此,最 後沈積成之鋁層42的總厚度大槪是30〇〇埃。 其中,不像習知金屬線’不需要形成通常用作黏膠層 的鈦(T i)層,因此,可在大槪1 2仟瓦的高功率下形成該種 子鋁層。然後,再伴隨著熱處理在低功率下以很慢的速率 沈積該鋁層42而允許鋁層42產生充分的回流,以致能在 該第三內夾絕緣層4 1的整個表面上形成均勻而平坦的鋁 層4 2。 之後,藉由使用物理氣相沈積(PVD)技術於鋁層42上 沈積氮化鈦(TiN)層43,其是用於形成圖案的抗反射塗層 (ARC),直至厚度大槪200埃。再於該氮化鈦層43上沈積 氮氧化矽(SiON)層44,其是用於氪氟(KrF)光源及DUV內 的ARC層,直至厚度大槪3 00埃。 參照第2 C圖,於該氮氧化矽層4 4上塗覆一光敏層, 並藉由光曝光及顯影製程製作圖案,因此形 金屬接點MIC的光敏層圖案45。此時’係使用氯氯(KrF) 光曝光設備。光敏層圖案4 5厚度大槪〇 . 8 6微米。 接下來,使用該光敏層圖案4 5當作餓刻阻檔層’依序 對該氮氧化矽層44、氮化鈦層43及鋁層42進行融刻◦此 時,係在大槪1 2毫托(m Τ ο 1. 〇的壓力下連同由供應數里分 別爲大槪5 0 s c c. m之氯氣、大槪3 5 s c c m之氨热及大槪1 5 s c c m之三氟甲烷構成的蝕刻氣體對該氮_化彳夕4 4 ;鱼^ -1 0 - 1253119 飩刻。同時,係在大槪1 〇 m T o r 1·的壓力下連同由供應數量 分別爲大槪1 6 0 s c c m之氯氣及大槪8 0 s c c m之三氯化硼(B C 13) 構成的蝕刻氣體對該氮化鈦層4 3及鋁層4 2進行蝕刻。其 後,將由該光敏層圖案4 5形成包含鋁層4 2、氮化鈦層4 2 及氮氧化矽層4 4的上述堆層結構稱作Μ 1 C硬式遮罩層1 〇 〇 〇 參照第2 D圖,移除該光敏層圖案4 5,及藉由使用該 Μ 1 C硬式遮罩層1 0 0,更佳的是該鋁層4 2當作蝕刻阻擋層 進一步執行第一金屬接點(Ml C)製程。 更特別地,使用該Μ 1 C硬式遮罩層1 0 〇當作蝕刻阻擋 層對該第三內夾絕緣層4 1進行蝕刻以形成可露出該上邊 電極40之表面的第一接觸孔46 Α。此處,該第一接觸孔46 A 係用於形成一第一金屬接點(Μ 1 C )連接在該上邊電極4 0。 在形成該第一金屬接點(Μ 1 C )的同時,使用該Μ 1 C硬式遮 罩層1 0 0當作蝕刻阻擋層,依序對該第三內夾絕緣層4 1、 電容器氧化物層3 7及第二內夾絕緣層3 5進行蝕刻以形成 用於打開該位元線34之上邊部分的第二接觸孔46Β。此處 ,該第二接觸孔4 6 Β係用於形成連接位元線3 4上的第二 Μ 1 C。於該第一接觸孔4 6 Α和第二接觸孔4 6 Β的形成期間 ,施行過蝕刻作業以便打開該位元線3 4之上邊部分,因此 無可避免地在該Μ 1 C硬式遮罩層1 〇 〇上造成破壞。結果, 在形成該第一接觸孔4 6 Α和第二接觸孔4 6 Β之後只有部分 的鋁層4 2保持其預定厚度。以下,係將該鋁層4 2的剩餘 部分標示爲符號42 A。 1253119 對用於形成第一接觸孔4 6 A和第二接觸孔4 6 B的蝕刻 製程而言,係以用於蝕刻氧化物層的諸如四氟化碳(CF4)、 四氟化四碳(C4F4)及二氟甲烷(CH2F2)之類氣體當作蝕刻氣 體。由於鋁層4 2對上述氣體的容忍度比光敏層更強,故能 執行蝕刻製程以形成有更大邊界的很深第二接觸孔4 6 B。 參照第2E圖,係於包含第一接觸孔46A和第二接觸 孔4 6B之上述結構的整個表面上,形成由氮化鈦及鈦構成 扮演著抵住各Μ 1 C之阻擋金屬層角色的阻擋金屬4 7。以下 ,係將由氮化鈦及鈦構成的阻擋金屬47稱作氮化鈦/鈦阻 擋金屬層。然後,於該氮化鈦/鈦阻擋金屬層4 7上沈積鎢 (W)層48,直到充分地塡充入該第一接觸孔46Α和第二接 觸孔46Β內。此時,該氮化鈦/鈦阻擋金屬層47係藉由依 序沈積一鈦層然後再沈積一氮化鈦層而形成的。同時,透 過使用化學氣相沈積(CVD)技術沈積該鎢層48。 參照第2 F圖,在該鎢層4 8上執行回蝕製程以移除沈 積在該第三內夾絕緣層4 1上鎢層4 8的一部分。由此回蝕 製程,可形成各塡充到該第一接觸孔4 6 Α和第二接觸孔4 6 Β 內的複數個鎢栓塞4 8 A。此時’移除了該第三內夾絕緣層 4 1上所沈積的剩餘鋁層4 2 A、氮化鈦/鈦阻擋金屬層4 7及 鎢層48。同時,將塡充到該第一接觸孔46A和第二接觸孔 4 6 B內的氮化鈦/鈦阻擋金屬層4 7稱作剩餘氮化鈦/鈦阻擋 金屬層並標示爲符號4 7 A。 在用於形成鎢栓塞4 8 A的回蝕製程中,係在大槪8毫 托(mT〇r〇的壓力下連同由供應數量分別爲大槪]〇sccm之 -12- 1253119 氮氣及大槪1 Ο 0 s c c m之六氟化硫構成的蝕刻氣體對該鎢層 4 8進行飩刻。此時,係以六氟化硫當作主蝕刻氣體。蝕刻 係終止於該氮化鈦/鈦阻擋金屬層4 7的氮化鈦層。 在施行回蝕製程之後,係在大槪9毫托(m To rr)的壓力 下連同由供應數量分別爲大槪llOsccm之氮氣及大槪1〇 seem之三氯化硼(BC13),在臨場情況下移除該氮化鈦/鈦阻 擋金屬層4 7及剩餘鋁層4 2 A。一般而言,係設計一用於上 述回蝕製程的槽以供應由六氟化硫、氯氣及三氯化硼構成 的蝕刻氣體。如是,當對鎢層4 8上執行回蝕製程時,首先 供應對鎢具有良好蝕刻選擇性的六氟化硫當作蝕刻氣體。 之後,將由氯氣及三氯化硼構成的蝕刻氣體供應到槽內以 移除該氮化欽/鈦阻擋金屬層4 7。 本發明的一項優點是,由於使用於蝕刻該Μ 1 C硬式遮 罩層1 〇 0之鋁層4 2的蝕刻氣體係和該氮化鈦/鈦阻擋金屬 層 4 7之移除所使用的蝕刻氣體同樣是由氯氣及三氯化硼 ,故可在未於蝕刻槽內作任何改變且未造成額外成本下, 將剩餘鋁層42Α蝕刻掉。 同時,可能在使用由氯氣及三氯化硼構成的蝕刻氣體 移除該氮化鈦/鈦阻擋金屬層4 7的過程中使鎢栓塞4 8 Α受 到破壞。不過,由於鎢層4 8對由氯氣及三氯化硼構成的蝕 刻氣體具有很強的容忍度,故各鎢栓塞4 8 A不致出現嚴重 的凹陷。
在上述回蝕製程之後,分別於該第一接觸孔4 6 A和第 接觸扎4 6 B內形成各包含剩餘氮化欽/鈦阻擋金屬層4 7 A 1253119 及鎢栓塞4 8 A的第一 Μ 1 C和第二M 1 C。再於每一個鎢栓塞 4 8 A上沈積鋁層並施行圖案製作以形成多數個第一金屬線 49 ° 如上所述,係藉由使用具有比光敏層更高之選擇性的 鋁層當作Μ 1 C硬式遮罩層以執行Μ 1 C的形成製程。因此 ,即使在使用於習知1 〇 〇奈米之半導體裝置的光曝光設備 及製程下,也能夠於具有奈米位準之超微細尺寸的半導體 裝置內形成例如大槪8 0奈米及6 0奈米的很深Μ 1 C。 上述較佳實施例解釋了 一種將Μ 1 C連接在位元線上的 例子。不過,也能夠形成一很深的Μ 1 C以連接到電晶體落 在周緣區域內的閘極電極上以及一電晶體的源極/汲極上。 本發明含有和2003年12月15日向韓國專利局提出的 專利申請案第KR 2 0 0 3 - 0 0 9 1 1 0 0號文件相關的主題,在此 將結合其全部揭示內容當作本發明的參考文獻。 雖則已針對某些較佳實施例說明了本發明,對熟悉習 用技術的人而言很淸楚的是可在不偏離本發明所附申請專 利範圍之精神及架構下作各種改變和修正。 (五)圖式簡單說明 本發明的上述及其他目的及特性將會因爲以下參照各 附圖對顯示用實施例的詳細說明而變得更明顯。 第1圖係用以顯示一種習知半導體裝置的截面圖示。 第2 Α圖到第2 F圖係用以顯示一種根據本發明較佳實 施例用於形成金屬接點於半導體裝置中之方法的截面圖示 4- 1253119 主要元件符號說明 11 基 板 12 第 一 內 夾 絕 緣 層 13 位 元 線 接 點 14 位 元 線 15 第 二 內 夾 絕 緣 層 16 儲 存 節 接 點 17 下 邊 電 極 18 介 電 層 19 上 邊 電 極 20 電 容 器 氧 化 物 層 2 1 第 二 內 夾 絕 緣 層 22 A 第 一 金 屬 接 點 22B 第 二 金 屬 接 點 23 第 — 金 屬 線 3 1 基 板 3 2 第 — 內 夾 絕 緣 層 3 3 位 元 線 接 點 3 4 位 元 線 3 5 第 二 內 夾 絕 緣 層 3 6 儲 存 節 接 點 3 7 電 容 PP 益 氧 化 物 層 3 8 下 邊 電 極 介電層 1253119 40 上 邊 電 極 4 1 第 二 內 夾 絕 緣層 42 鋁 層 42 A 剩 餘 鋁 層 43 氮 化 鈦 層 44 氮 氧 化 矽 層 45 光 敏 層 圖 案 46 A 第 — 接 觸 孔 46B 第 二 接 觸 孔 47 氮 化 鈦 /鈦阻擋金 屬 層 47 A 剩 餘 的 氮 化 鈦/鈦 阻 擋金屬層 48 鎢 層 48 A 鎢 栓 塞 49 第 — 金 屬 線 1 00 Μ 1C 硬 式 遮 罩層 Ml 第 一 金 屬 線 MIC 第 — 金 屬 接 點

Claims (1)

1253119 十、申請專利範圍: 種用於形成金屬接點於半導體裝置中之方法,包含下 列步驟: 於一基板上形成一底部電線,與一金屬線連接; 方< 包含基板及底部電線之基板結構的整個表面上形 成一內夾絕緣層; 於該內夾絕緣層上形成一金屬接點式硬遮罩層; 开多成一光敏層圖案’定義出在該金屬接點式硬遮罩 層上的接觸孔; 藉由使用該光敏層圖案當作蝕刻阻擋層,蝕刻該金 屬接點式硬遮罩層; 使用該已餓刻金屬接點式硬遮罩層當作蝕刻阻擋層 下’鈾刻該內夾絕緣層,因此形成接觸孔;以及 於該接觸孔內形成連接於基板上的金屬接點。 2 .如申請專利範圍第!項之方法,其中該金屬接點式硬遮 罩層係由鋁層形成的。 3 .如申請專利範圍第2項之方法,其中於兩個步驟中沈積 該鋁層,在溫度大槪4 0 0 t及大槪1 2仟瓦的功率直到形 成厚度大槪1 5 0 0埃的種子鋁層,再以大槪3仟瓦的功率 沈積直到厚度大槪1 5 0 0埃的鋁層。 4 ·如申請專利範圍第1項之方法,其中藉由使用氪氟(KrF) 光曝光設備施行該光敏層圖案的形成步驟。 5 ·如申請專利範圍第]項之方法,其中於該接觸孔之形成 步驟中,藉由使用如四氟化碳(C F 4)、四氟化四碳(C 4 F 4) 1253119 及二氟甲烷(CHd2)之類蝕刻氣體之一對該內夾絕緣層 進行触刻。 6 . —種用於形成金屬接點於半導體裝置中之方法,包$ τ 列步驟: 於一基板上形成一底部電線,與一金屬線連接; 於包含基板及底部電線之基板結構的整個表面上形 成一內夾絕緣層; 於該內夾絕緣層上形成一金屬接點式硬遮罩層; 於該金屬接點式硬遮罩層上形成一抗反射塗層(arc) ·, 形成一光敏層圖案,定義出在該ARC層上的接觸孔; 藉由使用該光敏層圖案當作一蝕刻阻擋層,同時對 該ARC層及金屬接點式硬遮罩層進行蝕刻; 使用該ARC層及金屬接點式硬遮罩層當作蝕刻阻擋 層,對該內夾絕緣層進行蝕刻,因此形成接觸孔;以及 於該接觸孔內形成金屬接點連接於基板。 7 .如申請專利範圍第6項之方法,其中該金屬接點式硬遮 罩層係由鋁層形成的。 8 .如申請專利範圍第7項之方法,其中於兩個步驟中沈積 該鋁層,在溫度大槪400 °C及大槪1 2仟瓦的功率下直到 形成厚度大槪1 5 00埃的種子鋁層,再以大槪3仟瓦的功 率沈積直到厚度大槪1 5 0 0埃的鋁層。 9 .如申請專利範圍第6項之方法,其中藉由使用氪氟(K r F) 光曝光設備施行該光敏層圖案的形成步驟。 ]〇.如申請專利範圍第6項之方法,其中於該接觸孔之形丨永 -18- 1253119 及二氟甲烷(CH2F2)之類蝕刻氣體之一對該內夾絕緣層 進行齡[刻。 1 1 .如申請專利範圍第6項之方法,其中藉由依序形成一氮 化鈦(TiN)層及一氮氧化矽(SiON)層以形成該ARC層。
TW093114754A 2003-12-15 2004-05-25 Method for forming metal contact in semiconductor device TWI253119B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091100A KR100570059B1 (ko) 2003-12-15 2003-12-15 반도체 소자의 메탈콘택 형성 방법

Publications (2)

Publication Number Publication Date
TW200520098A TW200520098A (en) 2005-06-16
TWI253119B true TWI253119B (en) 2006-04-11

Family

ID=34651445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093114754A TWI253119B (en) 2003-12-15 2004-05-25 Method for forming metal contact in semiconductor device

Country Status (4)

Country Link
US (1) US7153771B2 (zh)
KR (1) KR100570059B1 (zh)
CN (1) CN100337321C (zh)
TW (1) TWI253119B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447419B2 (ja) * 2004-09-29 2010-04-07 Necエレクトロニクス株式会社 半導体装置の製造方法
KR100847839B1 (ko) * 2006-10-11 2008-07-23 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 및 그 형성방법
KR101017804B1 (ko) * 2008-07-29 2011-02-28 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
KR101877878B1 (ko) * 2012-06-11 2018-07-13 에스케이하이닉스 주식회사 복층의 스토리지노드를 구비한 반도체장치 및 그 제조 방법
US9966454B2 (en) 2015-12-14 2018-05-08 International Business Machines Corporation Contact area to trench silicide resistance reduction by high-resistance interface removal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US6103455A (en) * 1998-05-07 2000-08-15 Taiwan Semiconductor Manufacturing Company Method to form a recess free deep contact
KR100279298B1 (ko) * 1998-07-02 2001-02-01 윤종용 반도체 메모리 장치의 제조 방법 및 그 구조
KR100400302B1 (ko) 2000-06-30 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
CN1630061A (zh) 2005-06-22
KR100570059B1 (ko) 2006-04-10
US20050130412A1 (en) 2005-06-16
CN100337321C (zh) 2007-09-12
TW200520098A (en) 2005-06-16
KR20050059476A (ko) 2005-06-21
US7153771B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2005026641A (ja) 半導体装置およびその製造方法
JP2004140361A (ja) ダマシーン工程を利用した半導体装置及びその製造方法
TWI253119B (en) Method for forming metal contact in semiconductor device
TW200418106A (en) Method for fabricating semiconductor device
US6821886B1 (en) IMP TiN barrier metal process
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JP2001185614A (ja) 半導体装置およびその製造方法
US20040157392A1 (en) Capacitor in an interconnect system and method of manufacturing thereof
JP2001168192A (ja) 半導体装置の製造方法
KR0124144B1 (ko) 반도체 장치 및 그의 제조방법
JP2001110902A (ja) 自己整列コンタクトをもつ半導体素子及びその製造方法
KR100668221B1 (ko) Mim 캐패시터 형성 방법
JP2001313336A (ja) 銅構造の製造方法
US7799676B2 (en) Method of manufacturing a contact structure to avoid open issue
TW200411825A (en) Method for forming bit line
TWI240988B (en) Method for fabricating a through hole on a semiconductor substrate
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
JP2003152074A (ja) 半導体装置の製造方法
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
JPH06244180A (ja) 半導体装置およびその製造方法
KR100440267B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100310172B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100780616B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees