TWI252530B - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- TWI252530B TWI252530B TW094105646A TW94105646A TWI252530B TW I252530 B TWI252530 B TW I252530B TW 094105646 A TW094105646 A TW 094105646A TW 94105646 A TW94105646 A TW 94105646A TW I252530 B TWI252530 B TW I252530B
- Authority
- TW
- Taiwan
- Prior art keywords
- laser
- semiconductor device
- manufacturing
- wafer
- multilayer film
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
- B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/38—Removing material by boring or cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/40—Removing material taking account of the properties of the material involved
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
- B28D1/22—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising
- B28D1/221—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor by cutting, e.g. incising by thermic methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2103/00—Materials to be soldered, welded or cut
- B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
- B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mining & Mineral Resources (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1252530 (1) 九、發明說明 【發明所屬之技術領域】 此發明,係有關半導體裝置之製造方法’例如關於具 備包含有相對介電率低之絕緣膜的多層膜來作爲層間絕緣 膜,在此多層膜之切割線上,設置有定位標誌或測§式墊等 之金屬層的晶圓,其分割方法。 【先前技術】 近年來,隨著LSI之微小化使配線延遲之問題變的明 顯。將電晶體微小化,將產生定標(scaling )效果而可期 待高速化。但是對於配線來說,配線長度縮短雖有減少延 遲之效果,卻會因配線本身寬度變窄及配線間隔狹窄,而 加大配線延遲(RC延遲)。這種延遲,係由配線之寄生 電阻R和寄生電容C所決定,隨著配線之細微化亦會增加 R、C之基本數値。 配線之寄生電阻R,可使用低電阻値之配線材料來降 低。另一方面,寄生電容C,當配線間所埋之層間絕緣膜 之有效介電率keff越低則越小,進而可降低延遲。若可降 低層間絕緣膜之相對介電率k,則可使寄生電容C不會增 加,故追求一種相對介電率低的所謂Low-k之層間絕緣 膜。 但是,此相對介電率低之絕緣膜,通常$ HL性構 造。故機械性強度低;又對於密合性來說,亦有比起先前 廣爲使用之矽氧化膜明顯低落之問題。 " .......................一、.....______一‘一—. -4- (2) (2)1252530 上述相對介電率爲低之絕緣膜的特性,在由晶圓切出 製品即晶片時’會產生大問題。亦即對晶圓來說,於膜形 成之處理上,亦在切割線上形成此絕緣膜,則藉由刀片切 割進行通常之單片化加工時,係容易產生碎裂或絕緣膜之 剝落。 作爲解決此問題之技術,係提案有以雷射切割晶圓之 技術(例如參考日本特開 2 0 0 2 - 1 9 2 3 6 7 )。以刀片進行之 機械式切割,雖會直接對絕緣膜施加機械性傷害,但以雷 射進行之去除(ablation )加工中,因瞬間將絕緣膜汽 化,故會減少機械性損傷。 但是此去除加工中加工對象之反射特性亦有不同,故 對於僅切斷多層膜時,以及將切割線上所配置之測試墊或 定位標誌切斷時,必須改變加工條件。對任一方最佳之 時’則無法對雙方以最佳化條件進行加工。^故,_赵^ m m 之最佳條件切斷時—:—凰本容易切斷測試墊或定位標誌等金 - I I II I , ϊ·· . . —. - ·· -;'-τ—* .:·· ------— 屬層,而僅。# #s m z、條件下,亂會發圭多 層厘鬼剝落。 故’先前有必要以設計限制切割線上之測試墊或定位 標誌的配置,或爲了作爲較低損傷之加工條件而使雷射之 掃描速度變慢。結果,會使切割範圍變廣而降低晶片吸收 率’或是因雷射掃描速度變慢而降低作業效率。 【發明內容】 依本發明之觀點,係提供一種半導體製造方法,其特 -5 - (3) (3)1252530 徵係包含於半導體晶圓中形成半導體元件;和於上述半導 體晶圓之上層’形成包含有相對介電率低之絕緣膜的多層 膜;和於上述多層膜之切割線上,形成至少作爲定位標誌 及測試墊之最少一方而工作的金屬層;和於上述切割線 上,覆蓋上述定位標誌及測試墊的範圍,照射雷射;和對 於上述切§|J線上之上述疋位標§志及測試塾之最少_'方上, 進行較上述雷射之照射範圍爲窄的機械式切割,而將上述 半導體晶圓單片化,形成半導體、晶片。 【實施方式】 [第1實施方式] 第1圖A、B到第3圖A、B,係分別說明依本發明之 第1實施方式之半導體之製造方法,而依序表示晶圓之分 割工程。 首先,於半導體晶圓中以眾所週知之技術,形成各種 半導體元件。 其次如弟1圖A和B所不’於半導體晶圓11上,形 成一多層膜1 5,其包含有相對介電率低之絕緣膜1 6和配 線層1 1的層積構造;之後於此多層膜上形成金屬層,加 以圖案化而形成定位標誌1 3及測試墊1 4 -1、1 4 _ 2的最少 一方。上述定位標誌1 3及測試墊1 4-1、1 4-2,係配置於 晶圓1 1之切割線1 2上。 之後,將上述晶圓1 1鑲嵌於雷射切割用膠帶上,再 設置於雷射加工機。然後使用定位標誌1 3定出位置,辨 -6- (4) 1252530 識出切割線1 2後,則如第2圖A和B所示,以覆蓋配置 於切割線1 2上之定位標誌1 3及測試墊1 4 - 1、1 4 - 2之全部 的寬度A W,來照射並掃描雷射。此雷射照射裝置,係可 使用YAG-THG雷射,YV04雷射及C02雷射等。此時, 係自定位標誌1 3及測試墊1 4- 1、1 4-2之兩方的端部開 始,最少3 // m寬之範圍(△ L 2 3 // m )照射雷射。 雷射之照射條件或照射範圍雖然會因爲表面材料而有 p 不同,但雷射之照射端和定位標誌1 3及測試墊1 4-1、1仁 2端部之間的留白最少取3 // m,可防止多層膜1 5之剝 落。如取更多留白5 // m,則可更有效的防止多層膜1 5之 剝落。 雷射之波長、頻率、輸出、掃描速度等,係可使多層 膜1 5改質,或是溶融或蒸發,而至少露出晶圓表面地, 設定爲最佳値。例如,可適用之雷射頻率爲 50KHz 〜200KHz,波長爲 266n m 〜1064 n m ( 266nm 〜355nm φ 更理想),平均輸出爲 〇·5〜3.0W。雷射之掃描速度以 5 0 m m / s e c〜3 0 0 m m / s e c之範圍可得到效果。若雷射爲脈衝 狀供給,則可減少對照射範圍之損傷,而脈衝之間隔爲 lOnsec〜300nsec 〇 雷射之輸出功率密度小,而掃描速度爲慢時,切斷面 會溶融後再結晶化。另一方面,雷射光線輸出大而掃描速 度快(照射時間短)時,切斷面將會汽化。右,雷射光線 之波長爲短時,切口會變的銳利,而難以造成損傷。雷射 之波長、平均輸出及掃描速度等條件,係配合半導體晶圓 -7- (5) 1252530 或晶片之尺寸、厚度等來設定’而可將表面狀態最佳化( 測 改 且 可 解 切 此 有 -2 多 及 膜 16 -2 限 率 方 之 依此,可將雷射照射範圍中,除了定位標誌1 3及 試墊14-1、14-2等之金屬層下以外的多層膜加以去除或 質,而藉由雷射照射在溶融後形成硬化範圍1 8。 第2圖B中,表示了設定在完全切斷多層膜15, 將晶圓1 1表面之一部分融解之深度的例子。此深度, 於多層膜1 5之側壁形成溶融後硬化之範圍1 8,且可融 晶圓11 (矽)而將多層膜1 5固定於矽。 之後第3圖A和B所示,沿著切割線1 2進行刀片 割,將晶圓1 1單片化而形成半導體晶片1 1 -1、Η -2。 晶片1卜1、11 -2,係於多層膜1 5之側壁上端部,形成 雷射照射而溶融後硬化之範圍1 8。又’於晶片1 1 -1、1 1 之端部,係殘留有定位標誌1 3,測試墊14-1、14-2及 層膜1 5等。 若依上述之構成及製造方法,係覆蓋定位標誌13 測試墊1 4 -1、1 4 -2地寬廣照射雷射而處理多層膜1 5後 以刀片切割分割爲各個晶片11 · 1、11-2,故可防止多層 1 5之碎裂或剝落,尤其可防止相對介電率低之絕緣膜 的剝落。又,因不需將定位標誌1 3及測試墊1 4- 1、1 4 等,配置於和雷射照射範圍1 8所不同之線上’故設計 制亦消除,可縮小切割線使一片晶圓1 1中之晶片製造 提高,亦無須慢下雷射之掃描速度’而可提高作業效率。 如此,若依本第1實施方式之半導體裝置之製造 法,則於使用相對介電率低之絕緣膜’或包含此絕緣膜 (6) (6)1252530 多層膜時,在晶圓之分割工程中,係以抑制了雷射照射下 之碎裂或膜剝落的狀態來進行刀片切割,故可防止碎裂或 相對介電率低之絕緣膜的剝落。 另外,第3圖A中,雖於晶片1 1 _ 1、1 1 _ 2之端部, 殘留有定位標誌1 3,測試墊1 4 - 1、1 4 - 2及多層膜1 5等, 但依刀片切割之條件,可將此等去除或脫離,而於晶片 1 1 - 1、U -2之各側壁,形成雷射照射範圍1 8和刀片切割 範圍2 0之高低差部。 如此,即使於晶片1 1 -1、丨i _2之各側壁,形成雷射照 射範圍1 8和刀片切割範圍2〇之高低差部,當然亦可防止 碎裂或多層膜的剝落。 [第2實施方式] 第4圖A和B ’係分別爲說明依本發明之第2實施方 式之半導體之製造方法,而表示晶圓之分割工程。此第 4 圖A和B所不之工程,係對應第1實施方式中第2圖A 和B所示之工程。 亦即如第4圖a所示,於配置在切割線1 2上之定位 標誌1 3或測試塾丨〗、丨4_2的兩端,覆蓋單側地形成2 條雷射照射範圍18-1、18_2。此诗,由定位標誌13或測 g式塾1 4 -1、1 4 — 2之端部開始,雷射照射範圍1 8 -1、1 8 - 2 之_部之寬度(△ L ),係和第1實施方式相同爲最少3 μ m,而以5 // m以上更佳。 於此係如第4圖b所示,表示了設定在完全切斷多層 -9- (7) (7)1252530 膜1 5,且將晶圓1 1表面之一部分融解之深度的例子。此 深度,可於多層膜1 5之側壁形成溶融後硬化之範圍,且 可融解晶圓1 1 (矽)而將多層膜1 5固定於矽。 之後的工程係和上述之第1實施方式相同,沿著切割 線12刀片切割,將晶圓11單片化而形成半導體晶片11-1、1 1 -2 ° 如此,即使於刀片切割範圍以外照射雷射,亦可防止 雷射照射範圍18-1、18-2中之碎裂或多層膜15之剝落, 數實際上可得與第1實施方式相同的效果。 [第3實施方式] 第5圖A和B分別爲係說明依本發明之第3實施方式 之半導體之製造方法,其中第5圖A係將切割線附近放大 表示之平面圖,而第5圖B係沿著第5圖A之5 B - 5 B線 的剖面圖。 如第5圖A所示,於晶圓1 1之切割線12上,配置由 金屬層構成之定位標誌13及測試墊14-1、14-2,而於雷 射照射範圍設置雷射吸收部件層1 9。和上述第1、第2實 施方式相同,於晶圓1 1上設置有如第5圖B所示之多層 膜1 5,而於此多層膜1 5上形成定位標誌1 3及測試墊14-1、1 4 - 2。此多層膜1 5,係包含相對介電率低之絕緣膜1 6 和配線層1 7的層積構造。然後,於上述多層膜1 5上知上 述定位標誌1 3及測試墊1 4-1、1 4-2周邊的雷射照射範 圍,設置上述雷射吸收部件層1 9。 -10- (8) (8)1252530 上述雷射吸收部件層19,係例如以以下所述形成之。 首先於晶圓11中形成半導體兀件’在此晶圓11上形成包 含有相對介電率低之絕緣膜1 6的多層膜丨5。接著於上述 多層膜1 5上形成金屬層,藉由圖案化而形成定位標誌1 3 及測試墊1 4 - 1、1 4 - 2後,全面形成雷射吸收部件層1 9。 以蝕刻等處理,將此雷射吸收部件層1 9於雷射照射範圍 以外之部分去除。 如此,藉由於雷射照射範圍內設置雷射吸收部件層 19,可使多層膜15之表面容易吸收雷射,而以低輸出之 條件進行有效之雷射處理。 另外,本第3實施方式中,雖舉例說明僅於雷射之照 射範圍設置雷射吸收部件層1 9的情況,但將其設置於晶 圓 η (晶片)之元件範圍,作爲保護膜之材料來使用亦 可。 [變形例] 第6圖’係表示雷射之照射位置和輸出之關係的特性 圖。如第6圖所示,通常之雷射輸出細微於中心位置C Ρ 具有峰値的特性。因此,本發明之第1、第3實施方式 中,係使用雷射之掃描寬度AW整體中如第7圖所示爲平 坦之特性,或如第8圖所示於掃描寬度△ W之兩端部具有 峰値之特性的雷射,加以照射,而可更有效防止多層膜1 5 之剝落。 上述弟7圖及第8圖所示之特性,係可由§周整雷射. -11 - (9) (9)1252530 射裝置之光學係來實現。 如上所述,若依本發明之實施方式,則可提供一種可 防止碎裂或相對介電率低之絕緣膜剝落的,半導體裝置之 製造方法。 熟習本領域者,係可做出額外之優點與變更。故本發 曰月並非限定於以上具體所述之代表例。從而,在未脫離本 發日月之申請專利範圍之主旨的範圍內,係可做出各種變 更。 【圖式簡單說明】 胃1圖A,係說明依本發明之第1實施方式之半導體 t製造方法’其表示第!製造工程,而爲放大表示切割線 附近的平面圖 第1圖B,係說明依本發明之第丨實施方式之半導體 之製造方法,其表示第丨製造工程,而爲沿著第1圖A之 1 B ] B線的剖面圖 第2圖A,係說明依本發明之第!實施方式之半導體 之製造方法,其表示第2製造工程,而爲放大表示切割線 附近的平面圖 第2圖B,係說明依本發明之第1實施方式之半導體 之製造方法,其表示第2製造工程,而爲沿著第2圖a之 2B-2B線的剖面圖 第3圖A,係說明依本發明之第丨實施方式之半導體 之欢:is方法,其表示第3製造工程,而爲放大表示切割線 •12- (10) 1252530 附近的平面圖 第3圖B,係說明依本發明之第1實施方式之半導體 之製造方法’其表示第3製造工程,而爲沿著第3圖A之 3 B - 3 B線的剖面圖 第4圖A,係說明依本發明之第2實施方式之半導體 之製造方法,而爲放大表示切割線附近的平面圖 第4圖B,係說明依本發明之第2實施方式之半導體 • 之製造方法,而爲沿著第4圖A之4B-4B線的剖面圖 第5圖A,係說明依本發明之第3實施方式之半導體 之製造方法,而爲放大表示切割線附近的平面圖 第5圖B,係說明依本發明之第3實施方式之半導體 之製造方法,而爲沿著第5圖A之5 B - 5 B線的剖面圖 第6圖’係表示雷射之照射位置和輸出之關係的特性 圖 第7圖,係說明依本發明之第1及第3實施方式之半 # 導體之製造方法的變形例1,而爲表示雷射之照射位置和 輸出之關係的特性圖 第8圖,係說明依本發明之第1及第3實施方式之半 導體之製造方法的變形例2,而爲表示雷射之照射位置和 輸出之關係的特性圖 【主要元件符號說明】 11晶圓 11 -1半導體晶片 -13- 1252530 半導體晶片 割線 位標誌 測試墊 測試墊 層膜 緣層 線層 射照射範圍 雷射照射範圍 雷射照射範圍 射吸收部件層
Claims (1)
- (1) 1252530 十、申請專利範圍 1. - f重半導體裝置之製造方法,其特徵係包含於半導 體晶圓中形成半導體元件, 和於I:述半導體晶圓之上層,形成包含有相對介電率 低之絕緣膜的多層膜, 和於上述多層膜之切割線上,形成至少作爲定位標誌 及測試墊之最少一方而工作的金屬層, II 和於上述切割線上,覆蓋上述定位標誌及測試墊的範 圍,照射雷射, 和對於上述切割線上之上述定位標誌及測試墊之最少 一方上’進行較上述雷射之照射範圍爲窄的機械式切割, 而將上述半導體晶圓單片化,形成半導體晶片。 2 ·如申請專利範圍第1項所述之半導體裝置之製造方 法,其中,更且具備於形成上述金屬層之後,且於照射上 述雷射之前,在上述雷射之照射範圍中除了上述定位標誌 φ 及測試墊上以外之範圍,形< 成雷射吸收部件層者。 3 ·如申請專利範圍第1項所述之半導體裝置之製造方 法,其中,照射上述雷射,係最少照射至上述多層膜被去 除或改質的深度爲止者。 4 ·如申請專利範圍第1項所述之半導體裝置之製造方 法,其中,照射上述雷射,係以雷射切斷上述多層膜,且 照射至晶圓表面一部分被融解的深度爲止者。 5 ·如申請專利範圍第1項所述之半導體裝置之製造方 法,其中,照射上述雷射,係從上述定位標誌及測試墊開 -15- (2) (2)1252530 始最少照射3 // m寬之範圍者。 6 ·如申請專利範圍第1項所述之半導體裝置之製造方 法,其中,上述機械式切割係刀片切割者。 7 ·如申請專利範圍第1項所述之半導體裝置之製造方 法,其中,照射上述雷射,係最少照射至晶圓表面一部分 被融解的深度爲止,而照射第1、第2雷射光束; 進行上述機械式切割,係於照射了上述第1、第2雷 射光束之範圍間,進行刀片切割者。 8 ·如申請專利範圍第1項所述之半導體裝置之製造方 法,其中,上述雷射之頻率,係50kHz〜200kHz者。 9·如申請專利範圍第1項所述之半導體裝置之製造方 法,其中,上述雷射之波長,係3 5 5 nm〜1 064nm者。 1 0 ·如申請專利範圍第1項所述之半導體裝置之製造 方法,其中,上述雷射之輸出,係0.8 W〜4.5W者。 1 1 .如申請專利範圍第1項所述之半導體裝置之製造 方法,其中,上述雷射之照射位置的移動速度,係在 50mm/ sec〜300mm/ sec 者。 1 2 .如申請專利範圍第1項所述之半導體裝置之製造 方法,其中,上述雷射,係lOOnsec〜3 0 0nsec之間隔的脈 衝者。 1 3 .如申請專利範圍第1項所述之半導體裝置之製造 方法,其中,上述雷射係於掃描寬度全體具有平坦之特性 者。 1 4 .如申請專利範圍第1項所述之半導體裝置之製造 -16- (3)1252530 方法,其中,上述雷射係於掃描寬度之兩端部具有峰値 者。-17-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004064521A JP2005252196A (ja) | 2004-03-08 | 2004-03-08 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200531162A TW200531162A (en) | 2005-09-16 |
TWI252530B true TWI252530B (en) | 2006-04-01 |
Family
ID=34918193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094105646A TWI252530B (en) | 2004-03-08 | 2005-02-24 | Method for manufacturing semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US20050202650A1 (zh) |
JP (1) | JP2005252196A (zh) |
CN (1) | CN1333443C (zh) |
TW (1) | TWI252530B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI667742B (zh) * | 2016-09-23 | 2019-08-01 | 日商東芝記憶體股份有限公司 | Semiconductor device and method of manufacturing same |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032419A (ja) * | 2004-07-12 | 2006-02-02 | Disco Abrasive Syst Ltd | ウエーハのレーザー加工方法 |
JP4200177B2 (ja) * | 2004-08-06 | 2008-12-24 | 浜松ホトニクス株式会社 | レーザ加工方法及び半導体装置 |
JP4741822B2 (ja) * | 2004-09-02 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20060289966A1 (en) * | 2005-06-22 | 2006-12-28 | Dani Ashay A | Silicon wafer with non-soluble protective coating |
WO2007055010A1 (ja) | 2005-11-10 | 2007-05-18 | Renesas Technology Corp. | 半導体装置の製造方法および半導体装置 |
JP5352624B2 (ja) * | 2005-11-10 | 2013-11-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
WO2007061124A1 (en) * | 2005-11-24 | 2007-05-31 | Ricoh Company, Ltd. | Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line |
JP4712641B2 (ja) * | 2006-08-09 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体ウエハとその試験方法 |
JP2008071870A (ja) * | 2006-09-13 | 2008-03-27 | Toshiba Corp | 半導体素子の製造方法 |
JP2008078382A (ja) | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体装置とその製造方法 |
JP2008147412A (ja) * | 2006-12-11 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体ウェハ,半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法 |
US20080265445A1 (en) * | 2007-04-30 | 2008-10-30 | International Business Machines Corporation | Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same |
JP2008288285A (ja) * | 2007-05-15 | 2008-11-27 | Sharp Corp | 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 |
JP2009021476A (ja) * | 2007-07-13 | 2009-01-29 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
US20090108410A1 (en) * | 2007-10-31 | 2009-04-30 | Koji Takemura | Semiconductor device |
CN101554756B (zh) * | 2008-04-10 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高切割成品率的切割道 |
US8039367B2 (en) * | 2009-05-13 | 2011-10-18 | United Microelectronics Corp. | Scribe line structure and method for dicing a wafer |
JP2011210915A (ja) * | 2010-03-30 | 2011-10-20 | Shindengen Electric Mfg Co Ltd | 単結晶基板の切断装置、および単結晶基板の切断方法 |
JP5645593B2 (ja) * | 2010-10-21 | 2014-12-24 | 株式会社ディスコ | ウエーハの分割方法 |
US8624348B2 (en) | 2011-11-11 | 2014-01-07 | Invensas Corporation | Chips with high fracture toughness through a metal ring |
US8809166B2 (en) | 2012-12-20 | 2014-08-19 | Nxp B.V. | High die strength semiconductor wafer processing method and system |
US20150037915A1 (en) * | 2013-07-31 | 2015-02-05 | Wei-Sheng Lei | Method and system for laser focus plane determination in a laser scribing process |
CN103441104B (zh) * | 2013-08-29 | 2016-06-22 | 华进半导体封装先导技术研发中心有限公司 | 晶圆切割方法 |
DE102015110422A1 (de) * | 2015-06-29 | 2016-12-29 | Schott Ag | Laserbearbeitung eines mehrphasigen transparenten Materials, sowie mehrphasiger Kompositwerkstoff |
JP6600254B2 (ja) * | 2015-12-28 | 2019-10-30 | 株式会社ディスコ | ウェーハの加工方法 |
US10283424B1 (en) * | 2018-03-08 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer structure and packaging method |
CN110660815B (zh) * | 2018-06-28 | 2023-05-12 | 格科微电子(上海)有限公司 | Cmos图像传感器晶圆的设计方法 |
KR20200045878A (ko) | 2018-10-23 | 2020-05-06 | 삼성전자주식회사 | 얼라인 패턴을 포함하는 반도체 칩 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53105964A (en) * | 1977-02-26 | 1978-09-14 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
US5329152A (en) * | 1986-11-26 | 1994-07-12 | Quick Technologies Ltd. | Ablative etch resistant coating for laser personalization of integrated circuits |
US5096855A (en) * | 1988-05-23 | 1992-03-17 | U.S. Philips Corporation | Method of dicing semiconductor wafers which produces shards less than 10 microns in size |
JPH05299309A (ja) * | 1992-03-31 | 1993-11-12 | Nippon Steel Corp | チップ型固体電解コンデンサ用電極の製造方法 |
JP3459154B2 (ja) * | 1996-07-03 | 2003-10-20 | 三菱電機株式会社 | 半導体装置およびレーザスクライビング法 |
JPH1027971A (ja) * | 1996-07-10 | 1998-01-27 | Nec Corp | 有機薄膜多層配線基板の切断方法 |
US6420245B1 (en) * | 1999-06-08 | 2002-07-16 | Kulicke & Soffa Investments, Inc. | Method for singulating semiconductor wafers |
US6555447B2 (en) * | 1999-06-08 | 2003-04-29 | Kulicke & Soffa Investments, Inc. | Method for laser scribing of wafers |
WO2001010177A1 (en) * | 1999-08-03 | 2001-02-08 | Xsil Technology Limited | A circuit singulation system and method |
JP2001135597A (ja) * | 1999-08-26 | 2001-05-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP4659300B2 (ja) * | 2000-09-13 | 2011-03-30 | 浜松ホトニクス株式会社 | レーザ加工方法及び半導体チップの製造方法 |
KR100673073B1 (ko) * | 2000-10-21 | 2007-01-22 | 삼성전자주식회사 | 레이저 빔을 이용한 비금속 기판의 절단 방법 및 장치 |
TW550635B (en) * | 2001-03-09 | 2003-09-01 | Toshiba Corp | Manufacturing system of electronic devices |
US7053495B2 (en) * | 2001-09-17 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for fabricating the same |
JP3980465B2 (ja) * | 2001-11-09 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3825753B2 (ja) * | 2003-01-14 | 2006-09-27 | 株式会社東芝 | 半導体装置の製造方法 |
TWI240965B (en) * | 2003-02-28 | 2005-10-01 | Toshiba Corp | Semiconductor wafer dividing method and apparatus |
US7041578B2 (en) * | 2003-07-02 | 2006-05-09 | Texas Instruments Incorporated | Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside |
JP2005064230A (ja) * | 2003-08-12 | 2005-03-10 | Disco Abrasive Syst Ltd | 板状物の分割方法 |
JP2005064231A (ja) * | 2003-08-12 | 2005-03-10 | Disco Abrasive Syst Ltd | 板状物の分割方法 |
JP2005072174A (ja) * | 2003-08-22 | 2005-03-17 | Disco Abrasive Syst Ltd | 基板とその表面に積層された積層体から構成された被加工物の分割方法 |
US7129114B2 (en) * | 2004-03-10 | 2006-10-31 | Micron Technology, Inc. | Methods relating to singulating semiconductor wafers and wafer scale assemblies |
-
2004
- 2004-03-08 JP JP2004064521A patent/JP2005252196A/ja active Pending
-
2005
- 2005-02-24 TW TW094105646A patent/TWI252530B/zh active
- 2005-03-07 US US11/072,318 patent/US20050202650A1/en not_active Abandoned
- 2005-03-08 CN CNB2005100513770A patent/CN1333443C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI667742B (zh) * | 2016-09-23 | 2019-08-01 | 日商東芝記憶體股份有限公司 | Semiconductor device and method of manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
CN1333443C (zh) | 2007-08-22 |
TW200531162A (en) | 2005-09-16 |
JP2005252196A (ja) | 2005-09-15 |
US20050202650A1 (en) | 2005-09-15 |
CN1667797A (zh) | 2005-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI252530B (en) | Method for manufacturing semiconductor device | |
TWI415180B (zh) | 使用短脈衝之紅外線雷射晶圓刻劃方法 | |
JP4959422B2 (ja) | ウエーハの分割方法 | |
JP4422463B2 (ja) | 半導体ウエーハの分割方法 | |
TWI428970B (zh) | 超短雷射脈衝之晶圓刻劃方法 | |
WO2006013763A1 (ja) | レーザ加工方法及び半導体装置 | |
JP2015207604A (ja) | ウェーハの加工方法 | |
JP2005019667A (ja) | レーザ光線を利用した半導体ウエーハの分割方法 | |
JP2004001076A (ja) | レーザ加工方法 | |
JP2006032419A (ja) | ウエーハのレーザー加工方法 | |
JP2009021476A (ja) | ウエーハの分割方法 | |
TWI719266B (zh) | 中介載板的製造方法 | |
TW200425313A (en) | Semiconductor wafer dividing method and apparatus | |
JP4977432B2 (ja) | ヒ化ガリウムウエーハのレーザー加工方法 | |
JP2005209719A (ja) | 半導体ウエーハの加工方法 | |
KR20140095424A (ko) | 웨이퍼 가공 방법 | |
KR101798243B1 (ko) | 기판 분할 방법 | |
JP2013197108A (ja) | ウエーハのレーザー加工方法 | |
JP2008071870A (ja) | 半導体素子の製造方法 | |
KR20130009798A (ko) | 다중층 패턴화된 소재를 레이저 스크라이빙하는데 있어서 최소 파편 생성을 달성하기 위한 레이저 에너지 투명 정지 층의 이용 | |
JP2008062261A (ja) | ビアホールの加工方法 | |
TW200930487A (en) | Systems and methods for link processing with ultrafast and nanosecond laser pulses | |
JP2004106048A (ja) | 加工方法、及び加工装置 | |
JP2005294656A (ja) | 基板製造方法及び基板製造装置 | |
CN117457486A (zh) | 晶片的加工方法 |