TWI248681B - Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel - Google Patents
Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel Download PDFInfo
- Publication number
- TWI248681B TWI248681B TW094105209A TW94105209A TWI248681B TW I248681 B TWI248681 B TW I248681B TW 094105209 A TW094105209 A TW 094105209A TW 94105209 A TW94105209 A TW 94105209A TW I248681 B TWI248681 B TW I248681B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- region
- crystal structure
- forming
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 239000013078 crystal Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 15
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 239000002096 quantum dot Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- 230000009471 action Effects 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- GPMBECJIPQBCKI-UHFFFAOYSA-N germanium telluride Chemical compound [Te]=[Ge]=[Te] GPMBECJIPQBCKI-UHFFFAOYSA-N 0.000 claims description 2
- 229910000765 intermetallic Inorganic materials 0.000 claims description 2
- XMBWDFGMSWQBCA-UHFFFAOYSA-M iodide Chemical compound [I-] XMBWDFGMSWQBCA-UHFFFAOYSA-M 0.000 claims description 2
- 239000002071 nanotube Substances 0.000 claims description 2
- 239000002070 nanowire Substances 0.000 claims description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims 1
- 229910052794 bromium Inorganic materials 0.000 claims 1
- 238000010291 electrical method Methods 0.000 claims 1
- 150000002894 organic compounds Chemical class 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 238000002513 implantation Methods 0.000 abstract description 3
- 239000002019 doping agent Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 66
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 6
- 241000894007 species Species 0.000 description 6
- 239000004575 stone Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 2
- SFJBWZNTPHYOEH-UHFFFAOYSA-N cobalt Chemical compound [Co].[Co].[Co] SFJBWZNTPHYOEH-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229930004069 diterpene Natural products 0.000 description 1
- 150000004141 diterpene derivatives Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229940119177 germanium dioxide Drugs 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Description
1248681 九、發明說明: 【發明所屬之技術領域】 本發明係關於-種用於製造源極及沒極接觸點盘通道 區域之方法,如申請專利範圍第丨項之標的所界定。此外, 本發明係關於一種包含該種源極及汲極接觸點與通二:域 之-種場效電晶體(FET)。再者,本發明係關⑨包含該:二
之半導體元件。 X 【先前技術】 美國專利第6,458,662 B1號係揭示一種用於製造雙閘 極的金屬氧化物半導體場效電晶體(m〇sfet)之方法。該 種方法係界^ —種不對稱的雙閘極結構,其側面為設有一 鰭狀(fin)結構且配置為約9〇度而相對於矽(si)層之源極/汲 極結構。該鰭狀結構得、包含一個蟲晶(epitaxi叫的錯化石夕/ 石夕/鍺化石夕(SiGe/Si/SiGe)之夾層,其作用為一通道區域。 在1狀結構與閘極電極形成後,源極及汲極區域係以 一完成步驟形成。 先岫技藝之該種雙閘極結構係包含某些缺點。 因為佈局,該種雙閘極結構係具有一電流路徑,其實 貝為位於4 ·鰭部之側壁。此種型式之電流路徑係可能造成 疋件性此之劣化’除非極度注意以確保實質完善的介面存 在於矽區域、側壁與介電區域之間。 此外視晶圓上之鰭部的方位而定,電流路徑係位於 夕之不同的晶面’而造成不同的電流驅動力。甚者,因為 心雜貝之焉角度的植入係必須運用以達到個別鰭部的整個 7 1248681 體積之事實,源極/汲極接面之形成係可能複雜化。 再者’鰭部之高度係設定元件之電流驅動的絕對值(於 此之高度係作用為類似於一習知MOSFET之“寬度,,尺 寸)。典型而言,於現代的電路,閘極長度與寬度之長寬比 (aspect ratio)係大至10 (或針對於p型元件甚至為2〇),此 意謂著針對於50奈米(nm)的閘極長度,該鰭部之高度係將 必須為約500 nm。 同時,鰭部之寬度(於閘極之間的si通道厚度)係必須 為小於閘極長度之1/3,其針對於一個5〇 nm閘極元件之 此實例而將意指為16.5 nm < 一結部寬度。如技術領域中 具有通常知識者所習知,具有寬度為約16 nm及高度為約 5〇0疆的鰭部寬度的形成係於目前的製造能力為不可能(介 於錯部寬度盘元林古疮 ^ 件同度之一長寬比高達5-6係認定為人 理:如上所述於此實例者為、約30之一長寬比針對於: ]題之4固解决方式係相信為多個續部之運用於一元 但是接著仍然存在_此會 ’ 二重大礅題待解析··所有的鰭部係必 ^,目5 ’且其由於如上所述的源極/汲極接面之开^ 係需要充分的距離以允哞“ 1 安®之形成 間隔。 4只仃面角度的植人而無法為密集 ㈣ 上述所有因素之組合係造成先前技藝極為重要 的限制。此限制係要求· 勹夏要 完全重新目㈣電路設計係必須為 %上,將需要具有一種多閘極的元件, 二=電路設計者之觀點而言為確實相同 : 的十面早閘極元件。 理铩準 1248681 此係意指的是:藉著炎設石夕通道於二個閉極之間的一 平面元件將更為合適。然而,於製造該種雙閉極元件,必 須克服存在的二個主要議題:二個閑極彼此對準(若為否, 則寄生電容將對於元件作業速度具有嚴重影響)’·及,源極 :?接觸點必須具有最低的可能電阻(否則電流驅動係將 =低)且具有對於通道之極為㈣/尖銳的介 通道的影響係將為顯著)。 【發明内容】 本發明之-個目的係提出一種用於製造源極及沒極接 觸點與通道區域之方法,其係消除先前技藝之限制。 ::的係藉由一種用於形成電晶體結構於基板上之方 血=,該基板係包含一支樓的石夕層、一埋入的絕緣層、 -言C層,该頂部的矽層係具有-頂層厚度且包含 域、鱼 曰曰體、·,。構係包含該頂部石夕層上之閘區 /、 源極及汲極區域,命插t4人 成於頂Hu L成顧方法包含··閘極區域之形 層而分開.一 f曰⑴亥間極區域與頂部的石夕層係藉由一介電 一袖* ,一開放(open)區域之形成於頂部的矽層,與由 ^界(demarcating)氧化物 日9 階層雜質或重声+ ^阻層£域而劃界;高 開放區域至—二二::形成,藉由離子植八’暴露該 合,於其中’離子束係包含一束能量與一劑量之-組 阿雜質階層區域之形成於埋入的 ^之下方的 下方的一古Μ # W、,6、,象層以及在閘極區域之 阿雜質階層或重度受損區域之形成於頂部的石夕 9 1248681 層0 ,有利的疋,根據本發明之方法係達成上述目的,用於 製造如上所不之一種FET元件。由電路設計之觀點而言, 將無須改變任何的設計佈局。 甚者,本發明係關於一種根據如上所述的方法而製造 之一種(MOS)FET。 此外,諸如雙極(bipolar)元件之其他的電晶體結構係 Φ 可根據如上所述的方法而製造。 再者,本發明係關於一種半導體元件,其包含藉由如 上所述的方法而製造之一種FET電晶體結構,諸如·· _ MOSFET或雙極元件。 下文,本發明係將參照一些圖式而解說,立係音圖 僅針對於說明之目的而未限制如於隨附的申請專利範圍所 界定之保護範疇。 【實施方式】 • 第1圖係示意顯示根據本發明之用於-種M0SFET的 閘極結構。 該M〇SFET、结構係作為根據本發明之方法的一個圖例 而顯示於此以形成一電晶體結構。此外,類似於一個雙極 兀件之一種電晶體結構係可藉由此方法所製㉟。此將更為 詳細解說於後。 μ 欲由本發明之方法所形成的MOSFET係界定於—㈣ 絕緣體上之邦m,suieGn Gn insul圳基板,其包含一支 撑的發層1、一埋入的二惫 乳化矽層2、與一頂部的矽層3。 10 1248681 頂部的秒層3係一摻雜層’其具有摻雜階層為高達欲形成 良好的源極/汲極區域所需之量,例如:lxlQ2Mxl()2,em.、 MOSFET之閘極係欲形成於SOI基板之矽層3的頂部。 於初始處理階段,一第一閘極結構G1係界定於頂部 的矽層3之上方。第一閘極G1係由一閘極介電質〇〇而 電氣隔離自頂部的矽層3。第一閘極G1之形成係可為藉著 A悉此技藝人士所習知的任何適合處理而作成。 • ❻部的石夕層3之一開放區域01係、由其為熟悉此技获 人士所習知的任何.適合處理而形成之—個氧化物層或—阻 抗層4所劃界。 第一閘極G1之尺寸與閘極介電質GD之厚度係可根 據結構之應用而為任意選取。 第2圖係不意顯示根據本發明之用於形成一種 MOSFET的自我對準源極/沒極區域之第—處理階段。 在閘極結構Gl、GD與開放區域5之界定後,由箭頭 IB所‘不之一種“透過閘極(thr〇ugh the gate),,離子植入 係實施°雜質之物種係選取於其能力,以允許(於一後^ ^對於非植人區域之植人區域的—選擇性移除。於此^
』閘極G1與氧化物或阻抗層4係作用為針對 質物種之植人光罩。 T 物種ϊ =發明,離子束18之束能量與劑量係提供-雜質 物種浪度輪廓(pr°file) η之形成,實質而言,其具有—古 雜質階層L 0於間;)¾纟士 4装^ 1 局 、u G1、GD之下方(及於氧化物或阻 几曰 )的頂部矽層3之-區域6,且其具有一高雜 11 1248681 -f階層L1於開放區域5之下方的埋入氧化物層區域7。於 開放區域5,雜質階層係相當低。具有高雜質階層L〇之植 入亦可引起於該頂部矽層之區域6的矽晶格之重度受損且 甚至使付其成為非晶性(am〇rph〇US)。 、 在閘極介電質GD之下方於區域6的高雜質階層L〇與 在開放區域5之下方的高雜質階層L1係可為高達於石夕的 摻雜物種之最大的溶解度。 φ 離子束⑴可包含氬(Ar)、氮(N)、鍺(Ge)、碘(1)、或 /臭(Br)作為摻雜物種。熟悉此技藝人士將理解的是··離= 束之束.能量與劑量的設定係需要以產生期望的雜質濃度輪 廓P1,其具有一高雜質階層L1於開放區域5之下方的埋 入氧化物層、以及一高雜質階層L0於閘極結構、gD 之下方的區域6。 若針對於(稍後)移除處理之選擇性所需要,一退火 (annealing)步驟係可進行於此階段。 φ 第3圖係示意顯示根據本發明之用於形成一種 MOSFET的自我對準源極及汲極區域之第二處理階段。 首先’開放區域5與閘極區域G1之結構係由一覆蓋 的二氧化矽層(Si02覆蓋(cap)) 8所覆蓋。二氧化矽層8係 藉著一適合的沉積處理而沉積,其決不會不利影響所產生 的開放區域5與閘極區域G1、GD。 其次,包含一頂部的二氧化矽層(si〇2) u之一第二基 板10係接合於初始的基板SOI,藉由習知於此技藝之一種 晶圓接合處理。第二基板1 〇之頂部的二氧化矽層丨丨係配 12 1248681 置為面對面於基板S()I之覆蓋的二氧切層8之表面。 於又-個處理階段,基板s〇I之支律的石夕層】 二=…係移除’藉著银刻該支㈣層…刻 埋入的二氧化石夕層2之一處理順序。埋入的二氧化石夕声 2係作為料支撐的㈣1之_的―阻止層
層3係作為對於埋入的二氧化石夕層2之侧的-阻止層。 在此個處理順序之後,頂部的矽I 3係現為第二基板⑺ 之頂層。於根據本發明之處理的此階段,於埋入的二氧化 :層2之蝕刻期間,包含由該透過閘極植入方法所植入的 一向雜質階層之所有區域係同時移除(於相對於未植入或低 階層雜質區域G1之一選擇性模式)。 、:根據本發明之第二處理階段,低階層雜質區域6係 現為稭由對於石夕之一選擇性的钱刻處理而移除,該餘刻處 理係提供力G1區域下之低雜質_ 6的一特定敍刻。此 矛夕除處理之-向選擇性係確保實質為完善的對準於Gi區 域。 在低階層雜質區域6之移除後,一間隙12係形成於開 放區域5之間的矽層。由於開放區域5係包含自開始者之 摻雜質(如頂部的石夕& 3),開放區域5係、可作用為源極/沒 極區域5。 白知於此技藝的是:藉由一給定蝕刻劑(etchant)之一 石夕層的㈣係可特定為取決於—特定雜f之存在與於石夕層 之其階層。假使為單晶的石夕層,#為所需,特定的餘刻劑 係可甚至為提供各向異性的蝕刻。此外,假使為重度受損 13 1248681 或非晶的石夕,對於結晶石夕之邊界係可運用以確保選擇性。 其他的低雜質階層區域(於第一處理階段為由氧化物及 /或阻抗層4所遮罩)係可於此階段為由稍早施加之又一個 氧化物或阻抗層光罩(未顯示)所遮罩。 注意的是:閘極介電質GD係、可同樣作用為蝕刻阻止 部(stop)。或者,閘極G1係'可作用為姓刻阻止部,直中, 針對於低階層雜質區域6之_處理係同樣移除閘極 質GD。 弟4圖係不意顯示根據本發明之用於形成一種 MOSFET的一通道區域之第三處理階段。 於第三處理階段’一通道層13係藉由一種適合的沉積 或成長(growth)處理而形成於源極/汲極區域5之間的間隙 12 〇 、,用於通道層1 3之通道材料係可幾乎為任意選取。通道 材料係可為矽(Si)、鍺化矽(SiGe)、坤化鎵(GaAs)、磷化銦 _ (InP)另一第二私-第五族(III-V)或第二族-第六族(II-VI) 的化合物、類似金屬·二矽化物(例如:二矽化鈦(1^以2)、 二矽化鈷(CoSi2))之金屬間(intermetallic)化合物、或甚至 是其可為由存在於元件的電場所空乏之一極薄層的任何金 屬(確實的厚度係可易於決定且取決於一給定的材料之狀態 密度)、一金屬,例如··鋁(A1)、銅(Cu)、鎢(w)、銀(Ag)、 金(An)、鉑(pt)、鈷(Co)、鎳(Ni)。 甚者,通道材料係可包含··量子線(qW,quantum wire) 或量子點(QD,quantum dot)結構。 14 1248681 再者’通道材料係可包含:奈米線(nan〇-wire)、陣列 之奈米點(nano-dot)、碳奈米點、或奈米管(nan〇-tube)、類 4、於DNA或蛋白貝(pr〇tein)之有機或生物有機(bi-〇rganic) 分子。 通道材料之選取係僅為受限於以下要求,即:於通道 材料13肖源極/汲極區域5之間的電氣接觸點可為於通道 材料之沉積或成長期間而得到。 第5a、5b、與5c圖係分別為示意顯示於
弟一 與第三實施例之通道區域的平面圖 第5a、5b、與5c圖係顯示—通道區域13的平面圖, 由虛線所繪出之問極G1係位於通道區域η之下方(此外, 之針對於,刻處理所移除,未顯示於此之 甲1極"電貝GD亦位於通道區域丨3 係位於通道區域13之一側而一 方)。一源極區域5 域域5係位於通道區 複數個量子點 1 3。量子點係 於一些隨機網 於第5a圖,第一實施例係顯示,其中, QD係配置作為於源極與汲極之間的通道声 可排序為一陣列(第5a圖之下部) 二 路(第5a圖之上部)。 娜序 於第5b圖 弟 育施例係顯示,发 、 QW係配置作為於源極與汲極區域’、’複數個量子線 子線QW之—端係於長度方向為接=通道層13。量 線QW之另一端為接觸於汲極區域。、源極區域,且量子 係 於…’第三實施例係顯示,其中,通道層13 15 1248681 於源極/ >及極區域之間的一連續媒體。 如於第4、5a、m 5c圖所示之實施例係可為由用 於鈍化、金屬化、及接觸之適合且習知的ic處理技術而 進一步處理,以得到其包合栖M 1 ^ ~ ι ^ 匕3根據如上所述實施例之一者的 一種MOSFET結構之一微電子元件。 注意的是:如上所述之電晶體結構係可為不同於— Μ 0 S F E T ’閘極區域g 1係可 > 冬 你j包s矽而且亦可為由金屬所組 成。 $者,閘極介電質係可為一種閘極氧化物而且亦可為 一種南k材料,諸如:四氮化矽⑻π#)。 此外,於通道材料13之頂部,一 示)係可形成於又一個沉積處理。 $(顯 奴後用於鈍化、金屬化、 接觸之處理技術係可應用 之微電子元件。 屋生…、有-種雙閘極結構 结構虞本發明之源極、沒極與通道區域5、η的 ,、可為只施於一種雙極電晶體,其中,閘 置為射極,通道區域丨3係 ’…己 配置 係、配置為集極’閘極介電質GD係 點;,产开:且用原峨極區域5係配置為至基極之接觸 根據元件:雙:Γ::、集極、與基極之材料係必須為 丨卞 < 雙極电晶體作用而選取。 取後,注意的是:於間隙丨2之形成 ^ 安排以得^ |y Β ,蝕刻處理係 付引千滑而陡峭的介面於源極/ 之間。在門阽” 戍㈣域5與間隙12 佳為保㈣:最小:形續處理之熱預算係較 取』值肖以維持介面之形狀為儘可能陡崎 16 1248681 13之 允砵陡峭的接面之形成於源極/汲極區域與通道層 【圖式簡單說明】 第1圖係示意顯示根據本發明之用於一種 閘極結構; 第2圖係示意顯示根據本發明之用於形成一種 MOSFET的自我對準源極及汲極區域之第—處理階段;
第3圖係示意顯示根據本發明之用於形成一種 MOSFET的自我對準源極及汲極區域之第二處理階段,· 第4圖係示意顯示根據本發明之用於形成一種 MOSFET的一通道區域之第三處理階段; 第5 a圖係示意顯示於一第一實施例之通道區域的平面 圖 圖
圖 第51)圖係示意顯示於一第二實施例之通道區域的平面 及 第5c圖係示意顯示於一第三實施例之通道區域的平面 【主要元件符號說明】 1 :支撐的石夕層 2 :埋入的絕緣層(二氧化矽層) 3 :頂部的;ε夕層 4 :劃界的氧化物及/或電阻層(區域) 5 :源極及汲極區域(開放區域) 6 :低階層雜質區域 17 1248681 7 :埋入氧化物層區域 8 :二氧化矽層(Si02覆蓋) I 0 :第二基板 II :頂部的二氧化矽層 12 :間隙 13 :通道層 G1 :閘極區域(結構) GD :閘極介電質 IB :離子束 L0 :高雜質階層或重度受損區域 L1 :高雜質階層區域 01 :開放區域 P1 :雜質物種濃度輪廓 QD :量子點 QW :量子線 SOI :基板 18
Claims (1)
1248681 十、申請專利範圍: 包含^支:Γ广電晶體結構於基板之方法,該基板係 、一埋入的絕緣層、與-頂部的矽声, 邊頂他夕層具有一頂層厚度且包含一 : 晶體結構係包含一閘極 輊度,该電 方法包含:與—源極錢極區域,該種 該閘極區域與該頂 藉由一個劃界氧化 該閘極區域形成於該頂部的矽層 部的矽層係藉由一介電層而分開;曰 一開放區域形成於該頂部的矽層 物及/或電阻層區域而劃界; 曰 藉由離子植入形成高度雜 露該開放區域至一離子、、〆X又貝A v,,暴 作用為植入光罩,而該劃界層區域與該閘極區域係 量之-組合:二::離子束係包含一束能量與-劑 區域之下方形成高度雜:广夕層而允許在該源極及沒極 開極區域之下方形成:::域於該埋入的絕緣層以及在該 的石夕層。 Ν度雜質或重度受損區域於該頂部 2 ·如申請專利範圍 . ^ ^ 系1項用於形成電晶體結構之方 法,其中,該種方法包含: < 万 形成一二氧化矽之覆蓋層; 晶圓接合該基板?— — 第二基板,該第二基板包含一二 乳化石夕頂層,該覆蓋層係與該二氧化㈣層為面對面。— 3.如申請專利範圍第m項之用於形成電晶體結構 之方法,其中該種方法包含·· 19 1248681 力s亥支撐的矽層之一初始移除處理,藉著運用該埋入的 絶緣層作為對於該初始移除處理之一阻止層; 該埋入的絕緣層之進一步移除處理,藉著運用該頂部 的矽層作為對於該進一步移除處理之一阻止層。 、4·如申請專利範圍第3項之用於形成電晶體結構之方 法,其中,該種方法包含:在該閘極區域的下方之該頂部 矽層之該高度雜質區域之一移除處理,藉著運用該源極及 汲極區域作為對於該移除處理之一阻止層而選擇性蝕刻, 该移除處理係產生於該源極及汲極區域之間的一個間隙。 5. 如申請專利範圍第4項之用於形成電晶體結構之方 法,其中,該種方法包含:運用該介電區域或該閘極區域 作為對於該移除處理之另一個阻止層。 6. 如申請專利範圍g 4或5項之用於形成電晶體結構 之方法,其中,邊種方法包含:一通道層之沉積於該間隙, 以形成一通道區域。 入如申請專利範圍第6項之用於形成電晶體結構之方 法,其中,該通道層係包含一通道材料,其為下列的材料 之至少一者: 诸如矽(Si)、鍺化矽(SiGe)、鍺(Ge)、砷化鎵(GaAs)、 或磷化銦(InP)之半導體材料; 一第二族·第五族(in-v)或第二族_第六族⑴_VI)的化 合物; 一金屬; 一金屬間化合物;及, 20 1248681 一有機或生物有機化合物。 8 ·如申請專利範圍第6項之用於形成電晶體結構之方 法,其中,該通道層係包含:一量子線或量子點結構。 9.如申請專利範圍第8項之用於形成電晶體結構之方 法’其中’該通道層係包含:奈米線、一陣列之奈米點、 碳奈米點、或奈米管。 10·如申請專利範圍第1或2項之用於形成電晶體結構 鲁之方法,其中,該離子束係包含鍺(Ge)、碘⑴、或溴(Br) 之離子。 u •如申請專利範圍第1或2項之用於形成電晶體結構 之方法,其中,該電晶體結構係一 MOSFET結構。 12.如申請專利範圍第丨或2項之用於形成電晶體結構 之方法,其中,,亥電晶體結構係一雙極結構,該閘極係配 置為射極,該通道區域係配置為集極,該閘極介電質係配 置為基極且5亥自我對準的源極及汲極區域係配置為對於 ^ 該基極之接觸點。 13 ·種於基板上之電晶體結構,包含:一閘極區域、 -、源極及汲極區域,特徵在於該電晶體結構為根據申請 專利範圍第1項之方法所製造。 14·一種半導體心牛’包含根據申請專利範圍第13項 之電晶體結構。 十一、圖式·· 如次頁 21
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04101291 | 2004-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200532918A TW200532918A (en) | 2005-10-01 |
TWI248681B true TWI248681B (en) | 2006-02-01 |
Family
ID=35061095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094105209A TWI248681B (en) | 2004-03-29 | 2005-02-22 | Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel |
Country Status (4)
Country | Link |
---|---|
US (1) | US7795112B2 (zh) |
JP (1) | JP4974469B2 (zh) |
CN (1) | CN1716551B (zh) |
TW (1) | TWI248681B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5049978B2 (ja) * | 2005-11-18 | 2012-10-17 | エヌエックスピー ビー ヴィ | メタルベースナノワイヤトランジスタ |
JP5185284B2 (ja) * | 2006-12-26 | 2013-04-17 | ソイテック | 半導体オンインシュレータ構造体を製造する方法 |
US8242542B2 (en) * | 2009-02-24 | 2012-08-14 | International Business Machines Corporation | Semiconductor switching device employing a quantum dot structure |
US8227300B2 (en) | 2009-03-18 | 2012-07-24 | International Business Machines Corporation | Semiconductor switching circuit employing quantum dot structures |
KR101791368B1 (ko) | 2011-12-23 | 2017-10-27 | 인텔 코포레이션 | 랩-어라운드 컨택트들을 가진 나노와이어 구조들 |
FR3003684B1 (fr) * | 2013-03-25 | 2015-03-27 | Soitec Silicon On Insulator | Procede de dissolution d'une couche de dioxyde de silicium. |
CN106920801B (zh) * | 2015-12-24 | 2020-07-14 | 群创光电股份有限公司 | 显示装置 |
KR102576999B1 (ko) * | 2016-07-05 | 2023-09-12 | 삼성디스플레이 주식회사 | 액정표시장치 |
CN106992213A (zh) * | 2017-03-24 | 2017-07-28 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制造方法 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308386A (ja) * | 1987-01-30 | 1988-12-15 | Sony Corp | 半導体装置とその製造方法 |
JP2884723B2 (ja) * | 1990-06-18 | 1999-04-19 | 富士通株式会社 | 薄膜半導体装置およびその製造方法 |
DE19632809C2 (de) * | 1996-08-14 | 2002-06-20 | Infineon Technologies Ag | Gerät zum chemisch-mechanischen Polieren von Wafern |
JPH10223495A (ja) * | 1997-02-04 | 1998-08-21 | Nippon Telegr & Teleph Corp <Ntt> | 柔軟な構造を有する半導体装置とその製造方法 |
JPH1131743A (ja) * | 1997-05-14 | 1999-02-02 | Sony Corp | 半導体装置及びその製造方法 |
US6241693B1 (en) * | 1998-04-30 | 2001-06-05 | Brian D. Lambden | Method and apparatus for applying acupressure |
JP2000106441A (ja) | 1998-09-29 | 2000-04-11 | Sony Corp | 半導体装置の製造方法 |
US6262472B1 (en) * | 1999-05-17 | 2001-07-17 | National Semiconductor Corporation | Bipolar transistor compatible with CMOS utilizing tilted ion implanted base |
DE60131334T2 (de) * | 2000-02-29 | 2008-09-11 | Nxp B.V. | Halbleiterbauelement mit zweifachem gate und dessen herstellungsverfahren |
US6992319B2 (en) * | 2000-07-18 | 2006-01-31 | Epitaxial Technologies | Ultra-linear multi-channel field effect transistor |
US7301199B2 (en) * | 2000-08-22 | 2007-11-27 | President And Fellows Of Harvard College | Nanoscale wires and related devices |
US6503783B1 (en) * | 2000-08-31 | 2003-01-07 | Micron Technology, Inc. | SOI CMOS device with reduced DIBL |
US6335214B1 (en) * | 2000-09-20 | 2002-01-01 | International Business Machines Corporation | SOI circuit with dual-gate transistors |
US6686630B2 (en) * | 2001-02-07 | 2004-02-03 | International Business Machines Corporation | Damascene double-gate MOSFET structure and its fabrication method |
US6458662B1 (en) * | 2001-04-04 | 2002-10-01 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed |
US6509613B1 (en) * | 2001-05-04 | 2003-01-21 | Advanced Micro Devices, Inc. | Self-aligned floating body control for SOI device through leakage enhanced buried oxide |
US7122863B1 (en) * | 2001-05-07 | 2006-10-17 | Advanced Micro Devices, Inc. | SOI device with structure for enhancing carrier recombination and method of fabricating same |
US6624037B2 (en) * | 2001-08-01 | 2003-09-23 | Advanced Micro Devices, Inc. | XE preamorphizing implantation |
US6670675B2 (en) * | 2001-08-06 | 2003-12-30 | International Business Machines Corporation | Deep trench body SOI contacts with epitaxial layer formation |
US6624031B2 (en) * | 2001-11-20 | 2003-09-23 | International Business Machines Corporation | Test structure and methodology for semiconductor stress-induced defects and antifuse based on same test structure |
US6610576B2 (en) * | 2001-12-13 | 2003-08-26 | International Business Machines Corporation | Method for forming asymmetric dual gate transistor |
US20030141566A1 (en) * | 2002-01-25 | 2003-07-31 | Agere Systems Guardian Corp. | Method of simultaneously manufacturing a metal oxide semiconductor device and a bipolar device |
US6780686B2 (en) * | 2002-03-21 | 2004-08-24 | Advanced Micro Devices, Inc. | Doping methods for fully-depleted SOI structures, and device comprising the resulting doped regions |
JP2003282879A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置の製造方法 |
JP3764401B2 (ja) * | 2002-04-18 | 2006-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
DE10224615A1 (de) * | 2002-06-04 | 2003-12-18 | Philips Intellectual Property | Halbleiteranordnung und Verfahren zum Herstellen derselben |
JP4635410B2 (ja) * | 2002-07-02 | 2011-02-23 | ソニー株式会社 | 半導体装置及びその製造方法 |
US7402897B2 (en) * | 2002-08-08 | 2008-07-22 | Elm Technology Corporation | Vertical system integration |
FR2848725B1 (fr) * | 2002-12-17 | 2005-02-11 | Commissariat Energie Atomique | Procede de formation de motifs alignes de part et d'autre d'un film mince |
US6833569B2 (en) * | 2002-12-23 | 2004-12-21 | International Business Machines Corporation | Self-aligned planar double-gate process by amorphization |
US6844225B2 (en) * | 2003-01-15 | 2005-01-18 | International Business Machines Corporation | Self-aligned mask formed utilizing differential oxidation rates of materials |
US6753239B1 (en) * | 2003-04-04 | 2004-06-22 | Xilinx, Inc. | Bond and back side etchback transistor fabrication process |
TWI253502B (en) * | 2003-08-26 | 2006-04-21 | Ind Tech Res Inst | A structure and manufacturing process of a nano device transistor for a biosensor |
US20050054164A1 (en) * | 2003-09-09 | 2005-03-10 | Advanced Micro Devices, Inc. | Strained silicon MOSFETs having reduced diffusion of n-type dopants |
US6930007B2 (en) * | 2003-09-15 | 2005-08-16 | Texas Instruments Incorporated | Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance |
US6872640B1 (en) * | 2004-03-16 | 2005-03-29 | Micron Technology, Inc. | SOI CMOS device with reduced DIBL |
-
2005
- 2005-02-22 TW TW094105209A patent/TWI248681B/zh active
- 2005-03-15 JP JP2005073057A patent/JP4974469B2/ja active Active
- 2005-03-28 US US11/093,265 patent/US7795112B2/en active Active
- 2005-03-29 CN CN2005100562620A patent/CN1716551B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20050227444A1 (en) | 2005-10-13 |
US7795112B2 (en) | 2010-09-14 |
CN1716551B (zh) | 2011-03-23 |
JP4974469B2 (ja) | 2012-07-11 |
JP2005286324A (ja) | 2005-10-13 |
CN1716551A (zh) | 2006-01-04 |
TW200532918A (en) | 2005-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI248681B (en) | Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel | |
US10304832B1 (en) | Integrated circuit structure incorporating stacked field effect transistors and method | |
EP1804286A1 (en) | Elongate nanostructure semiconductor device | |
TWI298519B (en) | Nonplanar device with stress incorporation layer and method of fabrication | |
US8936976B2 (en) | Conductivity improvements for III-V semiconductor devices | |
TWI386940B (zh) | 製造具有由奈米線所接觸之導電材料層的電氣裝置之方法 | |
CN108346579B (zh) | 具有单元沟槽结构和接触点的半导体器件及其制造方法 | |
CN105762146B (zh) | 用于形成与量子阱晶体管的接触的技术 | |
TWI248677B (en) | Method of fabricating an ultra-narrow channel semiconductor device | |
US6638823B2 (en) | Ultra small size vertical MOSFET device and method for the manufacture thereof | |
TWI312544B (en) | Semiconductor device, cmos device and p-type semiconductor device | |
US8530293B2 (en) | Continuous metal semiconductor alloy via for interconnects | |
TWI362747B (en) | Semiconductor device edge termination structure and method | |
EP1519420A2 (en) | Multiple gate semiconductor device and method for forming same | |
TW201115734A (en) | Nanowire mesh FET with multiple threshold voltages | |
TW200908160A (en) | Fin field effect transistor devices with self-aligned source and drain regions | |
KR102538822B1 (ko) | 게이트 올 어라운드 트랜지스터 디바이스 및 그 제조 방법 | |
TW200818495A (en) | Silicon-on-insulator (SOI) junction field effect transistor and method of manufacture | |
EP3155643B1 (en) | Vertical channel transistors fabrication process by selective subtraction of a regular grid | |
US20200098862A1 (en) | Metal source/drain-based mosfet and method for fabricating the same | |
CN110571333B (zh) | 一种无掺杂晶体管器件制作方法 | |
CN107039514A (zh) | Iii‑v族纳米线隧穿fet的方法及结构 | |
US20050127400A1 (en) | Heterostructure resistor and method of forming the same | |
US20240120402A1 (en) | Semiconductor device structure including forksheet transistors and methods of forming the same | |
CN106898643B (zh) | 一种高迁移率沟道双纳米线场效应晶体管及其制备方法 |