TWI246714B - Resistless lithography method for fabricating fine structures - Google Patents

Resistless lithography method for fabricating fine structures Download PDF

Info

Publication number
TWI246714B
TWI246714B TW091136810A TW91136810A TWI246714B TW I246714 B TWI246714 B TW I246714B TW 091136810 A TW091136810 A TW 091136810A TW 91136810 A TW91136810 A TW 91136810A TW I246714 B TWI246714 B TW I246714B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
carried out
mask layer
carrier material
Prior art date
Application number
TW091136810A
Other languages
English (en)
Other versions
TW200305191A (en
Inventor
Rodger Fehlhaber
Helmut Tews
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200305191A publication Critical patent/TW200305191A/zh
Application granted granted Critical
Publication of TWI246714B publication Critical patent/TWI246714B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2045—Exposure; Apparatus therefor using originals with apertures, e.g. stencil exposure masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2065—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam using corpuscular radiation other than electron beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)
  • Electron Beam Exposure (AREA)

Description

(i) ^46714 ΐ久、發明說明 (發明說明應敘明：發明所屬、 焉〈技術領域、先前技術、 技術領域 奋貝她万式及圖式間單說明: 本發明係關於一種用以 、 良迈、，、田u μ構之無抗蝕劑微影太 法，更明確地过，係關於用 & ^ “ 幵j以在载材料或半導體材料 製造100 nm以下的結構之無抗蝕劑微影方法。 先前技術 在發展用以製造100 nm以下範圍内之極細微結構的適當 微影方法中，會發生極大的問題，尤其是因為所謂的抗^ 劑化學性質、光罩製造方法以及該微影系統的複雜度所導 致的問題。 在進一步發展用以製造100 nm以下範圍内之極細微結構 的光學微影方法中’已、I可達到所謂的157 nm微影的目標。 在此情形中，該些微影方法都需要使用新穎的抗蝕劑材 料，然而儘管非常努力地尋找，至今仍然無法找到能夠完 全滿足此等小型結構之技術條件需要的抗蝕劑。再者，除 了該些新材料之外，亦需要新的光罩製造方法，而其發展 過程的成本亦極為昂貴。因而便會產生極昂貴且難以操控 的微影系統。 此等慣用的光學微影方法之替代方式則是使用無光罩微 影方法，例如電子束直接寫入（EBDW)微影，其同樣需要 適當的抗蝕劑。在此例中，可以理解的是，該抗蝕劑基本 上係有機曝光層，其較佳的係具有聚合物。 舉例來說，曝光的替代方式為離子投影微影（IPL)方法， 其會使用所謂的模板光罩將該等結構的影像成像於一特殊 (2)1246714 發明說明續頁 的抗蝕劑材料上。Τη 料的 由離 即實 形成 nm以 焦後 即實 標準 廉之 請專 化之 可達 通常 導體 或未 影方 舉例 不過，明確地說，人# 、 製造方法將會越來越挣舍 口1^的杬蝕劑相 JP 630湖A1文件；便；見表更細微結構的難度。 子植入方式將氧引入一多晶種圖案化方法’其藉 干導體斧> rb 、 施雷射i虫刻以進行圖案化。、 並且Pia ⑽麵以下範圍内的細微結構過’卻因而無法充分地 再者，US 5,918，143文件中便發 下範圍内之細微結構之無抗蝕劑:公種用&製造⑽ 的電子束對一特殊金屬/半導體^矽/万法，其藉由 施圖案化。不過，此種情況的 I仃暴光，並且隨 製造方法的相容性極低。 ；是耗時過長，且輿 發明内容 所以，本發明的目的係提供—々 用以製造細微結構的無抗餘劑：：：：且實現成本低 根據本發明，就任何預期 ：：： 利範圍p項的措施便可達到的：材枓而言，利用申 半導祕鉍批t二、 、 的。就欲進行圖案 千豆材枓來况，利用申請專利 丁 Η木 到目的。 圍弟1 7項的措施便 明確地說，利用該半導體光罩” 難以製造），配合選擇性離子：戈琢柷蝕劑(其 光罩層之選擇區域，以及對該法以摻雜該半 被摻雜的區域進行濕式化學移“运〈已摻部 法，並可用以^ώ1ΛΛ 糸法’便可提供一種德 具可用以形成100 nm以下的社構 較佳的係形成一硬光罩層作& # & 1乍為載體材料的最上声， 1246714 (3) 發明說明續頁 也二v 吞兄 5 ^ΖΓ Τ*Λ 1
琢硬光罩層具有一 TE0S、Si〇2、氮化物、Sic或BPSG 曰’因而便能可靠地防止對下方區域造成非預期的摻雜， 因jl：匕，命^ 貝貝上半導體元件的電氣特性便不會受到影響。 μ半導體光罩層較佳的係包括一非晶矽半導體層，因此 吊精確地形成該等細微結構。不過，原則上亦可使用 夕日日或結晶的半導體層作為該半導體光罩層。 备使用未摻雜或輕微P摻雜的半導體材料作為該半導體 ;1 己 “時（其厚度介於10 nm及20 nm之間），便可進一步地 良為結構的精確度。 在對取代該抗蝕劑的半導體光罩層進行所謂的曝光期 間’較佳的係會使用到離子植入技術（其基本上係以垂直 勺方式來進行），其可在實現極細微結構時得到絕佳的效 果，尤其是配合極薄的層來進行時。舉例來說’可以聚焦 離予束實施直接微影寫a、以可程式光罩實施離子束微影 或以投影光罩實施離子束微影，來進行選擇性離子植入。 因此，可以視預期的結構而定，採取最佳化的曝光方法或 離子光束法。再者，依照此方式便可有效地於半導體電路 :製造極細微結構，並且製造出具有迄今未f出現過的細 微結構之所謂的模板光罩或投影光罩。不過，更甚者，其 亦可實現微機械組件或在半導體材料上實現其它預期的表 :效應’ ％此便可在半導體材料或半導體晶圓中直接實施 選擇性離子植入法’用以摻雜半導體區域；以及對該等已 摻雜或未被摻雜的半導體區域進行濕式化學移除法。 本發明之進—步有利的改反之特徵如附屬之申請專利範 1246714 發明說明續頁 (4) 圍所述。 下面將參考圖式，透過示範的具體實施例，對本發明作 更詳細的說明。 實施方式 圖1 A至1 E所示的係根據第一示範具體實施例之無抗蝕 劑微影方法的基本製造步騾之簡化剖面圖，舉例來說，根 據圖1 A所示，在實施平面化步騾用以對載體材料TM的拓 樸結構進行平整處理之後，便可形成一薄硬光罩層HM·。 舉例來說，該載體材料TM係由矽晶圓或矽半導體晶圓所 組成，其中亦可使用所有其它的載體材料，尤其是半導體 材料，例如III-V材料。 舉例來說，可以TEOS、Si02、氮化物、SiC或BPSG層作為 該硬光罩層HMf，或作為該載體材料的最上層。不過，亦 可使用適應於個別標準方法或個別載體材料TM的其它凌 光罩層。 根據圖1 A，接著便會在該載體材料或該硬光罩層HM’之 上形成一半導體光罩層HM作為最上層，較佳的係其為一 厚度介於1 0 n m至2 0 n m之間的薄的非結晶半導體層（例如 矽半導體層），沉積溫度介於攝氏500至600度之間。不過， 其亦可使用其它方法來形成該半導體光罩層，尤其是以其 它的半導體材料來形成該層。雖然使用非結晶的半導體層 (尤其是取代經常必須使用的抗蝕劑）可產生更精確且乾淨 的結構，不過當所設定的規定或邊界條件較不嚴謹時，亦 可形成多晶的半導體層或結晶的半導體層作為半導體光罩 1246714 厂_ 發明說明續頁 層HM。同樣地，雖然此厚度可產生最佳的效果（尤其是針 對100 nm以下範圍内），不過亦可實現較大或較小的半導體 層厚度。
同樣地，雖然可以相同的方式使用η掺雜的半導體材料， 不過較佳的係使用未摻雜或輕微ρ摻雜的半導體材料作為 該半導體光罩層ΗΜ。不過，同樣亦發現到，使用未摻雜 或輕微ρ摻雜的半導體材料可於實現1 00 nm以下之結構時產 生最佳的效果，尤其是利用非晶矽半導體光罩層時。
根據圖1 B，在後續的方法步驟中會接著實施選擇性離子 植入I，用以摻雜該半導體光罩層HM的選擇區域1。舉例 來說，可以直接寫入方式將一聚焦後的離子束導入該非結 晶的半導體光罩層HM之上，較佳的係導入具有較高能量 的硼或BF2離子，以實現高於1 E 1 9個原子/立方公分的雜質 濃度。在此例中，該選擇性植入法的植入能量範圍落在1 keV至10 keV之間，使用的植入劑量則介於1 E13 cnr2至 5E14 cnr2之間。再者，該離子植入I基本上係以垂直該半 導體光罩層HM的方式來實施，因此可非常確實地摻雜此 半導體光罩層HM，並且可因而製造出結構寬度遠小於100 nm的結構。明確地說，以該半導體光罩層HM之小型層厚 度及上述能量所進行的垂直植入法作用便可以微影方式製 造出前所未有的細微結構。 上述的ρ型摻雜較佳的係在未摻雜或輕微ρ掺雜的半導體 光罩層HM之中來實施。不過，同樣地，亦可在未摻雜或 輕微η摻雜的半導體光罩層HM中實施η型摻雜，或以相反 -10- 1246714 發明說明續頁 (6) 的摻雜物來摻雜該半導體光罩層HM。 針對上述直接寫入該半導體光罩層HM來說，亦可使用 不同類型的聚焦離子光束方法。 舉例來說，在所謂的單光源-單光束方法中，可以使用 單離子源產生單離子束，並且用以寫入該半導體光罩層。 再者，亦可能使用所謂的單光源-多重光束方法中，其中 可以使用單離子源產生多重離子束，隨即用以寫入該半導 體光罩層。此種使用聚焦光束之局部離子植入方法的進一 步替代方式是，可能會使用所謂的多重光源-單光束方法， 其使用多重離子源產生單離子束，隨即用以平行寫入該半 導體光罩層。再者，亦可能會使用所謂的多重光源-多重 光束方法，其使用多重離子源產生多重離子束，隨即用以 平行寫入該半導體光罩層HM。 再者，除了上述的聚焦離子束方法之外，亦可能實施以 可程式光罩進行的所謂的離子束微影法，舉例來說，其會 使用一可程式的點矩陣來產生個別的離子束，用以於個別 的位置對該半導體光罩層進行曝光或照射。 再者，上述的聚焦或非聚焦離子束微影方法的替代方式 為以投影光罩所實施之離子束微影法，一般來說可經由一 投影光罩將一非聚焦離子束導向該半導體光罩層HM之 上，並且僅有被選擇的區域才會經由該光罩進行摻雜。 上述的植入方法可依照所設定的邊界條件來作選擇，因 此可取得高度彈性的方法。 圖1 C所示的係用以根據本發明之無抗蝕劑微影方法的進 (7) 1246714 發明說明續頁 簡化剖面圖，围 一 ，同甲頒示出經過植入步驟之 一步製造步驟之 後，該半導體光 罩層HM中的摻雜 中的摻雜或夸p广 ♦ £域1以及該硬光罩層HM’ 又領區域2。因此， 除了其稍後娇、+ 根據圖1 C，該硬光罩層HM' 、料所迷的硬光罩功 以防止該離子括、 又外，亦可作為保護層，用 植入I不經意地松 二、 意地破壞該载體材料TM"載體材料TM ’或不經 可邢成m 弋固別結構。依照此方式，其便 成、有極佳電氣特性的半導體電路。
根據圖1D，在後續利用濕式 ^ 、化学蚀刻的方法中，會移除 該半導體光罩層HM中未被接雜的區$ ,用以形成一半導 fa光罩。在此情形中，較佳的係實施標準的多晶矽濕式蝕 刻方法，以移除選擇度> 100之該半導體光罩層HM的未被 摻雜區域。舉例來說，可利用具有對應選擇度的氫氧化銨 或NH4OH移除未被摻雜的非晶矽。不過，亦可依照該半導 體光罩層HM及該硬光罩層HMf所使用的材料及摻雜物，使 用替代的濕式化學標準蝕刻方法。
在最後的步騾中，根據圖1E ’使用經過圖案化的半導體 光罩或該半導體光罩層HM之已摻雜區域1，便可相對於該 載體材料TM以選擇性的方式實施該硬光罩層HM，的圖案化 處理。舉例來説，為達此目0，可以使用非等向性的乾式 蝕刻方法，用以將該半導體光罩轉印於該硬光罩層 中。同樣可依照該半導體光罩及其下方的硬光罩層所 選用的材料，來選擇該蚀刻化學材料。 如果必須以薄氧化物光罩取代該薄半導體光罩層HM或 該等已掺雜區域1的話，那麼便可於非必要的步驟中介由 -12- 1246714 Γ_ 發明說明續頁 熱氧化的方式將其餘的摻雜區域1轉換成氧化物，在濕式 蝕刻方法中（尤其是使用氮化物作為硬光罩層ΗΜ’時）便可 取得足夠的選擇度。同樣的方式，在圖1 Ε之後的步驟中可 視情況移除該等已摻雜區域1或該等被轉換成氧化物的區 域1。同樣的方式，當使用對應的蝕刻化學材料時，亦可 移除該半導體光罩層ΗΜ中未被摻雜的區域，可因而取得 所謂的負向光罩。
圖2 Α至2D所示的係根據第二示範具體實施例之無抗蝕 劑微影方法的基本製造步驟之簡化剖面圖，相同的元件符 號表示相同的或對應的元件或層，而下面將不對其作重覆 說明。
根據此第二示範具體實施例，為達到於半導體晶圓3之 上製造出閘極堆疊的目的，必須形成厚度約1 - 2 nm的閘極 氧化層4 ;以及厚度約100 nm的多晶石夕層5，其可作為閘極 或控制電極。在該閘極層5的表面處則具有厚度約為5 0 n m 的氮化物層，作為硬光罩層HM’。同樣地，與圖1 A至1 D相 同的方式，會形成一厚度為1 5 n m的非晶碎層，並且垂直 地實行選擇性離子植入（I)，以便摻雜選擇區域1。在此情 形中，較佳的係植入能量約為3 keV的硼離子。在濕式化 學蝕刻方法中，可相對於該硬光罩層HM’或相對於該氮化 物，選擇性地移除該等未被植入的區域，從而產生圖2 A所 示的層結構。 根據圖2 B，同樣可視情況實施熱氧化處理（例如於攝氏 800度下進行10分鐘），用以將該非結晶的半導體光罩層或 -13 - 1246714 發明諫明續頁 (9) 該等剩餘的摻雜區域1轉換成氧化物，氧化層Γ的厚度會 倍增至約3 0 n m。 隨後，根據圖2C，可利用非等向性的RIE蝕刻方法（反應 離子蝕刻）以相對於該被氧化的區域Γ呈現出選擇性的方式 蝕刻該硬光罩層HM’或該氮化物，因而可取得足夠厚的硬 光罩層。
根據圖2D，在後面的步驟中，可移除該氧化物光罩或該 等氧化的區域Γ，同樣可實施非等向性的蝕刻方法（例如反 應離子蝕刻（RIE))以相對於該硬光罩層HM’呈現出選擇性 的方式蝕刻該多晶矽層5，因而可取得如圖2D所示的閘極 結構。
依照此方式便可以任意縮小的方式（即微影方式）於半導 體電路中製造出隨意的小型結構，其中該等結構亦可相隔 非常近的距離。再者，此無抗蝕劑微影方法可進行極快速 且乾淨的圖案化處理。明確地說，當使用聚焦的離子束時， 可縮短所謂的曝光時間，因而可縮短具有欲形成之縮小結 構尺寸的細微結構的製造時間。其便構成一項優於慣用方 法的重要優點。 不過，上述的方法不僅可當作一微影方法，用以於半導 體電路中製造細微結構；亦可於投影光罩或所謂的模板光 罩中製造細微結構。 圖3 A至3 E所示的係根據此種第三示範具體實施例之無 抗蝕劑微影方法的基本製造步騾之簡化剖面圖，相同的元 件符號表示相同的或類似的層或元件，而下面將不對其作 -14- 1246714 發明說明績頁 (10) 重覆說明。 根據圖3 A，為製造投影光罩或所謂的模板光罩，舉例來 說，可以使用薄化至100 nm的半導體晶圓作為該載體材料 TM。根據上述的步驟，同樣可以半導體光罩層HM塗佈該 半導體晶圓或該載體材料TM，並且根據上述的選擇性離 子植入方法於選擇的區域處進行垂直摻雜，從而可產生圖 3 B所示的剖面圖。
根據圖3 C及3 D，同樣可於該植入I之後，藉由上述的濕 式化學蝕刻方法移除該半導體光罩層HM的已摻雜或未被 摻雜區域1，並且根據圖3E轉印至該載體材料或該薄化後 的半導體晶圓TM，從而產生連續的開孔〇。依照此方式， 可非常簡單地形成投影光罩或所謂的模板光罩，並且會具 有前所未見的細微結構。
圖3 B中虛線所示的植入區域（尤其是位於該載體材料TM 中的區域）並不重要，因為並不必於此等投影光罩中形成 主動式組件。 不過，上述的無抗蝕劑微影方法不僅適用於投影光罩及 半導體電路中製造細微結構，亦可用於製造非常小的微機 械組件或供表面處理使用。 圖4 A至4D所示的係根據此種第四示範具體實施例之無 抗蝕劑微影方法的基本製造步騾之簡化剖面圖，相同的元 件符號表示相同的方法步騾及相同的元件，而下面將不對 其作重覆說明。 根據圖4A，為實現此等表面結構或微機械組件，所使用 -15 - 1246714 發明說明續頁 (11) 的載體材料TM可能是半導體材料，其同樣可能是非結晶 的、多晶的或結晶的。 同樣地，根據圖4 B，可實施選擇性的垂直植入I，用以 摻雜該半導體材料或載體材料TM之選擇區域1，此處不在 重覆說明，可參考第一示範具體實施例之個別的方法。 根據圖4 C，可於該半導體材料或載體材料TM中摻雜選 擇區域1，同樣可利用前述的濕式化學蝕刻方法製造出一 階層形狀S。就所使用的濕式化學蝕刻方法，同樣可參考 第一示範具體實施例的說明。如此便可於半導體材料中形 成前所未見，尺寸遠小於100 nm的細微結構。同樣的方式， 其從而可用以處理表面，並且以指定的方式建立對應的粗 糙度。 圖5所示的係根據第五示範具體實施例之無抗蝕劑微影 方法的基本製造步騾之簡化剖面圖，相同的元件符號同樣 表示相同的層或元件，而下面將不對其作重覆說明該些元 件及相關聯的方法步騾。 通常，圖5所示之半導體材料中明顯的拓樸結構差異會 造成主要的問題，尤其是對慣用的光學微影方法而言更為 嚴重，因為無法（或是難度極高）於該等不同的平面中產生 清晰的影像。不過，根據圖1至4所示的無抗蝕劑微影方法， 即使在不同的平面中，亦可非常精確地摻雜選擇區域1， 並且可因此而提供格外精確的半導體光罩。 雖然係以矽半導體層為基礎對本發明加以說明，不過， 本發明並不受限於此，並且涵蓋等效的替代材料。依照相 同的方式，亦可於半導體電路中製造出閘極結構之外的其 -16- 1246714 發明說明續頁 (12) 它結構。同樣地，除了硼或BFji入以及NH4OH蝕刻之外， 亦可使用替代的離子束及替代的濕式化學蝕刻方法。 圖式簡單說明 該爭圖式中： 圖1 A至1 E所示的係用以圖解根據第一示範具體實施例 之無抗蝕劑微影方法的基本製造步驟之簡化剖面圖；
圖2 A至2D所示的係用以圖解根據第二示範具體實施例 之無抗蝕劑微影方法的基本製造步驟之簡化剖面圖； 圖3 A至3 E所示的係用以圖解根據第三示範具體實施例 之無抗蝕劑微影方法的基本製造步驟之簡化剖面圖； 圖4 A至4D所示的係用以圖解根據第四示範具體實施例 之無抗蝕劑微影方法的基本製造步驟之簡化剖面圖；及 圖5所示的係用以圖解根據第五示範具體實施例之無抗 蝕劑微影方法的基本製造步騾之簡化剖面圖。 圖式代表符號說明 1 掺雜區
2 硬光罩層中的植入區 3 半導體晶圓 4 閘極氧化層 5 多晶矽層 ΗΜΓ 硬光罩層 TM 載體材料 HM 半導體光罩層 〇 開孔 -17-

Claims (1)

  1. Ι246^|ς4ΐ3681()號專利巾請案 中文申凊專利範圍替換本(94年1月） 拾、申請專利範圍 1.種於一載體材料中製造細微結構的無抗蝕劑微影方 法’其包括下面的步驟： a) 製備载體材料（ΤΜ、ΗΜ，）； b) 於該載體材料（TM、HM，）上形成一半導體光罩層 (HM)； c) 貫施一選擇性離子植入（〗），用以摻雜該半導體光罩 層（HM)之選擇區域； d) 對該半導體光罩層（HM)之未被摻雜的區域（1)進行 濕式化學移除，以便形成一半導體光罩；及 e) 利用該經過圖案化之半導體光罩實施該載體材料 (TM、HM’）之一圖案化處理。 2 ·如申請專利範圍第1項之方法， 其特徵為在步驟a)中形成一硬光罩層（HM，）作為該載 體材料（TM)的最上層。 3 ·如申請專利範圍第2項之方法， 其特徵為以一 TEOS、Si02、氮化物、Sic或BpSG層作 為該硬光罩層（HM’）。 4·如申請專利範圍第！、2或3項之方法，其特徵為在步驟a) 中實施該載體材料（TM、HM，）之一平面化處理。 5.如申請專利範圍第1、2或3項之方法，其特徵為在步 1246714 Γ^^——Ί 申請專利範圍續頁 驟b)中形成一非結晶的、多晶的或結晶的半導體層。 6 _如申請專利範圍第1、2或3項之方法，其特徵為在步驟b) 中形成一未被摻雜或輕微p摻雜的半導體層。 7. 如申請專利範圍第1、2或3項之方法，其特徵為在步驟b) 中形成一厚度介於10 nm至20 nm之間的半導體層（HM)。 8. 如申請專利範圍第1、2或3項之方法，其特徵為在步驟c) 中實施基本上垂直該半導體光罩層（HM)之離子植入（I)。 9. 如申請專利範圍第1、2或3項之方法，其特徵為在步驟c) 中實施以聚焦離子束所進行之一直接微影寫入。 1 〇 .如申請專利範圍第9項之方法， 其特徵為 可實施一單光源-單光束方法或一單光源-多重光束方 法或一多重光源-單光束方法或一多重光源-多重光束方 法。 1 1 .如申請專利範圍第1、2或3項之方法，其特徵為在步驟 c)中實施以可程式光罩所進行之一離子束微影。 1 2 ·如申請專利範圍第1、2或3項之方法，其特徵為在步驟 c)中實施以一投影光罩所進行之一離子束微影。 1 3 ·如申請專利範圍第1、2或3項之方法，其特徵為步驟c) 中所使用的一植入能量為1 keV至10 keV，而一植入劑量 為 1E13 cnT2 至 5E14 cnT2。 1246714 申請專利範園續頁 —— 申明專利範圍第1、2或3項之方法，其特徵為在步驟 C)中貫加一摻雜物濃度高於1 E 1 9個原子/立方公分的_ 型摻雜。 F 申明專利範圍第1、2或3項之方法，其特徵為在步驟 實也‘準的多晶石夕濕式触刻方法，以移除一選擇 度>1〇〇之遠半導體光罩層（HM)的未被摻雜區域。 申明專利範圍第1、2或3項之方法，其特徵為在步驟 e)中實施一非等向性的蝕刻方法。 17· '——中一違^ »j, 體材料中製造細微結構的無抗蝕劑微影 方法，其包括下面的步驟： a)實施一選擇性M 離子植入（I)，用以摻雜該半導體材料 (TM)之選擇區域；及 b)對該半導體〗士止、| 、 ’之已摻雜或未被摻雜的區域（1)進行 式化予移除’以便製造該等細微結構。 18.如申請專利範圍第17項之方法， 其特徵為以一非牡曰 、、、口日日的、夕日日的或結晶的半導體作 該半導體材料（TM)。 1 9 ·如申請專利範圍 犯圍弟丨7或18項之方法， 其特徵為以未#彳灸^ I Α 一 多雜或輕微的Ρ摻雜半導體作為該半 導體材料（ΤΜ)。 2 0 ·如申請專利範圖 圍第17或18項中其中一項之方法，其特徵 1246714 Γ— -^ 申請專利範圍續頁 為在步驟a)中實施基本上垂直該半導體材料之離子植入 (I) ° 2 1 .如申請專利範圍第1 7或1 8項中其中一項之方法，其特徵 為在步驟a)中實施以一聚焦離子束所進行之一直接微影 寫入。 22.如申請專利範圍第1 7或1 8項中其中一項之方法，其特徵 為可實施一單光源-單光束方法或一單光源-多重光束方 法或一多重光源-單光束方法或一多重光源-多重光束方 法。 2 3.如申請專利範圍第17或18項中其中一項之方法，其特徵 為在步驟a)中實施以一可程式光罩所進行之一離子束微 影。 24.如申請專利範圍第1 7或1 8項中其中一項之方法，其特徵 為在步驟a)中實施以一投影光罩所進行之一離子束微 影。 2 5 .如申請專利範圍第1 7或1 8項中其中一項之方法，其特徵 為在步驟a)中所使用的一植入能量為1 keV至lOkeV，而 一植入劑量為1E 13 cm·2至5E 14 cm·2。 26。如申請專利範圍第17或18項中其中一項之方法，其特徵 為在步驟a)中實施一摻雜物濃度高於1 E 1 9個原子/立方 公分的一 p型摻雜。 1246714 27.如申請專利範圍第17或18項中其 為在步驟b)中實施一標準的多晶 除一選擇度>100之該半導體材料 申請專利範圍續頁 一項之方法，其特徵 濕式蝕刻方法，以移 未被摻雜區域。
TW091136810A 2001-12-21 2002-12-20 Resistless lithography method for fabricating fine structures TWI246714B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10163346A DE10163346A1 (de) 2001-12-21 2001-12-21 Resistloses Lithographieverfahren zur Herstellung feiner Strukturen

Publications (2)

Publication Number Publication Date
TW200305191A TW200305191A (en) 2003-10-16
TWI246714B true TWI246714B (en) 2006-01-01

Family

ID=7710425

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091136810A TWI246714B (en) 2001-12-21 2002-12-20 Resistless lithography method for fabricating fine structures

Country Status (7)

Country Link
US (1) US7318993B2 (zh)
EP (1) EP1456870B1 (zh)
JP (1) JP2005513812A (zh)
CN (1) CN100524618C (zh)
DE (2) DE10163346A1 (zh)
TW (1) TWI246714B (zh)
WO (1) WO2003056611A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060275505A1 (en) * 2005-06-06 2006-12-07 Ignacio Cisneros Method and composition for increasing the alkalinity of the body
KR100924611B1 (ko) * 2007-05-11 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
EP2144117A1 (en) * 2008-07-11 2010-01-13 The Provost, Fellows and Scholars of the College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin Process and system for fabrication of patterns on a surface
CN102113100A (zh) * 2008-08-07 2011-06-29 株式会社藤仓 半导体装置的制造方法
US8481400B2 (en) * 2010-09-17 2013-07-09 Infineon Technologies Ag Semiconductor manufacturing and semiconductor device with semiconductor structure
US9941125B2 (en) * 2015-08-31 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
KR20180088722A (ko) * 2015-12-02 2018-08-06 베링거잉겔하임베트메디카게엠베하 칩 상에 다수의 측정 영역들을 제조하는 방법 및 다수의 측정 영역들을 갖는 칩
US10515817B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming features of semiconductor structure having reduced end-to-end spacing
US10658180B1 (en) * 2018-11-01 2020-05-19 International Business Machines Corporation EUV pattern transfer with ion implantation and reduced impact of resist residue
CN111383920B (zh) * 2018-12-29 2024-06-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
EP3719576A1 (en) 2019-04-04 2020-10-07 IMEC vzw Resistless pattering mask

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119974A (en) 1974-08-12 1976-02-17 Fujitsu Ltd Kibanjoheno pataanno sentakukeiseiho
JPS56116626A (en) * 1980-02-20 1981-09-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Pattern formation
US4450041A (en) * 1982-06-21 1984-05-22 The United States Of America As Represented By The Secretary Of The Navy Chemical etching of transformed structures
JPS6351641A (ja) 1986-08-21 1988-03-04 Oki Electric Ind Co Ltd 単結晶または多結晶Ｓｉ膜の微細パタ−ン形成方法
JP2641448B2 (ja) 1987-05-13 1997-08-13 株式会社日立製作所 光学部品の製造方法
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
JPH0234922A (ja) * 1988-07-25 1990-02-05 Fujitsu Ltd 半導体装置の製造方法
DE68925774T2 (de) * 1988-10-02 1996-08-08 Canon Kk Feinbearbeitungsmethode für kristallines Material
US5106764A (en) * 1989-04-10 1992-04-21 At&T Bell Laboratories Device fabrication
JPH07162046A (ja) * 1993-12-02 1995-06-23 Mitsubishi Chem Corp 選択的エッチング方法
JPH08250403A (ja) 1995-03-15 1996-09-27 Hitachi Ltd パターンイオンビーム投射方法およびその装置
CA2197400C (en) * 1997-02-12 2004-08-24 Universite De Sherbrooke Fabrication of sub-micron silicide structures on silicon using resistless electron beam lithography
JP3087685B2 (ja) 1997-06-04 2000-09-11 日本電気株式会社 半導体装置の製造方法
KR100248888B1 (ko) * 1998-01-07 2000-03-15 윤종용 트랜치 격리의 형성 방법
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
DE10000003C2 (de) * 2000-01-03 2001-12-06 Infineon Technologies Ag Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen

Also Published As

Publication number Publication date
CN1606797A (zh) 2005-04-13
US7318993B2 (en) 2008-01-15
TW200305191A (en) 2003-10-16
WO2003056611A3 (de) 2003-12-24
US20050106861A1 (en) 2005-05-19
EP1456870A2 (de) 2004-09-15
DE50203707D1 (de) 2005-08-25
WO2003056611A2 (de) 2003-07-10
JP2005513812A (ja) 2005-05-12
EP1456870B1 (de) 2005-07-20
DE10163346A1 (de) 2003-07-10
CN100524618C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
KR101926298B1 (ko) 집적 회로 패터닝 방법
US7354847B2 (en) Method of trimming technology
TWI247351B (en) A method of varying etch selectivities of a film
TWI581308B (zh) 圖案化基板之方法
US11145519B2 (en) Mechanisms for forming patterns using multiple lithography processes
TW202006823A (zh) 改善euv阻劑及硬遮罩選擇性的圖案化方案
TWI246714B (en) Resistless lithography method for fabricating fine structures
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
TW200842510A (en) High-z structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels
CN109786226A (zh) 半导体装置的形成方法
TWI234881B (en) Phosphoric acid free process for polysilicon gate definition
JP4220229B2 (ja) 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
KR101219464B1 (ko) 반도체 장치 및 그 제조 방법
TWI259330B (en) Stencil mask, production method thereof, exposure apparatus, exposure method and electronic device production method
TW200402099A (en) Method of etching a dielectric material in the presence of polysilicon
JP2006245462A (ja) 転写マスクの製造方法
KR20100065974A (ko) 반도체 필라의 제조방법 및 반도체 필라가 구비된 전계효과트랜지스터
KR100816210B1 (ko) 반도체 장치 형성 방법
JP4052430B2 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
KR100598103B1 (ko) 패턴 형성 방법
JP5428318B2 (ja) イオン注入用ステンシルマスク及びその製造方法
JPWO2003054973A1 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
KR100379514B1 (ko) Ｘ-레이 마스크 제조방법
TWI241642B (en) Method of fabricating shallow trench isolation for avoiding wafer scratch

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees