TWI244213B - Thin film transistor, active matrix substrate, display device and electronic equipment - Google Patents

Thin film transistor, active matrix substrate, display device and electronic equipment Download PDF

Info

Publication number
TWI244213B
TWI244213B TW093118874A TW93118874A TWI244213B TW I244213 B TWI244213 B TW I244213B TW 093118874 A TW093118874 A TW 093118874A TW 93118874 A TW93118874 A TW 93118874A TW I244213 B TWI244213 B TW I244213B
Authority
TW
Taiwan
Prior art keywords
region
thin film
film transistor
concentration
low
Prior art date
Application number
TW093118874A
Other languages
English (en)
Other versions
TW200518346A (en
Inventor
Shin Koide
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200518346A publication Critical patent/TW200518346A/zh
Application granted granted Critical
Publication of TWI244213B publication Critical patent/TWI244213B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

1244213 (υ 坎、發明說明 [發明所屬之技術領域] 本發明關於薄膜電晶體，主動矩陣基板，顯示裝置， 及電子機器。 【先前技術】 在以液晶裝置爲始之顯示裝置領域中大多要求高亮度 或阔精細，例如伴隨現在照片之數位化發展，期待著不需 要印刷即可享受和習知照片同樣鮮豔影像的顯示裝置之開 又 但是’此種咼精細顯示裝置以現狀技術乃難以實現。 *"、主次理由爲’晝素使用之電晶體之〇F F狀態（非導通 狀態）電流無法降低。 習知以非晶質矽製作液晶裝置之薄膜電晶體之半導體 層的方法，有例如以低溫多晶矽膜製作之方法或高溫多晶 石夕膜製作之方法。以低溫多晶砂膜製作之方法，可於畫素 周邊構成影像信號之供給電路，而且具有可使用大型玻璃 基板之優點’因此有望成爲其中可以實現超高精細度之液 晶顯示面板者。但是’低溫多晶砂膜之膜中存在較多缺 陷，因而〇F F狀態電渝較高，爲先前所述三個方法之中 最高者’此點則不適用於高精細度之液晶顯示面板，此爲 其問題點。 爲降低薄膜電晶體之〇F F狀態電流，習知者有採用 和L S I技術相同之L D D型接面構造、或者接面部由平 面觀看時成爲由閘極端緣部朝外側突出之補償構造（例如 -4- (2) 1244213 專利文獻1 )。 專利文獻1 :特開平1 1 — 177〇97號公報。 【發明內容】 (發明所欲解決之課題） 具有上述L D D構造之薄膜電晶體，可以降低受到聞 極電壓影響而變高之〇 F F狀態電流。但是，就超高精細 度顯示裝置而言，液晶電容係和畫素面積成比例變小’因 而保持特性顯著降低，僅依據L D D構造之〇F F狀態電 流之降低，亦難以達成抑制上述保持特性之降低。 另外，具有補償構造之薄膜電晶體雖較具有L D D構 造之薄膜電晶體可以獲得更佳之〇F F狀態電流特性，但 是熱載子引起之特性劣化變爲顯著，存在難以確保信賴性 之問題。 本發明有鑑於上述習知技術之問題點，目的在於在於 提供，一種〇 F F狀態電流可以降至極低位準、且具有極 佳信賴性，適用於超高精細度顯示裝置之畫素驅動元件或 周邊電路的薄膜電晶體及具備其之主動矩陣基板、以及顯 示裝置。 (用以解決課題的手段） 爲解決上述問題之本發明之薄膜電晶體，係具有：設 於絕緣基板上之半導體層；閘極；及連接於上述半導體層 之汲極及源極者；其特徵爲··上述半導體層具有：連接於 -5- (3) 1244213 上述汲極，被擴散有高濃度雜質的高濃度雜質區域；設於 上述高濃度雜質區域之閘極側，被擴散有低濃度雜質的低 濃度雜質區域；及設於上述低濃度雜質區域之閘極側，被 擴散有微量濃度雜質而成之.區域、或者設爲本質半導體區 域的補償區域。 依該構成，藉由上述補償區域之設置可以減少閘極附 近之缺陷，結果可以減少〇F F狀態電流，且藉由補償區 域外側（電極測）設置之低濃度雜質區域可以緩和汲極附 近之電場集中，習知補償構造電晶體之問題點之熱載子劣 化將難以發生。依此則，0 F F狀態電流相較於習知補償 構造之薄膜電晶體可以更降低，且熱載子劣化相較於習知 L D D構造之薄膜電晶體更難發生，可以實現高性能、高 信賴性之薄膜電晶體。 本發明之薄膜電晶體可爲具有：以高濃度N型雜質擴 散之高濃度雜質區域；以低濃度N型雜質擴散之低濃度雜 質區域；及被擴散有微量濃度P型雜質而成之區域、或者 設爲本質半導體區域的補償區域者，爲N通道型。 又，本發明之薄膜電晶體可爲具有：以高濃度P型雜 質擴散之高濃度雜質區域；以低濃度P型雜質擴散之低濃 度雜質區域；及被擴散有微量濃度N型雜質而成之區域、 或者設爲本質半導體區域的補償區域，爲p通道型。 依該構成，不論N型或P型均可以降低薄膜電晶體之 漏電流，可以確保信賴性。 本發明之薄膜電晶體可以構成爲具有：電連接於上述 -6 - (4) 1244213 閘極，平面上覆蓋上述半導體層之補償區域而形成的第2 聞極。 於該構成中較好是，上述第2閘極被形成於較上述高 濃度雜質區域更內側。 依該構成，藉由來自上述第2閘極之電場，上述補償 區域、或者包含低濃度雜質區域之區域某一程度上可以被 活化，因此可以提升薄膜電晶體之Ο N狀態電流特性。依 此則，例如製造誤差等引起之補償區域或低濃度雜質區域 之T F T動作方向之長度變大之情況下，該薄膜電晶體之 〇N狀態電流亦不容易降低。 上述第2閘極較好是挾持上述閘極設於上述半導體層 之相反測。於該構成中，可爲在上述第2閘極與上述閘極 間存在絕緣膜，介由貫穿上述絕緣膜之接觸孔始上述兩閘 極導電連接之構成。 本發明之薄膜電晶體，可以具有多數個上述閘極。亦 即，本發明之薄膜電晶體可爲多重閘極構造。依該構成， 可以降低1個閘極兩側之電壓，更能實現減少〇F F狀態 電流。 本發明之主動矩陣基板，其特徵爲具備上述說明之本 發明之薄膜電晶體。依該構成，作爲晝素開關元件或周邊 電路元件必備之薄膜電晶體可以由本發明之薄膜電晶體構 成，因此可以提供畫素之保持特性良好，而且開關元件之 信賴性良好、適用超高精細度顯示裝置的主動矩陣基板。 本發明之顯示裝置，其特徵爲具備上述說明之本發明 (5) 1244213 之主動矩陣基板。依該構成，可以提供畫素之保持特性良 好，及信賴性良好之超_精細度顯不裝置。 該顯示裝置具備：多數條掃描線；多數條資料線；薄 膜電晶體及晝素電極，彼等各被配置於上述多數條掃描線 與上述多數條資料線之交叉點；資料線驅動電路，用於供 給資料至上述多數條資料線；及掃描線驅動電路，用於供 給掃描信號至上述多數條掃描線；上述資料線驅動電路具 有多工器電路’可以對應選擇信號而由一影像信號線將影 像信號選擇輸出至多數條資料線；上述多數條掃描線與上 述多數條資料線之交叉點上配置之各個薄膜電晶體，可爲 上述說明之本發明之薄膜電晶體形成。 依該構成，可減少資料線驅動電路部之配線數，容易 對應超高精細度顯示裝置之同時，可以解決成爲超高精細 度顯示裝置之問題之畫素部.薄膜電晶體之漏電流，而且可 以確保信賴性。 於該顯示裝置中具備：多數條掃描線；多數條資料 線；薄膜電晶體及畫素電極，彼等各被配置於上述多數條 掃描線與上述多數條資料線之交叉點；資料線驅動電路， 用於供給資料至上述多數條資料線；及掃描線驅動電路， 用於供給掃描信號至上述多數條掃描線；上述資料線驅動 電路具有多工器電路，可以對應選擇信號而由一影像信號 線將影像信號選擇輸出至多數條資料線；上述多工器電路 之薄膜電晶體，可由上述說明之本發明之薄膜電晶體形 成。 -8- (6) 1244213 本發明之薄膜電晶體具有高信賴性，即使形成複雜周 邊驅動電路時亦可確保顯示裝置之信賴性。又，〇 F F狀 態電流變少，因此即使導入複雜電路時亦可抑制消費電力 於最小限度。因此，例如於資料線驅動電路部，可以無問 題地追加，和選擇信號對應，而可以選擇1條晝素信號線 之影像信號並輸出於多數條資料線的多工器等電路。多工 器對於資料線驅動電路部之配線數減少特別有效，因此容 易對應超高精細度顯示裝置。 本發明之電子機器，其特徵爲具備上述說明之本發明 之顯示裝置。依該構成，可以提供具備高畫質、高精細度 顯示部之電子機器。 【實施方式】 (薄膜電晶體） (第1實施形態） 圖1爲本發明薄膜電晶體之第1實施形態之斷面構成 圖。圖1所示T F T 3 0 0係於玻璃或石英等絕緣性材料構 成之基板本體l〇a上主要由：介由底層絕緣膜11形成之 由多晶矽構成之半導體層42，覆蓋該半導體層42而形成 的絕緣薄膜（閘極絕緣膜）2，閘極3 2，源極1 6，及汲極 1 7構成。 半導體層42，係具備：和閘極3 2呈對向之通道區域 1 a，接續該通道區域1 a的補償區域1 a 1、1 a2，低濃度源 極區域1 b及低濃度汲極區域1 c，以及高濃度源極區域1 d -9 - (7) 1244213 及高濃度汲極區域1 e。 上述通道區域1 a及補償區域1 a 1、1 a2爲未被植入雜 質之本質半導體區域、或者植入微量雜質之微量濃度雜質 區域，植入雜質時，N ch電晶體時可以藉由植入5x10 12 / cm2以下摻雜量之硼離子予以形成。 上述低濃度源極區域1 b及低濃度汲極區域1 c係相對 於半導體層4 2被擴散低濃度雜質之區域，例如N c h電晶 體時可以植入約lx 1〇13/ cm2摻雜量之磷離子而形成。 高濃度源極區域1 d及高濃度汲極區域1 e係相對於半 導體層4 2被擴散高濃度雜質之區域，例如N c h電晶體時 可以植入約lx 1〇15 / cm2摻雜量之磷離子而形成。 亦即，本實施形態之T F 丁 3 00具有：挾持通道區域 1 a而於兩側形成有低濃度雜質區域（1 b、1 c )，及接續 其之高濃度雜質區域（Id、le)的L D D (Lightly Doped D r a i η )構造。 又，如圖1所示，本實施形態之T F T 3 0 0，係於通 道區域1 a與低濃度源極區域1 b之間具備補償區域1 a 1， 於通道區域1 a與低濃度汲極區域1 c之間具備補償區域 la2，微具有所謂補償構造者。 上述低濃度源極區域1 b、低濃度汲極區域1 c之長度 (LDD長度）L dd，較好是設爲0.5〜1.5/zm，補償區 域1 a 1、1 a2之長度（補償長度）L 〇較好是設爲〇 . 2 5〜 1 . 5 // m。彼等L D D長度L d d、補償長度L 〇設爲上述 範圍時，於大約400ppi(25.4mm長度包含之畫素數）之 -10- (8) 1244213 超高精細度顯示裝置確認亦可以獲得良好之〇 fr F狀態電 流特性。 具備L D D構造之T F T ( N ch )，當閘極電壓朝 負値變大時之0 F F狀態電流之增加（上升）可以被減 少，但是和自動對準方式T F T必較時〇F F狀態電流之 最小値反而變大。其理由爲：欲形成低濃度雜質區域時， 需於閘極附近進行雜質植入而導致閘極附近之缺陷增加， 結果，介由該缺陷流入之〇F F狀態電流增加。和高濃度 雜質之植入不同，低濃度雜質植入時產生之缺陷具有難以 自行修復之性質。 另外，於補償構造之T F T，雖可以良好地降低 〇F F狀態電流，但電晶體〇N (導通）時，構成補償區 域之本質半導體區域（或者微量濃度雜質區域）被活化， 於該補償區域與高濃度雜質區域（汲極/源極區域）之間 產生電場，該電場集中引起之熱載子會導致電晶體特性劣 化。 相對於此，本實施形態之T F T 3 0 0，係於低濃度雜 質區域（1 b、1 c )與閘極間設置補償區域1 a 1、1 a2，可 以減少閘極附近之缺陷，依此則可以降低L D D構造之問 題點之〇F F狀態電流最小値。另外，藉由接續補償區域 1 a 1、1 a2之低濃度雜質區域（1 b、1 c )可以緩和源極/ 汲極附近之電場集中，可以防止補償構造之問題點之熱載 子引起之電晶體劣化。藉由彼等作用’ ◦ F F狀態電流可 以較習知補償構造之薄膜電晶體更降低’而且’和習知 -11 - (9) 1244213 L D D構造之薄膜電晶體比較可以減少熱載子引起之劣 化，具有極佳效果。 因此，具備上述構成之本實施形態之T F T 3 0 0 ’極 適用於要求〇 F F狀態電流被抑制於極低位準之超高精細 度顯示裝置，使用該T F T 3 0 0則可以實現4 0 0 p p i以上 超高精細度顯示裝置。 又，上述實施形態中以僅具備1個閘極之單閘極構造 爲例說明，但本發明之薄膜.電晶體亦適用，設置多數個閘 極極與彼等對應之多數個通道區域之所謂多重閘極構造。 藉由該多重閘極構造，挾持1個通道區域之源極/汲極區 域間之電壓變低，因此◦ F F狀態電流更能降低。 又，上述實施形態中，係於通道區域兩側設置補償區 域lal、la2極低濃度雜質區域（lb、lc )之構成，然上 述補償區域與低濃度雜質區域若是至少設於汲極測時，效 果雖較實施形態之構成變小，但是可以獲得上述〇F F狀 態電流極熱載子劣化之降低效果。 (第2實施形態） 圖2爲本發明薄膜電晶體之第2實施形態之斷面構成 圖。 圖2所示T F T (薄膜電晶體）3 1 0，係針對圖1之 T F T 3 00，設置電連接於閘極32的斷面呈大略丁字狀 之翼狀閘極（第2聞極）3 5。該翼狀聞極3 5形成爲平面 上覆蓋半導體層42上之閘極32極半導體層42之補償區 -12- (10) 1244213 域1 a 1、1 a2，本實施形態中，翼狀閘極3 5之圖示左右方 向之端緣係位於半導體層42之低濃度源極區域1 b、低濃 度汲極區域1 c之平面區域內。介由貫穿第1層間絕緣膜 1 3之接觸孔49使翼狀閘極3 5與閘極3 2進行電連接。 本實施形態之T F T 3 1 0，如圖2所示，翼狀閘極3 5 被配置於補償區域1 a 1、1 a2上，因此T F T 3 1 0之〇N 狀態時來自翼狀閘極 3 5之電場將被施加於補償區域 1 a 1、1 a2極L D D區域（低濃度源極區域1 b、低濃度汲 極區域1 c )之一部分。藉由翼狀閘極3 5之弱電場使上述 補償區域與L D D區域被適度活化，〇N狀態電流變爲容 易流通。特別是當補償長度L 〇或LDD長度L dd因爲 製造誤差變長，〇N狀態電流容易降低時，該翼狀閘極 3 5可以有效作用。另外，對補償區域1 a 1、1 a2或L D D 區域（1 b、1 c )不需施加高電場，因而可獲得高信賴性。 因此，依本實施形態之T F T 3 1 0，因爲具備翼狀閘 極3 5，因此除第1實施形態之τ F T 3 0 0之效果以外， 可以獲得良好之Ο N狀態電流特性之同時，可獲得高信賴 性及生產穩定性。 上述翼狀閘極3 5，可於源極1 6及汲極1 7形成時同 時形成’亦即，可採用於設置源極接觸孔1 1 6及/或汲極 接觸孔1 17之步驟，同時設置接觸孔49，於形成源極16 及/或汲極1 7之步驟同時形成上述翼狀閘極3 5。如上述 說明，和源極1 6乃至汲極1 7同時形成翼狀閘極3 5，則 不會增加步驟數即可製造本實施形態之T F T 3 1 0。 -13- (11) 1244213 (薄膜電晶體之製造方法） (第1實施形態） Μ下說明本發明之薄膜電晶體之製造方法之第1實施 Μ S °本實施形態中參照圖面說明製造上述第1實施形態 之薄膜電晶體之方法。 _ 3、4爲上述第1實施形態之薄膜電晶體之製造步 驟之斷面製程圖。 首先，如圖3(a)所示，於玻璃或石英等基板本體l〇a 上形成膜厚約5 0 0 nm之氧化矽作爲底層絕緣膜1 1。之後 如圖3(b)所示，於該底層絕緣膜1 1上形成多晶矽構成之 島狀半導體層42。該島狀半導體層42，係於底層絕緣膜 11 上藉由 P E C V D ( Plasma Enhanced Chemical Vapor Deposition)法等形成低氫濃度之非晶質矽層之後，藉由 激光雷射照射等使上述非晶質矽層多結晶化而成多晶矽層 之後，使用微影成像技術法施予圖型化而形成。另外，進 行上述非晶質矽之多結晶化之前，藉由離子摻雜、離子植 入等之離子注入法對非晶質矽層注入雜質離子亦可。此情 況下，摻雜量較好是設爲約5x10 12/ cm2。關於雜質之形 態一般是，當製造之電晶體爲N型時爲P型雜質，P型時 爲N型雜質，但是不限於此’可依據電晶體之臨限値電壓 設爲何値而適當變更雜質之形態。 之後如圖3(c)所示，藉由P E C V D法以特定膜厚形 成氧化政構成之絕緣膜（Η極絕緣膜）2。之後於絕緣膜 -14 - (12) 1244213 2上形成例如A 1 - N d等材料構成之閘極用薄膜3 2 a之 後，如圖3 ( c )所示，施予圖型化形成阻劑3 8。 之後以阻劑3 8爲遮罩使用磷酸、硝酸、醋酸之混合 酸液作爲蝕刻液對上述閘極用薄膜32 A進行溼飽刻，而 於特定平面區域形成_極3 2。此時，如圖3 ( d)所示，形 成較阻劑3 8細之閘極3 2。具體言之爲，進行蝕刻使阻劑 3 8之下緣端部與閘極3 2之邊緣端部間距離L 〇成爲約1 β m 〇 之後，於設有上述阻劑3 8之狀態下，由阻劑3 8側對 半導體層42植入雜質，據以形成導入有低濃度雜質之低 濃度區域（η —區域）1 B、1 C。藉由該雜質導入使於低 濃度區域1 Β、1 C之間形成由本質半導體（或導入微量 濃度雜質之半導體）構成之半導體區域1 Α。上述阻劑 3 8係較閘極3 2之端緣更朝外側（左右方向兩側）突出， 因此，於該阻劑3 8產生之陰影部分，可以形成具有和上 述距離L 〇相當長度的區域作爲補償區域1 a 1、1 a2。 上述雜質之注入可使用離子摻雜、離子植入等之離子 注入法。該區域1 B、1 C形成時之摻雜量，例如N ch 電晶體（磷離子）時可設爲約1x1 〇i3/ cm2 □〜8x10 13 / c m2 □之範圍。 之後，剝離阻劑3 8，如圖4(a)所示’再度使用微影 成像技術法對阻劑3 9施予圖型化。阻劑3 9形成爲’覆蓋 半導體層4 2上之閘極3 2，且和上述低濃度區域1 B、 1 C有一部分重疊。具體言之爲，圖3(c)所示低濃度區 -15- (13) 1244213 域1 B、1 C與圖4 ( a )之阻劑3 9之重疊長度（圖中以 L dd表示之長度）爲約0.5〜1.5/zm。 之後，由阻劑3 9測對半導體層42植入雜質，由阻劑 3 9朝外側之半導體層 42形成高濃度雜質區域（η +區 域）1 d、1 e。上述雜質之注入可使用離子摻雜、離子植入 等之離子注入法。彼等高濃度雜質區域（1 d、1 e )形成時 之摻雜量，例如N ch電晶體（磷離子）時可設爲約 lxl01:>/cni2□〜10xl〇1：> / cm2□之範圍。 又，於阻劑 3 9所遮罩之區域之半導體層42，如圖 4 (a)所示，形成具有長度L dd之低濃度雜質區域（lb、 i c )，於彼等低濃度雜質區域（1 b、1 c )所挾持區域之半 導體層42，成爲未導入雜質之本質半導體區域或者摻雜 微量雜質之微量雜質區域。 之後，剝離阻劑3 9，對半導體層42照射激光雷射 等，使導入半導體層42之雜質成爲活化狀態。 之後如圖4 (b )所示，形成約4 0 0 n m膜厚之氧化矽以 覆蓋閘極3 2與絕緣膜2，而形成層間絕緣膜1 3。於此可 以取代上述照射激光雷射使雜質成爲活化狀態，而改藉由 加熱爐等加熱裝置加熱基板至約3 0 0 °C而使導入半導體層 42之雜質成爲活化狀態。 之後如圖4 (b c)所不，藉由微影成像技術法形成貫通 層間絕緣膜1 3而到達半導體層42之高濃度源極區域 i d、高濃度汲極區域1 e的2個接觸孔1 1 6、U 7。之後於 餍間絕緣膜1 3上藉由濺射法等方法形成例如T i / a 1 / -16- (14) 1244213 T i之積層膜，之後藉由微影成像技術法對上述積層膜施 予圖型化形成圖4 ( c )之源極1 6及汲極1 7。 藉由上述圖3及圖4之步驟可以製成上述說明之實施 形態之TFT 300，其具備：於半導體層42之通道區域 1 a兩側分別形成之補償區域1 a 1、1 a2，以及於彼等半導 體區域1 A外側分別形成之低濃度源極區域1 b、低濃度 汲極區域1 c。 本實施形態之薄膜電晶體之製造方法中，於半導體層 4 2之雜質植入步驟之後或'途中，較好是設置氫處理步 驟。此情況下適用之方法爲，例如於基板溫度 3 0 0 °C〜 3 5 〇 t使用R F電漿裝置照射氫電漿之方法、或者和半導 體製程之燒結處理同樣地，將基板導入燒結熔爐施予加熱 之方法。 本發明之薄膜電晶體具有補償構造及L D D構造，製 I δ吳差（變動）引起之彼等長度（補償長度L 〇、LDD 長度L dd )之誤差成爲〇Ν狀態電流誤差之原因。因 胃’藉由進行上述氫處理，多晶矽之結晶缺陷將被氫原子 補償而能確保〇N狀態電流之穩定，因此可以補償上述製 程誤差引起之Ο N狀態電流不足，可以確保薄膜電晶體之 特性。 (第2實施形態） 以下參照圖1 1及1 2說明本發明之薄膜電晶體製造方 法之第2實施形態。圖1 1及1 2爲本實施形態之製造方法 -17 - (15) 1244213 之斷面步驟圖。本實施形態中，如製造上述第1實施形態 之薄膜電晶體的方法所說明，圖11及1 2之構成要素中， 和圖 1 - 4相同之構成者被附加同一符號，並省略其說 明。 首先，如圖1 1 (a )所示，於坡璃或石英等基板本體 l〇a上形成膜厚約5 00nm之氧化矽作爲底層絕緣膜11。 之後如圖3(b)所示，於該底層絕緣膜1 1上形成多晶矽構 成之島狀半導體層42。該島狀半導體層42，係於底層絕 緣膜 11 上藉由 P E C V D ( Plasma Enhanced Chemical Vapoi* Deposition )法等形成低氫濃度之非晶質矽層之 後，藉由激光雷射照射等使上述非晶質矽層多結晶化而成 多晶矽層之後，使用微影成像技術法施予圖型化而形成。 另外，進行上述非晶質矽之多結晶化之前，藉由離子摻 雜、離子植入等之離子注入法對非晶質矽層注入雜質離子 亦可。此情況下，摻雜量較好是設爲約 5x1 O12/ cm2。關 於雜質之形態一般是，當製造之電晶體爲N型時爲P型雜 質，P型時爲N型雜質，但是不限於此，可依據電晶體之 臨限値電壓設爲何値而適當變更雜質之形態。 Z後如圖11(c)所不’藉由P E CVD法以特定膜厚 形成氧化矽構成之絕緣膜（閘極絕緣膜）2。之後於半導 體層4 2上之特定位置施予圖型化形成阻劑3 8。 之後，以阻劑3 8爲遮罩對半導體層42植入雜質，據 此而於半導體層42形成導入有低濃度雜質之低濃度區域 (η —區域）1 B、1 C。又，於彼等低濃度區域1 B、 -18- (16) 1244213 1 C之間形成由本質半導體（或導入微量濃度雜質之半導 體）構成之半導體區域1 A。上述雜質之注入可使用離子 摻雜、離子植入等之離子注入法。該區域1 B、1 C形成 時之摻雜量，例如N ch電晶體（磷離子）時可設爲約 lxlOl3/cm2□〜8xlOl3/cm2□之範圍。 之後，剝離阻劑3 8，如圖1 2 (a)所示，再度使用微影 成像技術法對阻劑3 9施予圖型化。阻劑3 9形成於，包含 半導體層42之半導體區域1 A、一部分和上述低濃度區 域1 B、1 C重疊之區域。具體言之爲，圖i1(c)所示 低濃度區域1 B、1 C與圖12 ( a )之阻劑3 9之重疊長度 (L dd)爲約 0.5 〜1.5/zm。 之後，由阻劑3 9側對半導體層42植入雜質，由阻劑 3 9朝外側之半導體層4 2形成高濃度雜質區域（n +區 域）1 d、1 e。上述雜質之注入可使用離子摻雜、離子植入 等之離子注入法。彼等高濃度雜質區域（1 d、1 e )形成時 之摻雜量，例如N ch電晶體（磷離子）時可設爲約 lxlOi5/cm2□〜l〇xl〇15/cm2□之範圍。 又，於阻劑3 9所遮罩之區域之半導體層42，形成具 有如圖12 (a)所示長度L dd之低濃度雜質區域（lb、 1 c )。結果，於彼等低濃度雜質區域（1 b、1 c )所挾持區 域之半導體層42，被形成未導入雜質之本質半導體區域 或者摻雜微量雜質之微量雜質區域。 之後，剝離阻劑3 9，對半導體層42照射激光雷射 等，使導入半導體層42之雜質成爲活化狀態。 -19- (17) 1244213 之後如圖4 (b )所示，介由絕緣膜2在和半導體區域 1 A對向之區域，使用微影成像技術法等形成閘極3 2。該 閘極 32形成爲，由低濃度雑質區域（lb、lc)之半導體 區域1 A側之邊緣端部起分離特定距離（L 〇 )。依此則 於半導體層1 A內形成和閘極3 2呈對向之通道區域〗a之 同時，形成配置於其兩側、且和閘極3 2不呈對向之補償 區域 1 a 1、1 a 2。 之後如圖l2(c)所示，形成約40 0 nm膜厚之氧化矽以 覆蓋閘極3 2與絕緣膜2，而形成層間絕緣膜1 3。於此可 以取代上述照射激光雷射使雜質成爲活化狀態，而改藉由 加熱爐等加熱裝置加熱基板至約3 0 (TC而使導入半導體層 42之雜質成爲活化狀態。 之後，藉由微影成像技術法形成貫通層間絕緣膜1 3 而到達半導體層42之高濃度源極區域Id、高濃度汲極區 域1 e的2個接觸孔1 1 6、1 1 7。之後於層間絕緣膜1 3上 藉由濺射法等方法形成例如T i / A 1/ T i之積層膜，之 後藉由微影成像技術法對上述積層膜施予圖型化而形成圖 12(c)之源極16及汲極17。 藉由上述圖11及圖12之步驟可以製成上述說明之實 施形態之T F T 3 0 0，其具備：於半導體層42之通道區 域1 a兩側分別形成之補償區域1 a丨、1 a2，以及於彼等補 償區域lal、la2外側分別形成之低濃度源極區域lb、低 濃度汲極區域1 c。 本實施形態之薄膜電晶體之製造方法中，和上述說明 -20- (18) 1244213 之實施形態同樣，於半導體層4 2之雜質植入步驟之後或 途中，較好是設置氫處理步驟。 本實施形態之薄膜電晶體之製造方法中，形成閘極 3 2以前可進行退火處理使雜質成爲活化狀態。如此則， 雜質活化之退火處理溫度不受構成閘極3 2之材料之耐熱 溫度限制，可以提升退火溫度，可以提升雜質之活化率。 另外，因雜質導入而變劣化之半導體層42之結晶特性可 以回復。 (顯示裝置） 以下說明具有本發明薄膜電晶體之顯示裝置之實施形 態。以下實施形態中以液晶裝置作爲本發明之顯示裝置之 一例，參照圖面說明之。 圖5 ( a )爲本實施形態之液晶裝置之各構成要素由 對向基板側看到之平面構成圖。5 ( b )爲5 ( a )之Η -Η線之斷面構成圖。圖6爲液晶裝置之顯示區域中以矩陣 狀配列形成之多數個畫素之電路構成圖。 (液晶裝置之全體構成） 如圖5 ( a )及（b )所示，本實施形態之液晶裝置之 構成爲，以平面略呈矩形框狀之封裝構件5 2貼合T F T 陣列基板（主動矩陣基板）1 〇與對向基板2 0 ’於該封裝 構件5 2包圍之區域內封入液晶層5 0。於封裝構件5 2之 內周側形成平面略呈矩形框狀之周邊框緣部5 3 ’該周邊 -21 - (19) 1244213 框緣部之內側區域陳爲顯示區域。於封裝構件5 2之外側 區域，資料線驅動電路2 01及外部電路安裝端子2 0 2沿 TFT陣列基板10之一邊（圖示之下邊）被形成，掃描 線驅動電路2 04、2 04沿和該一邊鄰接之2邊被形成。於 T F T陣列基板1 0之其餘一邊（圖示之上邊），設多條 配線2 05用以連接設於影像顯示區域1 1兩側之掃描線驅 動電路2〇4、204之間。又，於對向基板20之各角部配設 基板間導通構件2 0 6用以獲得丁 F 丁陣列基板1 〇與對向 基板2〇間之電氣導通。本實施形態之液晶裝置構成爲透 過型液晶裝置，對配置於T F T陣列基板1 〇側之光源 (未圖示）所射出之光進行調變而由對向基板2〇側射 出。 又，取代將資料線驅動電路2 0 1及掃描線驅動電路 2 0 4、2 04形成於T F T陣列基板1 0上，亦可改爲例如使 安裝有驅動用LS I之C〇F (ChipOnFilm)基板與 T F T陣列基板1 〇之周邊部形成之端子群介由各向異性 導電薄膜施予電氣及機械連接亦可。又，於液晶裝置可依 使用之液晶種類、亦即T N (扭轉）模態、S T N (超扭 轉）模態、垂直配向模態等動作模態、或常白模態/常黑 模態之類別，依特定方向配置相位差板、偏光板等，但於 圖中省略其圖示。 於具有此種構造之液晶裝置之影像顯示區域，如圖6 所示’多個畫素4 1被以矩陣狀形成，於彼等晝素4 1之各 個形成作爲畫素開關用之P型之p — S i T F T 3 0。該 -22- (20) 1244213 TFT 3 〇採用多閘極構造，和單閘極構造比較可以減少 施加於T F 丁 3 0之1個丁 F 丁之汲極/源極間電壓。 於該T F T 3 0之多數個閘極電連接有掃描線3 a，由 掃描線3 a依特定時序、依該線順序施加脈衝式掃描信號 gi、G2.....Gn^TFT30之源極電連接有資 料線6 a，於1掃描期間內被供給有影像信號$ 1、 S 2、 · · · 、S n 〇 於丁 FT 30之汲極電連接有畫素電極9，於1掃插 鲁 期間內由資料線6a供給之影像信號S 1、s 2、...、 S η可依特定時序寫入各畫素。如此則介由_素電極9寫 入液晶之特定位準之影像信號S 1、S 2、...、 S η ’於一定期間內被保持於圖5 ( b )所示對向基板2 〇 之共通電極2 1之間。又，爲防止保持之影像信號S j、 S 2、· · · 、S η之漏電，可和畫素電極9與共通電極 2 1間形成之液晶電容並列形成儲存電容7 0。 « (晝素之詳細構成） 圖7爲構成本實施形態之液晶裝置的T F 了陣;歹[j基板 10上之1畫素區域之平面構成圖。圖8爲圖7;^A — A， 線之斷面構成圖。 如圖7所示，於T F T陣列基板1 〇上，交叉設置資 料線6 a與掃描線3 a，藉由彼等資料線6 a與掃描線3 &所 區隔之大略矩形狀區域構成畫素4 1，於該晝素4 1設置平 面略呈逆L形狀之半導體層42。掃描線3 a舉有：朝和資 -23- (21) 1244213 料線6 a交叉之方向延伸的掃描線本線部3 i，及由該本線 部3 1朝晝素4 1中央側延伸之多數條（圖7爲2條）閘極 32、33’彼等閘極32、33，係和與上述半導體層42之掃 描線本線部31呈平行延伸之部分互相交叉而構成雙閘極 構造之T F 丁。 上述半導體層42之一端介由設於資料線6a之交叉部 的源極接觸孔43電連接於資料線6a，另一端延伸至畫素 41之大略中央部，與平面略呈矩形狀之電容電極44成一 體連接。該電容電極44，與和上述掃描線本線部3 1呈平 行延伸之電容線4 8，係藉由平面重疊之部分形成保持電 容70 〇 與晝素41大略重疊之平面區域上所形成之平面略呈 矩形狀之晝素電極9，係哞I T〇等透明導電材料構成， 介由中繼電極層4 5電連接於朝半導體層42之圖示上下方 向延伸之部分。亦即，畫素電極9與中繼電極層4 5係介 由畫素接觸孔46電連接，中繼電極層45與TFT 30之 半導體層4 2係介由汲極接觸孔4 7電連接，據此而使畫素 電極9與TFT 30互相電連接。 於圖 8所示斷面構造中，T F T陣列基板 1 0，係於 例如石英、玻璃、塑膠等構成之基板本體i 0 a之一面側形 成底層絕緣膜1 1，於底層絕緣膜1 1上設置T F T 3 0。底 層絕緣膜1 1可以抑制基板本體丨〇 a之表面粗糙或污染等 引起之T F T 3 0之特性劣化。 如上述說明，T F T 3 0爲雙閘極構造，本實施形態 -24- (22) 1244213 之情況下，具有L D D構造及補償構造。更具體言之爲， T F T 30主要由：閘極32、33，於半導體層42之和上 述閘極32、33呈對向之區域上形成之2處之通道區域 1 a，及用於絕緣閘極3 2、3 3與半導體層42而構成閘極絕 緣膜的絕緣膜2，具備：於上述2處通道區域1 a之兩側 分別形成而構成補償構造的補償區域1 a 1、1 a2，於彼等 補償區域1 a 1、1 a2外側分別形成之構成L D D部的低濃 度源極區域1 b及低濃度汲極區域1 c，及於彼等L D D部 兩側形成之高濃度源極區域1 d及高濃度汲極區域1 e，及 於通道區域1 a間形成的高濃度源極/汲極區域1 f。 本實施形態之半導體層42係哞多晶矽構成，欲形成 N型TFT 30，因而於上述各源極/汲極區域ib〜If植 入例如磷離子。 半導體層42之高濃度汲極區域1 e朝畫素4 1中央部 側延伸而構成電容電極4 4。又，和圖7之電容電極4 4呈 對向形成之電容線48，係和掃描線3 a形成於同一層，介 由圖8之絕緣膜2而於對應之區域形成上述保持電容 70 - 覆蓋掃描線3 a (及電容線4 8 )形成第1層間絕緣膜 1 3，於第1層間絕緣膜13上，資料線6 a及中繼電極層 4 5被形成於同一層。 於半導體層42之高濃度源極區域id上形成貫穿第1 層間絕緣膜1 3之源極接觸孔4 3，介由該源極接觸孔4 3 使資料線6 a與高濃度源極區域1 d物相電連接。另外，於 -25- (23) 1244213 闯濃度汲極區域1 e上形成關穿第1層間絕緣膜1 3之 接觸孔4 7，介由該汲極接觸孔4 7使中繼電極層4 5 濃度汲極區域1 e互相電連接。 覆蓋資料線6 a與中繼電極層4 5而形成第2層間 膜1 4，於第2層間絕緣膜1 4形成晝素電極9。晝素 9係由I T〇等透明導電材料構成。於上述中繼電極 之平面區域形成關穿第 2層間絕緣膜 14之晝素接 46 ’介由該晝素接觸孔46使晝素電極9與中繼電極 互相電連接。藉由上述構成，介由中繼電極層45使 體層42之高濃度汲極區域le與畫素電極9互相電連 又，於T F T陣列基板1 〇之最表面，設置施予摩擦 等配向處理的聚醯亞胺膜等構成之配向膜1 5。 另外，對向基板20具備：於基板本體20 A之液 5 〇側以塡滿狀形成之共通電極2 1，及覆蓋該共通電^ 形成之配向膜22。共通電極21，可由I T ◦等透明 材料構成，配向膜22可爲和上述T F T陣列基板1 〇 向膜1 5同樣之構成。又，進行彩色顯示時可以和各 4 1對應地將例如具備R (紅）、G (綠）、B (藍 色材料層的彩色濾光片形成於基板本體1 0 a或2 〇 a上 上述構成之本實施形態之液晶裝置，係具備和上 施形態之T F T 3 0 〇同樣構成之T F T 3 0作爲晝素 用之T F T元件。亦即，T F T 3 〇爲，和習知補償 之T F T比較可以降低〇F F狀態電流，而且和習知 L D D構造之T F T比較較難產生熱載子特性劣化的 :汲極 與高 丨絕緣 •電極 層4 5 觸孔 層45 半導 接。 處理 晶層 1 2 1 導電 之配 晝素 )之 〇 述實 開關 構造 -26- (24) 1244213 T F T。因此，本實施形態之液晶裝置，即使畫素之液晶 電容較小情況下亦可以獲得良好之保持特性，而且可獲得 得極佳信賴性，可以充分滿足例如4 〇 0 p p i以上超高精細 度之液晶裝置需要。 又，上述實施形態說明中，T F T設爲雙閘極構造， 但是本發明並不限於此，亦可爲3閘極或4閘極以上構 造。又，圖示之圖型形狀或斷面構造、各膜之構成材料等 相關記載只是一個例子，可以做適當變更。 (周邊電路） 上述實施形態之薄膜電晶體3 00、3 10亦適用於顯示 裝置之周邊電路。以下參照圖9說明本發明薄膜電晶體較 佳適用之周邊電路之構成。 圖9爲T F T陣列基板1 〇、資料線驅動電路2 0 1及 掃描線驅動電路2 〇4之電路構成圖。於圖9，符號1 1 〇爲 移位暫存器，1 2 〇爲第1閂鎖器電路，1 3 0爲第2閂鎖器 電路，14〇爲選擇部，150爲驅動部，160爲多工器電 路，藉由彼等電路構成圖5之資料線驅動電路2 0 1。掃描 線驅動電路2 0 4係介由η條掃描線γ 1〜γ η連接於影像 顯示區域5 4。 於影像顯示區域5 4形成η行m列（η，m爲整數） 之衋素矩陣，各畫素4 1介由配線連接於資料線驅動電路 2()1、掃描線驅動電路204。又，資料線驅動電路201及 掃描線驅動電路204，係電連接於外部控制電路5〇〇，依 -27 - (25) 1244213 據外部控制電路5 Ο 0供給之影像資料或時序信號等進行影 像顯示區域5 4之驅動。 如圖9所示，由外部控制電路5 0 0將影像資料 D A T A、閂鎖時序信號L Ρ、移位暫存器之起動信號S 丁、資料時脈信號C L X、及選擇信號之選擇信號s 1、 S 2、S 3供給主貪料線驅動電路2 Ο 1。又，於掃描線驅 動電路2〇4被供給起動信號D Y、行之移位信號C l Y。 於移位暫存器1 1 0被輸入時脈信號C L X及起動信號 S T，起動信號S T係依據時脈信號C L X依序進行移位 暫存器110內之移位。移位暫存器110之各單元暫存器之 輸出信號被輸入第1閂鎖器電路1 2 〇之各單位閂鎖器電 路。另外，影像信號之影像資料D A T A同時被供給至全 部單元閂鎖器電路。當來自單元暫存器之輸出信號被輸入 時’影像資料D A T A依序被儲存於第1閂鎖器電路12〇 之各單元閂鎖器電路。影像資料D A T A，例如爲6位元 數位信號。因此，1水平掃描線分之m個影像資料被儲存 於第1閂鎖器電路1 2 0。 第2閂鎖器電路1 3 0，係將第1閂鎖器電路1 2 〇之影 像貪料D A 丁 A直接問鎖。因此，1行分資料之m個資料 被閂鎖於第2閂鎖器電路1 3 〇。 選擇部140，係由多數個選擇電路140(1) 、140 (2 )、 · · · ·、1 4 0 ( k )構成。1行分影像資料 D A T A被由1行分資料之前端或尾端分割爲連續各3個 之資料而形成多數個組各組之3個資料被輸入對應之各選 -28- (26) 1244213 擇器電路。具體言之爲’於選擇電路14 0 ( 1 )被輸入影 像資料D A T A之1、2、3，於選擇電路140 ( 2 )被輸入 影像資料D A T A之4、5、ό ’於選擇電路1 4 〇 ( k )被輸 入影像資料DATA之m - 2、m—l、m。 於選擇部14 0被供給選擇信號S 1、 S 2、 S 3 ’各 選擇電路 140 ( 1 )、140 ( 2 )、 · · · ·、140 ( k )， 係依據選擇信號S 1、S 2、S 3而由3個輸入影像資料 之中選擇預定之1個影像資料作爲輸出信號’並供給至驅 動部1 5 0對應之驅動電路。 驅動部1 5 0，係由多數個驅動電路1 5 〇 ( 1 )、1 5 0 (2 ) · · · ·、1 5 0 ( k )構成。例如當選擇信號S 1 被供給時，影像資料D A T A〔 1〕由選擇電路！ 4 0 ( 1 ) 被輸出至驅動電路1 5 0 ( 1 ) ’影像資料D A T A〔 4〕由 選擇電路1 4 0 ( 2 )被輸出至驅動電路1 5 0 ( 2 )，影像資 料D A T A〔 m — 2〕由選擇電路1 4 0 ( k )被輸出至驅動 電路 1 5 0 ( k )。各驅動電路包含有數位/類比轉換器、 放大電路等。 被轉換爲類比信號之來自各驅動電路之影像信號，係 介由源極線群7被供給至多工器部1 6 0對應之多工器電 路。多工器電路16〇，係由多數個多工器電路160( 1)、 160(2)、 · · · ·、160(k)構成。各多工器電路具有 3個開關電路S W 1、S W 2、S W 3。各驅動電路所供給 之影像信號，係被供給至對應之之多工器電路之3個開關 電路S W 1、S W 2、 S W 3之一端。作爲輸出側之各開 -29- (27) 1244213 關電路之另一端，則連接於影像顯示區域5 4之X方向之 資料線群X 1〜X m之中對應之資料線。又，於多工器部 1 6 0被供給選擇信號S 1、S 2、 S 3用於將各開關電路 設爲〇N /〇FF (導通/非導通）。多工器電路160 ’ 係依選擇信號S 1、S 2、S 3將預定之開關電路 S W 1、 S W 2、 s W 3之1個設爲〇N狀態，以使驅動 電路供給之影像信號被供給至特定資料線。 例如當選擇信號S 1被洪給時，多工器電路160 (i )之開關電路S W 1成爲〇N狀態，影像資料 D A T A〔 1〕對應之影像信號被輸出至資料線X 1。同 樣地，多工器電路160(2)之開關電路SW 1亦成爲 〇N狀態，影像資料D A T A〔 4〕對應之影像信號被輸 出至資料線X 4。同樣地，多工益電路l6〇(k)之開關電 路S W 1亦成爲〇N狀態，影像資料D A T A〔 m — 2〕 對應之影像信號被輸出至資料線X m 一 2。 另外，例如選擇信號S 2被供給時，多工器電路1 6 〇 (1 )之開關電路S W 2成爲〇N狀態，影像資料 D A T A〔 2〕對應之影像信號被輸出至資料線X 2。同 樣地，多工器電路1 6 0 ( 2 )之開關電路S W 2亦成爲 〇N狀態，影像資料d A T A〔 5〕對應之影像信號被輸 出至資料線X 5。同樣地，多工器電路1 6 0 ( k )之開關電 路S W 2亦成爲〇n狀態，影像資料D A T A〔 m — 1〕 對應之影像信號被輸出至資料線X m 一 1。 另外’例如選擇信號S 3被供給時，多工器電路1 6 0 -30- (28) 1244213 (1 )之開關電路S W 3成爲〇N狀態，影像資料 D A T A〔 3〕對應之影像信號被輸出至資料線X 3。同 樣地，多工器電路1 6 0 ( 2 )之開關電路S W 3亦成爲 〇N狀態，影像資料D A T. A〔 6〕對應之影像信號被輸 出至資料線X 6。同樣地，多工器電路1 6 0 ( k )之開關電 路S W 3亦成爲〇N狀態，影像資料D A T A〔 m〕對應 之影像信號被輸出至資料線X m。 如上述說明，各多工器電路係依據選擇信號將欲定之 開關電路切換爲〇N狀態，依此則可以依序選擇來自個驅 動電路之影像信號並輸出至對應之源極線。此時選擇信 號，係將各多工器電路之預定開關電路同時切換爲〇N狀 態，因此各多工器電路之輸出同時被供給至分別對應之源 極線。 又，以上說明中係以閂鎖器電路之3個輸出爲1組， 多工器電路之輸出亦以3個爲1組做說明，但本發明不限 於此，閂鎖器電路及多工器電路可以2個輸出或更多輸出 爲1組。此情況下，僅1組內包含之輸出數目之選擇信號 之種類被供給至選擇部及多工器部。 上述說明之薄膜電晶體適用於上述多工器電路160之 開關電路s W 1、S W 2、 s W 3。如上述說明，本發明 之薄膜電晶體具有〇 F F狀態電流較小以及熱載子劣化小 之優點，極適用於和影像顯示區域5 4之畫素4 1直接連接 的多工器電路1 6 〇。即使因製造誤差導致T F 丁之〇n狀 態電流降低之情況下，多晶矽T F T之〇N狀態電流乃爲 -31 - (29) 1244213 沖晶質矽T F T之數倍以上’因此如圖9所示 工器電路1 6 〇之比例較小之多工器電路不會發生 不足情況。 又，當晝素設爲超高精細度時，畫素之液晶 gg之二次方呈反比例變小，因此電流能力乃有餘 以增大多工器電路1 6 〇之比例以提升周邊電路之 另外，就超高精細度化之問題點之〇 F F狀態電 點而言，可由本發明技術予以解決。 (投射型顯示裝置） 以下說明具備上述液晶裝置之電子機器之一 之投射型顯示裝置。 圖1 〇爲具備上述液晶裝置作爲光閥的投射 置之構成平面圖。本投射型液晶顯示裝置1 1 1 0 述實施形態之液晶裝置作爲R、 G、B用光閥 1 0 0 G、1 Ο Ο B而構成之3板式投影機。於該液 U10，當由鹵素燈管等白色光源之燈管單元111 射光時，藉由3片鏡片1 1 1 6及2片分光鏡1 1 1 8 分離裝置）爲RGB之3原色對應之光成份R、 分別導入各色對應之光閥100 R、1〇〇 B、100 裝置/液晶光閥）。此時，爲防止較長光路徑引 失，B光介由射入透鏡1 1 3 2、中繼透鏡1丨2 3及 1 1 3 4構成之中繼透鏡系1 1 3 1被導入。之後分別 10〇R、10〇B、10〇G調變之3原色對應之光 1 : 3之多 電流能力 電容與間 裕度，可 集積度。 流降低觀 實施形態 型顯示裝 ，係以上 1 00 R、 晶投影機 2發出投 分光（光 G、B， G (液晶 起之光損 射出透鏡 經由光閥 成份R、 -32- (30) 1244213 G、B ，由3方向射入分光棱鏡1122(光合成裝置）再 度合成後，藉由投射透鏡（投射光學系）1 1 24以彩色影 像擴大投射於螢幕1 1 3 0等。 於該投射型顯示裝置，使用電晶體之〇 F F狀態漏電 流可以降至極小之液晶裝置，因此可以進行400ppi等級 之超高精細度顯示。 又，本發明不限於上述實施形態，在不脫離本發明要 旨情況下可做各種變更，例如，本發明之主動矩陣基板不 限於液晶裝置，亦適用於例如使用E L (電激發光）、電 漿發光或電子放出產生之螢光等之顯示裝置，或者使用數 位微鏡片裝置（D M D )之顯示裝置，以及具備彼等顯示 裝置之電子機器等。 【圖式簡單說明】 圖1 :薄膜電晶體之第1實施形態之斷面構成圖。 圖2 :薄膜電晶體之第2實施形態之斷面構成圖。 圖3 ( a )〜（d ):實施形態之薄膜電晶體之斷面製 程圖。 圖4 ( a )〜（c ):接續圖3之斷面製程圖。 圖5(a):顯示裝置之一實施形態之液晶裝置全體 構成圖，5 ( b ) : 5 ( a )之Η — Η線之斷面構成圖。 圖6 :電路構成圖。 圖7:畫素之平面構成圖。 圖8 :圖7之Α — A，線之斷面構成圖。 -33- (31) 1244213 圖9:包含周邊電路之電路構成圖。 圖1 〇 :電子機器之一例之斜視構成圖。 圖11 :製造方法第2實施形態之斷面製程圖。 圖1 2 :製造方法第2實施形態之斷面製程圖。 【主要元件符號說明】
3 0 0、3 1 0、 T F 丁（薄膜電晶體）， 1 a、通道區域 1 b、低濃度源極區域（低濃度雜質區域） 1 c、低濃度汲極區域（低濃度雜質區域） 1 d、高濃度源極區域（高濃度雜質區域）
1 e、高濃度汲極區域（高濃度雜質區域） lal、la2、補償區域 1 6、源極 1 7、汲極 3 0、畫素開關用丁 F T (畫素用T F T ) 3 2、3 3、聞極 3 5、翼狀閘極（第2閘極） 42、半導體層 S W 1〜S W 3、開關電路（電路用T F 丁） -34-

Claims (1)

  1. (1) 1244213 拾、申請專利範圍 1. 一種薄膜電晶體，係具有：設於絕緣基板上之半 導體層；閘極；及連接於上述半導體層之汲極及源極者； 其特徵爲： 上述半導體層具有： 連接於上述汲極，被擴散有高濃度雜質的高濃度雜質 區域； 設於上述高濃度雜質區域之閘極側，被擴散有低濃度 雜質的低濃度雜質區域；及 設於上述低濃度雜質區域之閘極側，被擴散有微量濃 度雜質而成之區域、或者設爲本質半導體區域的補償區 域。 2. 如申請專利範圍第1項之薄膜電晶體，其中 具有：以高濃度N型雜質擴散之高濃度雜質區域；以 低濃度N型雜質擴散之低濃度雜質區域；及被擴散有微量 濃度P型雜質而成之區域、或者設爲本質半導體區域的補 償區域；爲N通道型。 3 .如申請專利範圍第1項之薄膜電晶體，其中 具有：以高濃度P型雜質擴散之高濃度雜質區域；以 低濃度P型雜質擴散之低濃度雜質區域；及被擴散有微量 濃度N型雜質而成之區域、或者設爲本質半導體區域的補 償區域；爲P通道型。 4.如申請專利範圍第1項之薄膜電晶體，其中 具有：電連接於上述閘極，平面上覆蓋上述半導體層 -35- (2) 1244213 之補償區域而形成的第2閘極。 5.如申請專利範圍第4項之薄膜電晶體，其中 上述第2閘極被形成於較上述高濃度雜質區域更內 側。 6 ·如申請專利範圍第1至5項中任一項之薄膜電晶 體，其中 具有多數個上述閘極。 7 · —種主動矩陣基板，其特徵爲具備申請專利範圍 第1至6項中任一項之薄膜電晶體。 8 · —種顯不裝置，其特徵爲具備申請專利範圍第7 項之主動矩陣基板。 9 · 一種顯不裝置，係具備：多數條掃描線；多數條 資料線；薄膜電晶體及畫素電極，彼等各被配置於上述多 數條掃描線與上述多數條資料線之交叉點；資料線驅動電 路’用於供給貪料至上述多數條資料線；及掃描線驅動電 路，用於供給掃描信號至上述多數條掃描線；其特徵爲： 上述資料線驅動電路具有多工器電路，可以對應選擇 信號而由一影像信號線將影像信號選擇輸出至多數條資料 線；上述多數條掃描線與上述多數條資料線之交叉點上配 置之各個薄膜電晶體係由申請專利範圍第1至6項中任一 項之薄膜電晶體形成。 1 0 _ —種顯不裝置，係具備：多數條掃描線；多數條 貪料線；薄膜電晶體及晝素電極，彼等各被配置於上述多 數條掃描線與上述多數條資料線之交叉點；資料線驅動電 -36- (3) 1244213 路，用於供給資料至上述多數條資料線；及掃描線驅動電 路，用於供給掃描信號至上述多數條掃描線；其特徵爲： 上述資料線驅動電路具有多工器電路，可以對應選擇 信號而由一影像信號線將影像信號選擇輸出至多數條資料 線；上述多工器電路之薄膜電晶體係由申請專利範圍第1 至6項中任一項之薄膜電晶體形成。 11. 一種電子機器，其特徵爲具備申請專利範圍第8 至1 〇項中任一項之顯示裝置。
    -37 -
TW093118874A 2003-07-18 2004-06-28 Thin film transistor, active matrix substrate, display device and electronic equipment TWI244213B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003277136 2003-07-18
JP2004127734A JP2005057242A (ja) 2003-07-18 2004-04-23 薄膜トランジスタ、アクティブマトリクス基板、表示装置、及び電子機器

Publications (2)

Publication Number Publication Date
TW200518346A TW200518346A (en) 2005-06-01
TWI244213B true TWI244213B (en) 2005-11-21

Family

ID=34137904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093118874A TWI244213B (en) 2003-07-18 2004-06-28 Thin film transistor, active matrix substrate, display device and electronic equipment

Country Status (5)

Country Link
US (1) US20050036080A1 (zh)
JP (1) JP2005057242A (zh)
KR (1) KR100626134B1 (zh)
CN (1) CN1577893A (zh)
TW (1) TWI244213B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
JP4876548B2 (ja) * 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
KR100978263B1 (ko) * 2006-05-12 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4225347B2 (ja) * 2006-12-15 2009-02-18 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101348025B1 (ko) * 2007-04-04 2014-01-06 삼성전자주식회사 박막 트랜지스터의 제조방법
JP2011040593A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 半導体装置ならびに半導体装置の製造方法
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
KR102173707B1 (ko) 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
US10133419B2 (en) 2013-08-07 2018-11-20 Synaptics Incorporated Flexible processing module for different integrated touch and display configurations
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
CN103901690A (zh) * 2014-03-20 2014-07-02 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105097940A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列衬底结构及其制造方法
CN104681627B (zh) * 2015-03-10 2019-09-06 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
KR102686541B1 (ko) * 2016-07-19 2024-07-22 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
US10566354B2 (en) * 2018-02-26 2020-02-18 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, touch display screen and manufacturing method of array substrate
KR102517126B1 (ko) * 2018-09-28 2023-04-03 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263705A (ja) * 1994-03-24 1995-10-13 Sony Corp 薄膜トランジスタ
JP3634061B2 (ja) * 1996-04-01 2005-03-30 株式会社半導体エネルギー研究所 液晶表示装置
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100389715B1 (ko) * 2001-06-11 2003-07-02 엘지.필립스 엘시디 주식회사 액정 표시 장치의 구동 회로
KR100532082B1 (ko) * 2001-12-28 2005-11-30 엘지.필립스 엘시디 주식회사 다결정 박막트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
JP2005057242A (ja) 2005-03-03
KR20050009667A (ko) 2005-01-25
CN1577893A (zh) 2005-02-09
TW200518346A (en) 2005-06-01
KR100626134B1 (ko) 2006-09-21
US20050036080A1 (en) 2005-02-17

Similar Documents

Publication Publication Date Title
TWI244213B (en) Thin film transistor, active matrix substrate, display device and electronic equipment
CN100502047C (zh) 薄膜晶体管
US5811837A (en) Liquid crystal device with unit cell pitch twice the picture element pitch
TWI244765B (en) Liquid crystal apparatus, active matrix substrate, display apparatus and electronic machine
KR20170068476A (ko) 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
JPH06337435A (ja) 表示装置
JPH0627484A (ja) 液晶電気光学装置
TW499764B (en) Electro-optical device, manufacturing method for manufacturing electro-optical device, and electronic equipment
CN1299515A (zh) 蓝宝石硅上的超高分辨率液晶显示器
JP2007102054A (ja) 電気光学装置及びその製造方法、電子機器、並びに半導体装置
JP2004004553A (ja) 液晶表示パネル及びドライブ回路
JP3830213B2 (ja) スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器
JP2010062173A (ja) 薄膜トランジスタとその製造方法および電気光学装置とその製造方法ならびに電子機器
JPH08160464A (ja) 液晶表示装置
JP3070503B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JPH10111521A (ja) 液晶表示パネルの製造方法及び液晶表示パネル並びにそれを用いた電子機器
JP3190849B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP2003086811A (ja) 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置、電子機器並びに投射型表示装置
JPH1026776A (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路
JP2004111562A (ja) 素子基板及びその製造方法、電気光学装置、投射型表示装置
JPH04190330A (ja) 表示装置
JPH103098A (ja) 投写型表示装置
JPH09325370A (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路
JPH11223839A (ja) 投写型表示装置
JPH0643484A (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees