TWI244186B - Semiconductor package and method for manufacturing the same - Google Patents
Semiconductor package and method for manufacturing the same Download PDFInfo
- Publication number
- TWI244186B TWI244186B TW094106298A TW94106298A TWI244186B TW I244186 B TWI244186 B TW I244186B TW 094106298 A TW094106298 A TW 094106298A TW 94106298 A TW94106298 A TW 94106298A TW I244186 B TWI244186 B TW I244186B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor package
- wafer
- package structure
- item
- pads
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000853 adhesive Substances 0.000 claims abstract description 33
- 230000001070 adhesive effect Effects 0.000 claims abstract description 33
- 230000003287 optical effect Effects 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 235000012431 wafers Nutrition 0.000 claims description 85
- 239000000463 material Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 5
- KMWHNPPKABDZMJ-UHFFFAOYSA-N cyclobuten-1-ylbenzene Chemical compound C1CC(C=2C=CC=CC=2)=C1 KMWHNPPKABDZMJ-UHFFFAOYSA-N 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000012780 transparent material Substances 0.000 claims description 3
- 239000004925 Acrylic resin Substances 0.000 claims description 2
- 229920000178 Acrylic resin Polymers 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000000428 dust Substances 0.000 claims 1
- 229910052594 sapphire Inorganic materials 0.000 claims 1
- 239000010980 sapphire Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229920000297 Rayon Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 101100014660 Rattus norvegicus Gimap8 gene Proteins 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
•1244186 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體封裝構造及其製造方法，更 特別係冑關於-種晶圓、級之半導體封裝構造及製造方法。 【先前技術】 半導體封裝主要具有四個功能，包括：訊號的連接、電 源的連接、熱1的散發、以及元件的保護。一般而言，晶 φ 片係先形成一包封體（enclosure)，之後係會伴隨著其他的 元件，諸如電容、電阻、電桿、濾波器、開關、光學元件、 及RF元件，而組裝於一印刷電路板上。 對於用於光學元件之互補性金屬氧化半導體 (Complementary Meta卜Oxide Semiconductor; CM0S)而 _ σ，其製造技術係類似於一般晶片的製造技術，其主要是 藉由矽和鍺元素所做成的半導體。該互補性金屬氧化半導 體上包含帶負電之Ν型金屬氧化半導體（N —type _ Meta 卜 Oxide Semiconductor; NM0S)電晶體，以及帶正電 之P型金屬氧化半導體（P-type Metal-〇xide Semiconductor ; PM0S)電晶體。經過感光後，NM〇s 及 pM〇s 這兩個互補效應所產生的電流係可被紀錄，並解讀成影像。 再者，隨著更輕更複雜電子裝置需求的日趨強烈，晶片 • 的速度及複雜性相對越來越高，因此需要更高之封裝效率 - (Packaging eff iciency)。先前技術以經嚐試提供各種不 同的封裝構造及方法’用以提高封裝的效率及可信度。舉 例而言，2000年5月21日頒予Badehi之美國專利第 5 1244186 6，040, 235號’標題為’’用以製造積體電路裝置之方法及 設備（Methods And Apparatus For Producing Integrated
Circuit Devices )”，以及 2000 年 9 月 12 日頒予 Badehi 之美國專利第6, 1 1 7, 707號，標題為”製造積體電路裝置 之方法（Methods Of Producing integrated Circuit
Devices )，揭示製造半導體封裝構造之方法。然而，先 前技術之半導體封裝構造及其製造方法，存在許多的限制 及缺點，並不能完全滿足半導體封裝構造之需求。 有鑑於此，便有需供一種晶圓級（Wafer Level)之半導 體封裝構造，以進一步滿足半導體封裝構造的需求。 【發明内容】 本發明之一目的在於提供一種半導體封裝構造及其製 造方法，具有較高的封裝效率，並克服先前技術中之許多 限制。 為達上述目的，本發明提供一種半導體封裝構造，其包 含一晶片、複數個導通孔、一外蓋、一黏膠環及複數個金 屬線路，該晶片具有一光學元件及複數個接墊配置於其主 動表面上；該導通孔貫穿該晶片，且電性連接於該接墊； 孩外蓋係藉由該黏膠環而黏著於該晶片之主動表面上，使 得該黏膠環係環繞於該光學元件；該複數個金屬線路配置 於4晶片之背面，電性連接於該複數個導通孔，並界定複 數個銲墊。 根據本發明之半導體封裝構造能夠於晶圓級（Wafer e 1)大里製造’如此使得封裝製程的成本能夠降低，且 6 •1244186 封裝的可靠度能夠提高。 本發明另提供一種半導體封裝構造之製造方法，其包含 下列步驟：提供一晶圓，其界定一主動表面及一背面，並 具有複數個晶片及複數條切割道位於該等晶片之間，每一 晶片具有複數個接墊以及一光學元件配置於該主動表面 上，且該光學元件係與該晶片電性連接；之後，於該晶圓 動表面上，形成複數個孔洞；接著，於該複數個孔洞 内形成‘電材料，以形成複數個導通孔，電性連接於該複 數個接墊，接著，於該晶圓之主動表面上，形成複數個黏 膠環，各別環繞於每-晶片之光學元件；之後，提供一外 盖丄並藉由該等黏膠環而黏著於該晶圓上；以及於該晶圓 之月面上形成複數個金屬線路，電性連接於該複數個導通 =並界定複數個銲墊，·最後，㈣該晶ϋ，以形成個別 的+導體封裝構造。 於本ϋ另一替代實施例之半導體封裝構造之製造方 甚叮’该複數個黏膠環亦可先形成於該外蓋上，使得該外 可冋樣藉由該複數個黏膠環而黏著於該晶圓之 上，以達到相同之目的。 衣曲 膠^^複數個支撐μ之一黏 之高Π:二口複數個支揮單元大體上係具有㈣ 上。心將该外盖支撐於該晶圓（晶片）之主動表面 蓋传m發/之半導體封裝構造及其製造方法，由於該外 盍係精由《膝環而固定並支撐於該晶片之主動表面上，卜 1244186 因此该光學元件上並合 mτ Α θ 乂可黏膠所覆蓋，苴你士丄人 挺升光線在該半導體封褒構造内的-係有助於 該外蓋、該晶片及該黏膠環間係界定；、另外’由於 納該光學元件，因此該光學 ；：：用以容 染。 避光又外在環境之污 処和具他目的 苟ί讓本發明 和優點能更明 示，作詳細說 _ _ - 付徵 錄員，下文特舉本發明實施{列，並配合所附j 明如下。
【實施方式】 現請參考第i圖’其顯示根據本發明之第一實施 導體封裝構造10。該半導體封裝構造10包含―晶片12, 具有二主動表面(Active Surface)14、—相對之；面13、 光子元件24，如一感光兀件或光電耦合器（ph〇t〇 Coupler)，配置於該主動表面14上並與該晶片Μ電性連 接、及複數個接墊丨6配置於該主動表面丨4上。該光學元 件24係可為一互補性金屬氧化半導體“⑽“㈣印Μ” Metal-Oxide Semiconductor ; CMOS)。 σ亥曰曰片1 2另具有複數個導通孔（v i a ) 2 8，貫穿該晶片 1 2、及複數個接墊延伸線路（pad gxtensi〇n Trace) 1 8，將 該接塾1 6電性連接至該導通孔28。該半導體封裝構造i 〇 另包含一外蓋22,藉由一黏膠環26,黏著於該晶片12之 主動表面14上，並覆蓋整個該主動表面14及該複數個接 墊延伸線路1 8。 β半導體封裳構造1 〇另包含複數個順應墊（C〇mp 1 iant 8 •1244186
Pad)32、複數個金屬線路(Metal 了⑽挪、一防銲層 (S〇lder MaSk)44、及複數個錫球30。該順應整32形成於 該晶片12之背面13上。該金屬線路38形成於該晶片12 之为面1 3及该順應墊32上。該防辉層44係塗覆於該晶片 12之背面，並裸露出部分之金屬線路38，用以界定複數個 銲墊42。該錫球3G係設置於該銲墊42上，用以連接至一 外部電路上，諸如-印刷電路n㈣墊32a體上係可 為感光性苯環丁烯聚合物（ph〇t〇sensitive 籲BenZGCyClc)bUtenepGlymer) ’用以降低該半導體封裝構造 1 〇之内應力或熱應力。再者，該防銲層44大體上亦可為 感光性苯環丁烯聚合物。該導通孔28係個別地電性連接至 該接墊延伸線路18與該金屬線路38,且其部分内表面上 係塗覆有一絕緣層3 7。 現凊參考第2圖，其顯示該黏膠環26位於該晶片丨2上 之一上視示意圖。該黏膠環26係由混有複數個支撐單元 26b之一黏膠材料26a所製成，且環繞於該光學元件μ， • 用以將該外蓋22黏著於該晶片12之主動表面14上。於此 實施例中，該複數個支撐單元26b大體上係為球狀，且大 體上具有相同的直徑（或高度）Η，用以將該外蓋22支撐 於忒晶片1 2之主動表面丨4上，使得該外蓋22與該晶片 1 2間係存在有一間隙。另外，該外蓋22、該晶片丨2及該 黏膠環26間係界定了一密封腔（hermeticai以⑽匕叶）27， - 用以容納該光學元件2 4。 根據本發明之半導體封裝構造1 0，該外蓋22可為透明 之材料所製成，諸如玻璃、壓克力樹脂或鋼石， 9 1244186 如此使得光線能夠穿透該外蓋22，並與該晶片ΐ2上之光 學元件2 4相互作用。, ，由於該外蓋22係藉由該黏膠 核26而固定並支撺於該晶片12之主動表面η上因此該 先學π件24上並未受任何黏膠所覆蓋，其係有助於提 =在該半導體封裝構造心的傳輸特性。再者，由於該光 學元件24係設置於續宓扭脉97 & 封腔27内，因此可避免受外在環 i兄之万染。 現❼考第3圖至第丨7圖，其係用以說明根據本發明 之半導體封裝構造10之製造方法。 第及4圖所不’ 一晶圓52上包含複數個晶片12， 其上各設有複數個接墊16及一光學元件24，其中相鄰之 晶片12係以切割道54間隔。該光學元件24配置於該主動 表面14上’用以與入射光線交互作用或放出光線。 參考第5圖，藉由一種重新分配層（㈣如㈣咖 Layer’ RDL)的微影蝕刻製程，而形成複數個接墊延伸線路 1 8於該晶圓52上，並與該接墊丨6電性連接。 參考第6圖’-光阻劑2〇係可選擇性地塗佈於於該晶 片12之主動表面14上，用以防止下一個製程鑽孔所產生 的污染。熟習此技藝者可知，塗佈該光阻劑2〇之步驟係非 必要的。 參考第7圖，複數個孔洞36係藉由一雷射鑽孔機4〇形 成於該晶片12上，且具有—預定深度貫穿該光阻劑別與 該接塾延伸線路1 8。 參考第8圖，該光阻劑2〇係被剝除（strip);接著，於 1244186 每-孔洞36内之表面上形成一絕緣層37，其中該接塾延 伸線路1 8係裸露於該絕緣層3 7外。 參考第9圖’藉由光罩及減鐘（Spuuering)之製程，於 =數:孔洞36内係沈積導電材料，諸如銅，藉此形成該 ¥通孔28,以電性連接於該接墊延伸線路18。或者， 電材料係可僅塗覆在每一孔洞36之内部表面上，即在：一 ^洞3 =之料層37與接墊延料路18之部 上’以形成該導通孔28電性連接於該接墊延伸線路Μ。 參考第10圖，複數個黏膠環26係各別形成於每 12之主動表面14上，且係環繞於該主動表 元件24，如第？岡挪-_ 工 < 九学 樓單元丄 膠環26係由混有複數個支 …9fi 料材料263所製成，其令該複數個支撑 早兀26b大體上係為球狀 每 高度）H。 欠狀且大體上具有相同的直徑（或 / 一圖 外盍22係藉由該複數個黏膠環μ % :者於該晶圓52，並覆蓋每一晶片12之主動表：2而 Γ亥複數個黏膠環26之支撐單元撕大體上具有^的吉由 = =4)Η，因此該外蓋22係可被支撐於該晶片12之 後，=::==22黏著於_ “上之 …，用心膠環26間係界定了-密 於本發明之一彗七者 預先形成於該外蓋：广例：，該複數個黏膠環⑼係可 甘曰日之主動表面14上，以形 I244l86 成如第11圖所示之結構。 參考第1 2圖，該晶圓52之該背面1 3係藉由一機械研 磨輪5 8或化學研磨製程，藉以將該晶圓5 2之厚度降低至 —預定的厚度，並於該晶片1 2之背面13上裸露出該導通 孔2 8。 於本發明之一替代實施例中，該複數個孔洞36可直接 貫穿該晶片1 2，如此使得後續成形之導通孔28直接暴露 φ 於該背面1 3外。精於本技藝者將可瞭解，該晶圓52可預 先成形為一預定高度，而不需進一步研磨，或者於該導通 孔28成形之後，再進一步研磨至一預定高度。 參考第13圖，藉由一種薄膜沉積（Deposition)及微影 餘刻的製程，於該晶片丨2之背面1 3上形成複數個順應墊 32。該順應墊32 —般係可為感光性苯環丁烯聚合物 (Photosensitive Benzocyclobutene Polymer)。 參考第14圖，藉由一種薄膜沉積（j)ep〇siti〇n)及微影 • 蝕刻的製程，於該晶片12之背面13上及該複數個順應墊 32上形成複數個金屬線路38，該金屬線路係個別地連 接至該導通孔28。 >考第15圖’-防銲層44係塗覆於該晶圓52之背面 13上，並裸露出部分之金屬線路38,用以界定複數個鲜塾 42,與該順應墊32相對應。該防銲層“大體上係為感光 性苯環丁烯聚合物。。 參考第16圖，複數個錫球3〇係各別配置於該鲜塾42 12 1244186 二考第17圖’一切割77 60係沿著-預定的路徑，亦即 σ亥 a曰圓 5 2-^ 4:7? ^ιί 's- λ 卩 …切割該晶圓52之背面13,用以步 別之半導體封裝構造1〇，如第j圖所示。 " 月 > 考第1 8圖，其顯示根據本發明之替代實施例# 半導體封裝構造90。,亥丰導麯私狀接生λπ代貫轭例之 該丰壤驊私壯 w + V體封衣構w 90大體上類似於 =半導體封裝構…，該導通孔28係成形於之:= 上，並藉此電性連接至該接塾16。 /接墊16 #於本發明之半導體封裝構造及其製造方法中由於 =二藉由該黏膠環26而固定並支撐於該晶片12之：動 蓋，i俜i助因此該光學元件24上並不會受任何黏膠所覆 ;性:者由:升光線在該半導體封裝如 ，生再者’由於該光學元件24係設置於該外蓋22、該 日日月1」及該黏膠環2 fi p弓&田+ ^ A ^ ^ 6間所界定之密封腔27内，因此f $ 避免其受外在環境之污染。 U此更了 另外，根據本發明之該半導體封裝構造1〇、9〇係 、用於光學70件的封裝，並能夠於晶圓級 :、 封裝製程的成本能夠降低，且封裝的可靠度能t高使付 义雖然本發明已以前述實施例揭示，然其並非用以限定本 發明，任何熟習此技蓺者 内，當可作各種之更二 本發明之精神和範圍 視後附之中請專利範圍所界定者為準。 I觀圍田 【圖式簡單說明】 弟1圖為根據本發明 月之弟一貫施例之半導體封裝構造 13 1244186 之剖面示意圖。 第2圖為根據本發明之第一實施例之半導體封裝構造 t的黏耀環位於晶片上之一上視示意圖。 1 7圖係用以說明根據本發明之一實施例之 體封裝構造之製造方法。 、 第18圖為根據本發明之一替代實施例之半導體封裝構 造之剖面示意圖。 _ 【圖號說明】 Η 高度 10 半導體封裝構造 12 晶片 13 背面 14 主動表面 16 接墊 18 接墊延伸線路 20 光阻齊lj 22 外蓋 24 光學元件 26 黏勝環 26a 點膠材料 26b 支撐單元 27 密封腔 28 導通孔 30 錫球 32 順應墊 36 孔洞 37 絕緣層 38 金屬線路 40 雷射鑽孔機 42 銲墊 44 防銲層 52 晶圓 54 切割道 14 1244186 切割刀 58 機械研磨輪 60 90 半導體封裝構造
15
Claims (1)
1244186 十、申請專利範圍： 1、一種半導體封裝構造，其包含： 墊 面 一晶片，具有一主動表面 配置於該主動表面上、及 上並與該晶片電性連接； 相對之背面、複數個接 光學元件配置於該主動表
2 複數個導通孔，貫穿該晶片，且 電性連接於該等接塾； 一外蓋，設置於該晶片之主動表面 上； 與膠環，設置於該晶片與該外蓋間，且環繞於該光 予-件，用以將該外蓋黏著於該晶片之主動表面上；以 及 饭双徊贫屬線路 該 等導通孔，並界定複數個銲墊 依申請專利範圍第1項之半導體封裝構造，其中該, ^片、該外蓋及該黏膠環間係界定了—密封腔，用以幻 该光學元件。
=申π專利耗圍第！項之半導體封裝構造，其中該黏膠 環係由一黏膠材料所製得。 依申，專利靶圍第3項之半導體封裝構造，其中該黏膠 材料中係混有複數個支撐單元，其大體上具有相同的高 5、依申請專利範圍第4項之半導體封裝構造，丨中該複數 個支撐早元係為球狀，且具有大體上相同的直徑。 依申明專利範圍第1項之半導體封裝構造，另包含複數 16 1244186 個接墊延伸線路，_將該料通孔電性連接於該等接 7、 依申請專利範圍第i項之半導體封裝構造，另包含複數 個；I貝應墊’配置於_晶片之背面與該金屬線路之間，並 與該等銲墊相對應。 8、 依申請專利範圍第！項之半導體封裝構造，另包含一防 知層’覆蓋於該晶片之背面及該金屬線路上，並裸露出 ^ 該銲墊。 9、 依申請專利範圍第1項之半導體封裝構造，另包含複數 個錫球，配置於該等銲墊上。 1 0、依申請專利範圍第！項之半導體封裝構造，其中該外 蓋係由透明之材料所製得。 11、依申請專利範圍第10項之半導體封裝構造，其中該透 明之材料係由玻璃、壓克力樹脂及鋼石（sapphire)所組 成之群組中選出。 • 12、依申請專利範圍第i項之半導體封裝構造，其中該光 车元件係為互補性金屬氧化半導體（C〇mplementary Metal-Oxide Semiconductor ; CMOS)。 13、 依申請專利範圍第7項之半導體封裝構造，其中該順 應塾係為感光性本壞丁稀聚合物（Ph〇t〇sensitive Benzocyclobutene Polymer)所製得。 14、 依申請專利範圍第8項之半導體封裝構造，其中該防 在干層大體上係為感光性苯環丁烯聚合物（ph〇t〇sensitive 17 1244186 Benzocyclobutene Polymer)戶斤穿j 得 15、一 種半導體封裝構造之製造方法， 匕3下列步驟： 提供一晶圓，其界定一主動, 、 動表面及一相對的背面，# 具有複數個晶片及複數條切割道位於該等曰曰片之— 一晶片具有複數個接墊以及—光學元件配置於該:動母 表面上，其中該光學元件係與該晶片電性連接，· 於該晶圓之主動表面上，形成複數個孔洞； 於該等孔洞内形成導電材料， 何针以形成歿數個導通孔， 電性連接於該等接墊； 於该晶圓之主動表面上， 繞於母一晶片之光學元件； 形成複數個黏膠環，各別 圓之主 提供一外蓋，並藉由該等黏膠環而黏著於該晶 動表面上； Λ aa 1於該晶圓之背面上形成複數個金屬線路，電性連接於 该等導通孔，並界定複數個銲墊；以及 切割該晶圓，以形成個別之半導體封裝構造。 16、依中請專利範圍第15 g之半導體封裝構造之製 法，另包含下列步驟： 於複數個孔洞之形成步驟之前，在該晶圓之主動表面 上，形成複數個接墊延伸線路，個別地電性連接至該 接墊；其中該等導通孔係藉由該等接墊延伸線路 生 連接於該等接墊。 1 7、依申請專利範圍第i 6 項之半導體封裝構造之製造方 18 1244186 法，其中該等孔洞係形成於該等接墊延伸線路上。 18、依申請專利範圍帛15工員之半導體封裝構造之製造方 法’其中該等孔洞係形成於該等接墊上。 19 '依申請專利範圍第15項之半導體封裝構造之製造方 法，另包含下列步驟： 於每一孔洞内之表面上形成一絕緣層。 2〇、依申請專利範圍第15項之半導體封裝構造之製造方 法’另包含下列步驟·· 於該等孔洞之形成步驟之前，在該晶片之主動表面及 該接墊上塗佈一光阻劑；以及 於该等孔洞之形成步驟之後，剝除該光阻劑。 21、依申請專利範圍第1 5項之半導體封裝構造之製造方 法，另包含下列步驟： 研磨該晶圓之背面，使該晶圓之厚度降低至一預定的 厚度’並裸露出該等導通孔。 2 2、依申請專利範圍第1 5項之半導體封裝構造之製造方 法，另包含下列步驟： 於該晶片之背面上形成複數個順應塾，對應於該鲜 塾。 2 3、依申凊專利範圍弟15項之半導體封裝構造之製造方 法，另包含下列步驟： 於該晶片之背面，塗覆一防銲層，並裸露出該金屬線 路之鮮塾。 19 1244186 24、依申請專利範圍第15 法，另包含下列步驟： 項之半導體封裝構造之製造方 配置複數個錫球，於該等金屬線路之銲墊上 25、-種半導體封裝構造之製造方法，包含下列步驟：
提供一晶圓’其界定一主動表面及-相對的背面，並 具有複數個晶片及複數條切割道位於該等晶片之間每 一晶片具有複數個接墊以及一光學元件配置於該主動 表面上，其中該光學元件係與該晶片電性連接； 於該晶圓之主動表面上，形成複數個孔洞； 於該等孔洞内形成導電材料，以形成複數個導通孔， 電性連接於該等接墊； 提供一外盍，並於其上形成複數個黏膠環； 藉由該等黏膠環而將該外蓋黏著於該晶圓之主動表 面上，使得該等黏膠環各別環繞於每一晶片之光學元 件； 參 於該晶圓之背面上形成複數個金屬線路，電性連接於 该等導通孔，並界定複數個銲墊；以及 切剎該晶圓，以形成個別之半導體封裝構造。 26、依申請專利範圍第25項之半導體封裝構造之製造方 法’另包含下列步驟： 於複數個孔洞之形成步驟之前，在該晶圓之主動表面 上’形成複數個接墊延伸線路，個別地電性連接至該等 接塾’其中遠專導通孔係藉由該等接墊延伸線路而電性 20 1244186 連接於該等接墊。 27、 依申凊專利範圍第26項之半導體封裝構造之製造方 法，其中該等孔洞係形成於該等接墊延伸線路上。 28、 依申請專利範圍第25項之半導體封裝構造之製造方 法’其中該等孔洞係形成於該等接墊上。 29、 依申請專利範圍第25項之半導體封裝構造之製造方 法，另包含下列步驟： 於每一孔洞内之表面上形成一絕緣層。 3〇、依申請專利範圍第25項之半導體封裝構造之製造方 法，另包含下列步驟： 於該等孔洞之形成步驟之前，在該晶片之主動表面及 遠接墊上塗佈一光阻劑；以及 於該等孔洞之形成步驟之後，剝除該光阻劑。 3 1、依申請專利範圍第25項之半導體封裝構造之製造方 法，另包含下列步驟： 研磨该晶圓之背面，使該晶圓之厚度降低至一預定的 厚度，並裸露出該等導通孔。 32、 依申請專利範圍第25項之半導體封裝構造之製造方 法，另包含下列步驟： 於該晶片之背面上形成複數個順應墊，對應於該銲 墊。 于 33、 依申請專利範圍第25項之半導體封裝構造之製造方 法，另包含下列步驟： 21 1244186 於該晶片之背面，塗覆一防銲層，並裸露出該金屬線 路之銲墊。 34、依申請專利範圍第25項之半導體封裝構造之製造方 法，另包含下列步驟： 配置複數個錫球，於該等金屬線路之銲墊上。
22
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094106298A TWI244186B (en) | 2005-03-02 | 2005-03-02 | Semiconductor package and method for manufacturing the same |
| US11/294,598 US20060197216A1 (en) | 2005-03-02 | 2005-12-06 | Semiconductor package structure and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094106298A TWI244186B (en) | 2005-03-02 | 2005-03-02 | Semiconductor package and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI244186B true TWI244186B (en) | 2005-11-21 |
| TW200633172A TW200633172A (en) | 2006-09-16 |
Family
ID=36943358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094106298A TWI244186B (en) | 2005-03-02 | 2005-03-02 | Semiconductor package and method for manufacturing the same |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060197216A1 (zh) |
| TW (1) | TWI244186B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI394244B (zh) * | 2006-12-29 | 2013-04-21 | Xintec Inc | Chip package module |
| TWI557874B (zh) * | 2013-10-17 | 2016-11-11 | 歐斯朗奧托半導體股份有限公司 | 製造複數個可表面安裝的載體裝置的方法、複數個可表面安裝的載體裝置的設備及可表面安裝的載體裝置 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285434B2 (en) * | 2005-03-09 | 2007-10-23 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and method for manufacturing the same |
| US7791199B2 (en) | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
| US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| US8405196B2 (en) | 2007-03-05 | 2013-03-26 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
| US8193615B2 (en) | 2007-07-31 | 2012-06-05 | DigitalOptics Corporation Europe Limited | Semiconductor packaging process using through silicon vias |
| US20100053407A1 (en) * | 2008-02-26 | 2010-03-04 | Tessera, Inc. | Wafer level compliant packages for rear-face illuminated solid state image sensors |
| US20090212381A1 (en) * | 2008-02-26 | 2009-08-27 | Tessera, Inc. | Wafer level packages for rear-face illuminated solid state image sensors |
| TWI392069B (zh) * | 2009-11-24 | 2013-04-01 | Advanced Semiconductor Eng | 封裝結構及其封裝製程 |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| TWI446420B (zh) | 2010-08-27 | 2014-07-21 | Advanced Semiconductor Eng | 用於半導體製程之載體分離方法 |
| TWI445152B (zh) | 2010-08-30 | 2014-07-11 | Advanced Semiconductor Eng | 半導體結構及其製作方法 |
| US9007273B2 (en) | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| TWI434387B (zh) | 2010-10-11 | 2014-04-11 | Advanced Semiconductor Eng | 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法 |
| KR101059490B1 (ko) | 2010-11-15 | 2011-08-25 | 테세라 리써치 엘엘씨 | 임베드된 트레이스에 의해 구성된 전도성 패드 |
| TWI527174B (zh) | 2010-11-19 | 2016-03-21 | 日月光半導體製造股份有限公司 | 具有半導體元件之封裝結構 |
| US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
| US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
| TWI445155B (zh) | 2011-01-06 | 2014-07-11 | Advanced Semiconductor Eng | 堆疊式封裝結構及其製造方法 |
| US8853819B2 (en) | 2011-01-07 | 2014-10-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor structure with passive element network and manufacturing method thereof |
| US8541883B2 (en) | 2011-11-29 | 2013-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having shielded conductive vias |
| US8975157B2 (en) | 2012-02-08 | 2015-03-10 | Advanced Semiconductor Engineering, Inc. | Carrier bonding and detaching processes for a semiconductor wafer |
| US8963316B2 (en) | 2012-02-15 | 2015-02-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
| US8786060B2 (en) | 2012-05-04 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
| US9153542B2 (en) | 2012-08-01 | 2015-10-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having an antenna and manufacturing method thereof |
| US8937387B2 (en) | 2012-11-07 | 2015-01-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device with conductive vias |
| US8952542B2 (en) | 2012-11-14 | 2015-02-10 | Advanced Semiconductor Engineering, Inc. | Method for dicing a semiconductor wafer having through silicon vias and resultant structures |
| US9406552B2 (en) | 2012-12-20 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having conductive via and manufacturing process |
| US8841751B2 (en) | 2013-01-23 | 2014-09-23 | Advanced Semiconductor Engineering, Inc. | Through silicon vias for semiconductor devices and manufacturing method thereof |
| US9978688B2 (en) | 2013-02-28 | 2018-05-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having a waveguide antenna and manufacturing method thereof |
| US9089268B2 (en) | 2013-03-13 | 2015-07-28 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
| US9173583B2 (en) | 2013-03-15 | 2015-11-03 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
| US8987734B2 (en) | 2013-03-15 | 2015-03-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor wafer, semiconductor process and semiconductor package |
| CN104112732A (zh) * | 2013-08-19 | 2014-10-22 | 广东美的集团芜湖制冷设备有限公司 | 集成电路模块及其制造方法 |
| US10079156B2 (en) | 2014-11-07 | 2018-09-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor package including dielectric layers defining via holes extending to component pads |
| US9721799B2 (en) * | 2014-11-07 | 2017-08-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with reduced via hole width and reduced pad patch and manufacturing method thereof |
| CN105679738B (zh) * | 2016-03-24 | 2019-09-06 | 禾邦电子（中国）有限公司 | 片式整流元件及其生产工艺 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094082A (ja) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
| US6448506B1 (en) * | 2000-12-28 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and circuit board for making the package |
| EP1419534A2 (de) * | 2001-08-24 | 2004-05-19 | Schott Glas | Verfahren zum kontaktieren und gehäusen von integrierten schaltungen |
| US7340181B1 (en) * | 2002-05-13 | 2008-03-04 | National Semiconductor Corporation | Electrical die contact structure and fabrication method |
| US20050258545A1 (en) * | 2004-05-24 | 2005-11-24 | Chippac, Inc. | Multiple die package with adhesive/spacer structure and insulated die surface |
| US7285434B2 (en) * | 2005-03-09 | 2007-10-23 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and method for manufacturing the same |
-
2005
- 2005-03-02 TW TW094106298A patent/TWI244186B/zh not_active IP Right Cessation
- 2005-12-06 US US11/294,598 patent/US20060197216A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI394244B (zh) * | 2006-12-29 | 2013-04-21 | Xintec Inc | Chip package module |
| TWI557874B (zh) * | 2013-10-17 | 2016-11-11 | 歐斯朗奧托半導體股份有限公司 | 製造複數個可表面安裝的載體裝置的方法、複數個可表面安裝的載體裝置的設備及可表面安裝的載體裝置 |
| US9627304B2 (en) | 2013-10-17 | 2017-04-18 | Osram Opto Semiconductors Gmbh | Method of producing a large number of support apparatus which can be surface-mounted, arrangement of a large number of support apparatus which can be surface-mounted, and support apparatus which can be surface-mounted |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200633172A (en) | 2006-09-16 |
| US20060197216A1 (en) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI244186B (en) | Semiconductor package and method for manufacturing the same | |
| US7371602B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| TWI267150B (en) | Cavity structure for semiconductor structure | |
| TWI225696B (en) | Semiconductor package and method for manufacturing the same | |
| US8659127B2 (en) | Wiring substrate, semiconductor device and manufacturing method thereof | |
| CN100426492C (zh) | 微电子封装件及其制造方法 | |
| US7691672B2 (en) | Substrate treating method and method of manufacturing semiconductor apparatus | |
| TWI352412B (en) | Multi-chip package structure and method of fabrica | |
| TW587316B (en) | Semiconductor device and manufacturing method the same | |
| US20080048312A1 (en) | Semiconductor package and method for manufacturing the same | |
| TWI254425B (en) | Chip package structure, chip packaging process, chip carrier and manufacturing process thereof | |
| CN104051953B (zh) | 光耦合器件及其形成方法 | |
| US20050104179A1 (en) | Methods and apparatus for packaging integrated circuit devices | |
| TW200524101A (en) | Electronic device and process for manufacturing same | |
| TW200933829A (en) | Packaged semiconductor assemblies and associated systems and methods | |
| TW200834863A (en) | Wafer level image sensor package with die receiving cavity and method of the same | |
| TW202133258A (zh) | 半導體元件以及其製造方法 | |
| JP6971052B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5264332B2 (ja) | 接合ウエハ、その製造方法、及び半導体装置の製造方法 | |
| TWI263284B (en) | Method of fabricating wafer level package | |
| TWI649856B (zh) | 晶片封裝體與其製造方法 | |
| JP6116476B2 (ja) | チップスタックを製造するための方法及びその方法を実施するためのキャリア | |
| TWI248653B (en) | Method of fabricating wafer level package | |
| CN103779245A (zh) | 芯片封装方法及封装结构 | |
| CN101000898A (zh) | 半导体封装构造及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |