TWI240412B - Semiconductor device and manufacturing method thereof - Google Patents

Description

1240412 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置及其製造方法，尤指關於縮 短基極區域寬度，使集極區域濃度提高的半導體裝置及其 製造方法。 【先前技術】 以在’處理GHz頻帶的高頻電路，係使用化合物半導 體元件。然而，因為化合物半導體元件的製造步驟、技術 白不相同’且價格昂貴，所以量產性高，且可利用既有的 製造線製造的矽半導體元件正在開發中。以下，以npn雙 極电晶體（bip〇iar transistor)為例，說明此種高頻用途 的半導體裝置。 第12圖係一習知ηρη型雙極電晶體例的剖視圖。雙極 電晶體係在n+型半導體基板31上，積層n-型外延 &1)14}(1&1)層等，以設置集極區域32。 再者，設置L0C0S氧化膜34，且在L0C0S氧化膜34 間的基板表面，設置外部基極區域39及本質基極區域4卜 外部基極區域39及本質基極區域41係複數配置成例 如梳齒狀，並且在各個本質基極區域41的表面上，設置射 極區域46。使兼具由用以形成各區域之雜質擴散源之導電 材料所構成的基極取出電極37及射極取出電極，接觸 :外j基極區域39及射極區域46，並且設置分別與基極 =出電極37及射極取出電極45連接的基極電極48及射極 包極49。又’设置與集極區域32電性連接的集極電極（未 316434 5 1240412 圖示此外，在此例中，係顯示單層的電極構造，然而兩 層金屬層的構造亦為已知。（例如：參照專利文獻！。） 繼之，參照第12圖至第i 4罔 _ 圖’况明習知雙極電晶體 的製造方法。 η-型外延層等，以 口的遮罩，以形成 首先，在n +型矽基板31上，積層 形成集極區域32。設置預定區域形成開 L0C0S氧化膜34。 接著整面沈積多晶石夕層35,且離子植入ρ型雜質。此 時，離子植入能量是40KeV以下，劑量是5£15^2左右。· 再者，沈積TE0S膜36等絕緣膜（第13圖（幻）。 然後，為了將預定的射極區域部分形成開口’且將多 W層35 ®案化成預定的形狀’設置抗_膜所成之遮罩 後，進行姓刻，以將露出的多晶石夕層35及聰膜36予以 去除’而形成開口部0P。藉此方式’可形成兼作基極擴散 源的基極取出電極37。繼之，為了㈣本f基極區域表 面’在開口部0P形成絕緣膜4〇。其後，在 植入P型雜質(第13圖⑻)。 P離子· 繼之，利用快速熱退火RTA(Rapid Thermal Anneal), 貝鈀短日守間的熱處理，以形成本質基極區域41。又，利用 :同，熱處理步驟，將基極擴散源37中的p型雜質擴散至 集，區域32的表面。如上所述’基極擴散源37中摻雜有 形成外部基極區域39 °本質基極區 砟基極區域39，在表面附近相互接觸（第13圖 316434 6 1240412 藉此的多⑽層，進行㈣― 们’可透過自=部0P内壁形成側踏《。藉由該側牆 30和後續步賢# > ign)作用確保外部基極區域 繼之，為了之射極區域的距離叫 故將本質基極貝基極區域41表面’形成射極區域， 而形成本質 進一牛敕σ°或41路出的射極接觸部EC。 晶矽層圖ί化二面：積多晶矽層’且摻雜η型雜質。將多, 殘留。以此方‘亥开開口部0?部分和配線所需之預娜 .在開口部0Ρ周二成作為射極擴散源的射極取出電極 射極取出電極45。° @ TEQSM 36上’亦殘留有—部分的 域：表後面將從射極擴散源45擴散至本質基極區 而獲得預定的美朽極區域46，並藉由形成射極區域46 疋的基極覓度Wb(第14圖⑻）。 氧化膜34_^二進仃平坦化’而形成絕緣膜47’且在L0C0S着 =:I緣膜47及T膜36上形成貫穿孔TH， 并取出電極45上的絕緣膜47形成貫穿孔ΤΗ。立 後，沈積金屬層，祐同安^ ，、 出電極37接觸μ 定形狀，且形成與基極取 極45 _!Γ 電極48。再者，形成與射極取出電 、十極電極49。又，形成與集極區域電性連接 的木=極（未圖示），而獲得第12圖所示之最終構造。 【發明文；V】]日本特開.358152號（第3頁、第1圖） 316434 7 1240412 [發明所欲解決之課題] 就顯示雙極電晶體性能的指標之士 增益頻帶寬度之積）。為7料fT^ 流 41或木極，域32予以薄層化可有效達成目的。C域 又’當集極電流密度升高時，由於電子 -荷，會使集極空乏層内部 # 的工間 生本質基極區域寬产二:“何被抵銷’實質地發 流放大係數_二二^f。應）’因而造成電 接觸隙效應’提高本質基極區一方的1 於此’就實現此等構成的丰 第15圖所*，在成的手&而S ’既知的方式係如 逆導域41正下方，形成基極層和 雜質層之選擇性離子植人式集極训 (SellCtlVely Ion ^Planted Collector) 〇 區域所形成的雜質層（SIC層）55，可使本質基極 缚層化，且可將執行雙極動作之本質基極區域正下· 方的接觸濃度局部地提高。 !此’本質基極區域41正下方之训層55的雜質濃 度^的話’可有效地抑制填隙效應。然而，增加抓層 、雜貝/辰度日$，w造成集極射極間耐壓（以下稱為vcE〇) 低。、VCE〇J~般是根據集極區域32整體的雜質濃度而達 ' /、、；而藉由6又置SIC層55，而使雙極動作之本質基極 :，41正下方的雜質濃度升高時，則可藉該雜質濃度決定 耐壓性。 316434 8 1240412 為了防止VCE0降低，而將ςτρβ Cir 的$，& m · 寻SIC層55的雜質濃度降低 隙;^'、“因卜成使本質基極區域41薄層化’且無法抑制填 (二二:二，训層55的濃度和VCE0特性係呈權衡 〇 )的關係’如何在不降低VCE〇特性的情況下， 形成有效的SIC層55乃成為課題所在。 [用以解決課題之手段] 本發明係有鑒於此種課題而開發者， :段，係具備:設置於半導體基板表面之：：區 置：上述集極區域表面之逆導電型基極區域；及設· 極區域下方的㈣極區域，而在上述基 及第2、首 木極區域上，設置第1-導電型雜質層 及弟2 —導電型雜質層。 又，上述基極區域係由本質基極區 兩端接觸的外部基極區域所構成，而上述第t:; $電型雜質層係設置於上述本質基極區域的正下方。 再者，在上述基極區域和上述第j 一導電型雜質層之讀 間，設置上述第2 —導電型雜質層。 土述第1 -導電型雜質層的雜質濃度係高於上述第2 一 V電型雜質層。 上述第1一導電型雜質層的雜質濃度係高於極 區域。 、•上：第1 一導電型雜質層之雜質的擴散係數為大於第 導電型雜質層之雜質的擴散係數。 本發明第二解決手段係具備：在半導體基板上，形成 3】6434 9 1240412 :導電型集極區域的步驟；在 導電型基極區域，且1L $表面，形成逆 型雜質#及第2 1 域下方，形成第1 一導電 域上，形成一導電型^型雜質層的步驟；及在上述基極區 、兒生射極區域的步驟。 型隹决手段係具備：在半導體基板上，形成-導電 本。區域的步驟；在上述集 ” 外部基極區域的步赞.'表面，形成圯導電型 X ，在外部基極區域間， 一導電型雜質、第2 道币… 于植入弟1 驟.葬由…導電型雜質及逆導電型雜質的步 ^ ^減理，形成逆導電財f基極 本質基極區域下方之筮〗、首〜 且办成4 極區域及第卜導電型雜;^$型雜質層、和上述本質基 f包3!ί雜質層之問的楚9 ^ ^ 1 的牛踩· u — L丄 间白勺弟2 一導電型雜質層 的步驟’及在上述本質基極 貝層 域的步驟。 —形成一導電型射極區 此外，上述第1 _導帝 +荆μ併a 、包生雜貝係以高於上述第2 —邕

毛型雜質層的雜質濃度而形成者。 弟^ V 又，上述第1 -導電型雜 的雜質濃度而形成者。 曰係以-於上述集極區域 上述本質基極區域、第卜導電 電型雜質層，係植入不同擴散係數的雜質，';夢：：v 熱處理同時形成。 0雜貝，亚稭由—次的 [發明之效果] 為^據本發明，藉由在較深的位置設置雜質濃戶 為lE18cm 3左右的第—ςΤΓ η物 、/辰度 古盆4 ^ 弟SIC，且降低集極區域的電阻，捂 阿基極-集極間的空間電荷贫声 知 电何在度’可抑制填隙效應。 ]〇 316434 1240412 弟^一、精由在本質基極區域正下方，設置比第一 sic 層位於更淺處的第二s IC層，且切斷本質基極區域下端之 雜質濃度外形較平緩的部分，可縮短本質基極區域寬度 (Wb)，並提昇fT。 第三、由於第二Sic層的濃度為1E17cm-3左右，且雜 質濃度比第一 SIC層低，故可抑制習知SIC層所擔心之 VCE0的大幅降低。 第四、藉由第二SIC層使用擴散係數較小的砷離子， 可縮短本質基極區域寬度（Wb)。 如上所述，藉由在本質基極區域正下方，設置深度及 雜質濃度不同的兩種SIC層，具有不會令VCE0特性降低， 而可提昇高頻特性的效果。 【實施方式】 參照第1 ®至第11圖’說明關於本發明半導體裝置之 npn型雙極電晶體的例子。 首先第1圖至第6圖係第1實施形態。第j圖係本 實施形態之雙極電晶體的俯視圖及剖視圖。第i圖⑴之 A-A線的剖視圖係第1圖（b)。 本實施形態之雙極電晶濟孫A . 包日日版係由·+導體基板1、集極 區域2、外部基極區域9、太皙 ^ 本貝基極區域1卜射極（emitter) 區域16、基極取出電極7、益+ 4 射極取出電極15、基極電極18、 射極電極19、第1 一導雷荆力 、 雜貝層25、和第2 —導電型雜 質層26所構成。 包工雜 如弟1圖（A)所示，尤私从 在動作區域21上擴散區域之基極 316434 11 1240412 區域及射極區域（杯_ I + i x 分別與兩區域接觸的二：：係設成梳齒狀’而 細 土木电極18及射極電極1 9係配置成 心目互％合的形狀。基極電極18係延伸至動作區域21 外，而與基極銲墊電才圣22連接。又，射極電極Η亦延伸 至動作，域21外，而與射極銲墊電極23連接。 =1圖(Β)所示，半導體基板i係η+型矽基板，於 區=例如η-型外延層等，而形成集極區域2。在集極 〆广面’保持預定間隔地設置L〇c〇s氧化膜4。在⑶⑽ ='4之間的集極區域2表面，將外部基極區域9及本 貝土亟區：11所構成的基極區域2〇配置成例如梳齒狀。 晋筮基極區域11的下方，藉由例如雜質的擴散，設 V電型雜質層25及第2 -導電型雜質層26。此 處係由sIC所形成的第一训層25及第二沉層26。第 二：·25係使用例如磷(P)。在此’使用鱗的理由係因 :貝里較小，離子植入時的Rp(投影行程距離）較大，故 L用於將第一 Sic層形成於較深的位置。 =方面’第二SIC層26係由例如砰（As)等擴散係數 所^ 雜質形成。此處使用擴散係數較小的雜 貝山的理由是為了達到第二SIC層得以切斷本質基極區域下 =外形較平緩的部分之目的，使用擴散係數較大的雜質 :如鱗等）時，會對本質基極區域之外形本身造成影響的 第二抓層26係位於第一训層25及本質基極區 5 之間’與兩區域抵接而設置。 在本質基極區域11表面，分別形成射極區域16。亦 316434 12 1240412 此寺基極區域20、射極區域16係 而形成動作Eγ —'、壬軚齒狀形成複數， :力作£域2卜而構成雙極電晶體。 的於Si極區域9係設置於集極區域2表面之p+型雜質 的擴政區域，與本質基極區域1"妾觸。 “ 基極取出電極7係與外部基極電極9接 L0C0S氧化蹬4 μ ^ , y接觸，而取出至 基極取出電極7係由導入雜質的夕曰 矽等導電材料所構成，苴兼且 ’、、、夕日日 美炻摭與，、录/、用以形成外部基極區域9的

^ ^ 外’在L〇⑽氧化膜4上，藉著設置於TE0S f絕緣膜17的貫穿孔TH，得以與基極電極18接觸。 ⑯射極取出電極15係在多晶石夕等導電材料中導入n型雜 L ^盖開口部⑽内而設置。射極取出電極15兼具用 场成射極區们6的射極擴散源，且與射極區们6接觸。 基極電極18係藉著基極取出電極7，與外部基極區域 9及本貝基極區域11連接。又，射極電極19係藉著射極 取出電極15，與射極區域16連接。 第2圖係根據本實施形態之Β—β線剖面之濃度分布 圖。 表不從基板表面（Xj = 〇)至深度方向，射極區域16、 本質基極區域U、第二3仄層26、第一 31(：層25、集極 區域2、半導體基板1的濃度分布。 首先，第一 SIC層25的雜質係磷（P)，形成於基板表 面下方0·4μπι至〇·5μηι左右的位置。其雜質濃度為iEi8cm_3 左右’比第二SIC層26高。藉由將第一 SIC層25設置於 基板表面下方的深處，得以縮小低濃度之集極區域2的寬 316434 13 1240412 度，且可提尚基極—集極間 效應。 的空間電荷密度 而可抑制填隙 下方二’第C層26係，(As)，形成於距離基板表面 十.左右的位置。其雜質濃度為1Ε17ατ3左右，比 弟—Sic層25低。即使第二SIC声右比 區域11下端的方式，盥本質A ^ ^ 貝基極 ^ _ 、 基極區域11抵接而形成，由 成：，係數較小，所以不會對本質基極區域21的外形造 成衫I，而可獲得預定的本質基極區域u寬度。 亦即，根據本實施形態，將第二SCI層26配置於 基極區域11的正下方，得以提4 fT，而將第—sci声25 配置於基板表面下方更深處，得以抑制填隙效應。 再者’關於因提昇SIC層的雜質濃度而令人擔心的 VCE0劣化方面，進行雙極動作之本質基極區域丨丨正下方 的雜質濃度會產生影響，然而，本實施形態中，由於配置 雜質濃度較低的第二SIC層26’古"⑽的大幅降低得以 獲得抑制。 &繼之，參照第3圖至第7圖及第1圖，說明本實施形 態之雙極電晶體的製造方法例。 雙極電晶體的製造方法係由：在半導體基板上形成一 ‘電型集極區域的步驟；在集極區域表面形成逆導電型基 極區域，且在基極區域下方形成第1 一導電型雜質層及第 2 —導電型雜質層的步驟；和在基極區域形成一導電型射 極區域的步驟所構成。 第1步驟（參照第3圖）：在半導體基板1上形成一導 316434 14 1240412 電型集極區域2的步驟。 找Λη+_基板1上’積^—型外延層等而形成集極區 為了形成麵氧化膜，而形成依序積層有例如氧 =1"氮化膜的遮罩(未圖示)，並將預定區域予 Γ刻。於其開口部令氧化膜成長，而形成聰S氧化膜 成逆參照第4圖、第5圖）··在集極區域表面形 電型基極區域，且在基極區域下方形成第卜導電 尘雜質層及第2—導電型雜質層的步驟。 首先’在集極區域2表面， 極取出電極。亦即，整面沈積多日^基極擴散源的基 雜質。此時，離子植入能量離子植入㈣ 之劑量細5cra-2左右。再者广#左右’又，離子植入 4圖（A))。 者，/尤積TE0S膜6等絕緣膜（第 5圖荦的射極區域部分形成開口，且將多晶石夕層 將4: 的形狀’故設置抗嶋所形成之遮罩， 散源的基極取出電極;二：此方式，可形成兼具基極擴 護及射極-基極間之八V 為了開口部0ρ部底部之保 4圖（Β))。間之刀離，故在開口部0Ρ形成絕緣膜10(第 繼之，如第5图 層25及第二SIC声二形成基極區域20、和第—sic 入(SlC)gl —導；口，，在開口部〇P底部’1 I亦隹貝（例如磷），其係以加速能 316434 15 1240412 300KeV、劑量2E13cnr2的條件棺入, 第2 —導電型雜質抽、、〃。再者，離子植入（S^C) 量2E12cnr2的彳欠杜')，其係以加速能量300KeV、劑 ==條件植入。最後，離子植入用以形成本質基 的：導電型雜質(例如氣㈣ 而'劑量3E13cm-2的條件植入（第5圖（a))〇u里 接者’利用RTA，實施短時間（1〇〇(rc、5秒左右 處理。藉以將P型雜If …、 而擴散源7擴散至集極區域， :，=彳基極區域9。同時，將氣化賴散至集極區域 區域9接網本貝基極區域H。本f基極區域11與外部基極猶 Q或9接觸’而構成基極區域20。 第’同時擴散碟和砰，且在本質基極區域下方形成 ,層25和第二SIC層26。藉由擴散係數之不同， 可形成深度不同的第- SiC層25和第二Sic層26。 亦即於此，在一次的熱處理步驟中，較深的第一 層25和其上層的第二抓層26及其上層的本質基極區域 11 ’得以同時形成（第5圖（β))。 _ 第二SIC層26係與本質基極區域u抵接，且可切斷 本質基極區域11下端，而可獲得預定寬度的本質基極區域 11 ° 再者’第一 SIC層25係與第二SIC層26抵接，而可 形成於基板表面下方較深處。此外，藉由使第一 SiC層25 的雜質濃度高於第二加層26，結果本質基極區域u正 下方之第一及第二SIC層25、26得以形成階梯狀。本質 土極區域11疋利用後續步驟所形成的射極區域，同時亦是 316434 16 1240412 士:見度（深度）的區域。熱處理步驟較多時，亦合對、士此 形一)造成不良影響，故如本實些 1用1 -人熱處理，形成兩個Sic層為佳。 極區2=參照第6圖):在基極區域形成-導電型射 士首先，絕緣膜10的膜厚對射極一基極間的耐愿 二可：絕緣膜10上再追加形成絕緣膜(未圖示)。接著， 二：自行對準(…lgn)形成射極區域，故在開口部 土’形成側牆。亦即’整面沈積多 | (etc—。藉此方式，可在開口 進:： 13(第6圖（A))。 ^形成側牆 故/ it之’為了在本質基極區域11表面’形成射極區域， ^開口部GP底部，將本f基極區❹上的絕緣膜1〇， 糟由錢刻予以去除，而形成本f基極區域 的 = EC。接著，形成射極擴散源。整面沈積多晶： I、n型雜質。開口部⑽内係以多⑽層覆蓋 和配線所需之預定形狀的方式，將多 q 此方式’覆蓋開口部〇P"，而形成作為射極擴工 ::射=電極15。射極取出電極丨5係藉由射極接 :=質射極區域η接觸’在開口部叩周圍的聰 膑6上亦殘留有一部分（第6圖（Β))。 再者’將η型雜質從射極擴散源15擴散至本質基極區 或11表面，而形成射極區域16(第6圖（〇)。 其後’在L0C0S氧化膜4上，形成由_膜及咖 316434 17 1240412 成的絕緣膜17’且在該絕緣膜17及卿膜 成貝牙孔ΊΈ。此夕卜，号罟如AA >々丄 > 丨 、上幵/ ^ τ, 叹置新的抗蝕劑膜，以在射極取屮+ 二的絕緣膜17,形成貫穿孔ΤΗ。再者，沈積全/ 圖案化成預定形狀，而形成與基極取出電極妾觸=， 電=職射極取出電極15接觸的射極電極=極 極區域2電性連接的集極電極 斤示的構造。此外，在動作區域21外： 射極電極19接觸的射極鮮塾電極23、與基極 =、 的基極鮮墊電極22(參照第！圖⑴）。 $ 接觸( 態。^ 日7圖至第11圖’表示本發明第2實施形 高頻特性:二::本::降低外部基極區域的電阻，令 咏 故在本貝基極區域11上設置溝8。 此外，與i i 之第1圖（A)的A—A線剖視圖。 號，重複部分二=目同的構如 如第7圖所示，.眚 讀 端至〇2务、八％中，在基極取出電極7下 置意s . 左右的深度，於外部基極區域9間設 抵接。此Γ亥溝1的側壁係與外部基極區域9的表面附近 近抵接，得以:制:f 8的側壁與外部基極區域9表面附 向擴散（稱从/卩基極區域9表面附近之基板水平方 ，文（％為杈向擴散）的進行。 n /、p外邛基極區域9係藉由擴散，設置至f面下方 •“至〇·5“左右的深度之4/、而與本質基極區域u 316434 18 1240412 接觸。本質基極區域n係設置於溝8底部之集極區域2 的表面’其表面係位於外部基極區域9表面的下方。 在本質基極區域U下方，設置第一 SIC層25及第一 SIC層26。本實施形態中，對應溝8的深度之程度，本所 ，極區域11係設置於比第丨實施形態更深的位置。亦即貝 第SIC層25及第二SIC層26亦可設置於比第1每 態更深的位置。 @她形 導電型 在溝8底部的本質基極區域1丨表面，可設置一 射極區域16。 基極取出電極7係在L0C0S氧化膜4上，藉 娜膜6及層間絕緣膜17的貫穿孔⑶，與 ：; 由於本實施形態中，可將基極取出電極？中的雜 8 浪度設在2至3E20cnr3左右，故可&古外# ” 雜質濃度。 力”“外部基極區域9的 射極取出電極15係覆蓋溝8内而設置，其下端 基極取出電極7和外部基極區域9之接合面的下方。 參知、弟8圖至第1 1圖揭示望9者#:pjy At 的製造方法。 之半導體裝 第1步驟(參照帛8圖）：在半導體基板】上形成一 電型集極區域2的步驟。 f 基板丨± ’積層n_型外延層等，而 £域2。為了形成L0C0S氧化膜，彤士也丨丄〆 ^ 石夕/氮化膜依序積層的遮罩（未3=例^化膜/多 於、卓（未圖不），以蝕刻預定區减 ”、開口部令氧化膜成長，而形成議8氧_4。 316434 19 1240412 ^ 乂 ‘V (參照第9圖），在作為外部基極區域之預定 區域間的集極區域表面，形成溝的步驟。 、 ，在集極區域2表面，形成作為基極擴散源的基 :=出電極。亦即，整面沈積多晶矽層5，離子植入口型 ^ 此日守，雄子植入能量係40KeV左右，又，離子植入 2量係f知的兩倍，達UlknT2左右。再者，沈積麵 艇6等絕緣膜（第9圖（A))。 將預疋的射極區域部分形成開口，且將多晶矽層5圖 ^成預疋的开》狀，故設置抗姓劑膜所生之遮罩，加以名虫 刻，將露出的多晶矽層5及TE0S膜δ予以去除，以形成開

口部0Ρ。甘仏丄 J /、後，去除抗蝕劑膜pR。藉此方式，可形成兼具 土極擴散源的基極取出電極7(第9圖（B))。 至繼之，將露出於開口部〇P的集極區域2蝕刻〇·丨“ m n 0.2//m左右。藉此方式，可去除露出於開口部⑽之基 5取出電極7間的集極區域2表面，而形成溝8(第9圖 ) 〇 μ轭900度、30分左右之充分的熱處理，將基極擴散 ^ I中的ρ型雜質擴散至集極區域2表面，以形成外部基 並品或9如上所述，在基極擴散源7中，摻雜高濃度的 妙二猎由擴散可形成較深的外部基極區域9。此時，雖 向擴散也會進行’然而在雜質濃度最高，橫向擴散容 、行的表面附近，到達溝8側壁時，其進行受到阻擋。 /、即i §擴散到達溝8側壁後，朝基板深度方向進行。 日匕方式了开^成抵接於溝8侧壁的外部基極區域9。 316434 20 1240412 外部基極區域9的擴散深度，從表 左右。該狀態中，在溝 4 ㈣ 在第1實施形態中，為了抑=出外部基極區域9。 擴散的同時，利用 Γ 了抑制擴散，在本質基極區域 極區域。二二 散區域深戶時，A I Μ、 ’以向雜質濃度，加深擴 電阻之外部基極區域9(第9圖（D))。U 了貝現低

人第參照第1〇圖）··在外部基極區域間，離子植 的步驟型雜質、第2一導電型雜質及逆導電型雜質I 首先，形成用以保護本質基 基極間的絕緣膜10。其後，在溝8=表面二分離射極- 弟1 —導電型雜質（例如碟） 每子植入（SlC) —I雷开i μ μ / 丹考離子植入（SiC)第？ 成用的逆“性:如:(二最後’離子植入本質基極區域形 繼之，=:,==-處理。藉以將逆導電型雜質擴散〇=5秒左右）的熱讀 質基極區域U。本質基極區域u係二：成本 觸而構成基極區域2 0。因：:、極區域9接 部基極區域9產生橫向擴散，但J 的下方，外 幾乎不㈣本質基極區域u造成影響工度較低’故 係數之^，可在—趣㈣物^成=散 316434 21 1240412 該本質基極區域u不會受 保持财的外形（第圖⑻基極區域9的影響，得以 弟4步驟（表昭望η闰、·士丄 型射極區域的㈣在本質基極區域形成一導電 卜日首先，、絕緣膜10的膜厚對射極—基極間的耐愿較薄 為%二在絕緣膜1G上追加形成絕緣膜（未圖示）。1後， 式，可在溝石夕層，進行回似etchback)。藉此方 溝8内j，形成側牆13(第u圖（△))。 故在於在本質基極區域11表面，形成射極區域， 濕二=將本質基極區域U上的絕緣膜…藉由 部此。 矛、而形成本質基極區域11露出的射極接觸 :者，整面沈積多晶石夕層，摻雜η型雜質。溝8内係 “：矽層以殘留溝8部分和配線所需之預定形狀 成作1 ’將多晶矽層圖案化。藉此方式，覆蓋溝8内，形 成作為射極擴散源的射極取出電極⑸ ，觸部EC’係與本質基極區域„接：出： 的TEOS膜6上亦殘留其一部分（第u圖（B))。 ^ 將η型雜質從射極擴散源15擴散至本質基極區域u :，：而形成射極區域16。如上所述，溝8底部的本 =U係以預定的外形(pr〇雜成，藉由形成射極 。口或8，可後侍預定的基極寬度仰（第u圖（c))。

其後，在LOCOS氧化膜4上，形成由卯弘膜及s〇G 316434 22 1240412 膜等所構成的絕緣臈17，且 形成貫穿利TH。v ^ 仕巴、，彖朕17及丁E0S膜6上 又，设置新的抗蝕劑膜 極15上的絕緣膜〗7μ y Jm以在射極取出電 層，圖案化成預定』 孔TH。其後，沈積金屬 基極電極18、而形成與基極取出電極7接觸的 電極丨 Y ，形成與射極取出電極15接觸的射極 包極1 9。再形成與集極區域 示），而驊” 7闽 連接的集極電極(未圖 21外 弟圖所示之最終構造。再者，在動作區域 ’形成與射極電極19連接的射極銲墊電極23、與基 木电極接觸的基極銲墊電極22(參照第丨圖⑴）。 < 【圖式簡單說明】 第1圖係說明本發明半導體襄置的（A)俯視 視圖。 第2圖係說明本發明半導體裝置的特性圖。 第3圖係說明本發明半導體裝置之製造方法的剖視 第4圖（A)及（B)係說明本發明半導體裝置之製造方法籲 的剖視圖。 第5圖（A)及（B)係說明本發明半導體裝置之製造方法 的剖視圖。 第6圖（A)至（C)係說明本發明半導體裝置之製造方法 的剖視圖。 第7圖係說明本發明半導體裝置的剖視圖。 第8圖係說明本發明半導體裝置之製造方法的剖視 圖。 23 316434 1240412 第9圖（A)至（D)係說明本發明半導體裝置之製造方法 的剖視圖。 第10圖（A)及（B)係說明本發明半導體裝置之製造方 法的剖視圖。 第11圖（A)至（C)係說明本發明半導體裝置之製造方 法的剖視圖。 第12圖係說明習知半導體裝置的剖視圖。 第13圖（A)至（C)係說明習知半導體裝置之製造方法 的剖視圖。 第14圖（A)及（B)係說明習知半導體裝置之製造方法 的剖視圖。 第15圖係說明習知半導體裝置之製造方法的剖視 圖。 【主要元件符號說明】 1、31 η+型矽基板 2〜32 集極區域 4、34 LOCOS氧化膜 5 ^ 35 多晶秒層 6、36 TE0S 膜 7 > 37 基極取出電極 〇 In . 溝 9 > 39 外部基極區域 10、40 絕緣膜 11、41 本質基極區域 id、43 1 η Λ 側牆 15、45 射極取出電極 16、46 射極區域 17、47 絕緣膜 18、48 基極電極 19、49 射極電極 20 〇〇 基極區域 21 動作區域 基極鲜塾電極 23 射極銲墊電極 316434 24 1240412 25 第一 SIC層 26 第二SIC層 ΤΗ 貫穿孔 EC 射極接觸部 OP 開口部 Wb 基極寬度 25 316434

Claims (1)

1240412 十、申請專利範圍： I 一種半導體裝置，其特徵為具備： 口又置於半導體基板表面之一導電型集極區域； 12又置於上述集極區域表面之逆導電型基極區域；及 "又置於上述基極區域表面的一導電型射極區域， 而在上述基極區域下方的上述集極區域上，設置第 1 一導電型雜質層及第2 一導電型雜質層。 2. T申請專利範圍第1項之半導體裝置，其中，上述基極 區域係由本質基極區域、和與該本質基極區域兩端接觸 =外部基極區域所構成，而上述第1及第2 —導電型雜 貝層係設置於上述本質基極區域的正下方。 3. 如申請專利範圍第丨項之半導體裝置，其中，在上述基 極區域和上述第丨一導電型雜質層之間，設置上述第2 一導電型雜質層。 4. 如申請專利範圍帛！項之半導體裝置，其中，上述第工 —導電型雜質層的雜質濃度係高於上述第2—導電型 雜質層。 5. 如申請專利範圍帛！項之半導體裝置，其中，上述第工 —導電型雜質層的雜質濃度係高於上述集極區域。 6·如申請專利範圍帛5項之半導體裝置，其中，上述fl —導電型雜質層之雜質的擴散係數為大於第2 一導電 型雜質層之雜質的擴散係數。 7·，申請專利範圍第2項之半導體裝置，其中，在上述外 部基極區域間’設置有侧壁與該外部基極區域之表面附 316434 26 1240412 近抵接的溝，而上述本質基極區 的上述集極區域表面。 切，置於上述溝底部 8. 一種半導體裝置之製造方法，其特徵為具備下列步驟: 在半導體基板上’形成—導電型集極區域的步驟. ^上述集極區域表面，形成逆導f型基極區域，且 -導電型雜質層的㈣：1—導電綱層及第2 9. 在上述基極區域形成_導電型射極區域的步驟。 一種：導體装置之製造方法，其特徵為具備下列步驟， 在丰導體基板上，形成—導電型集極區域的步驟； 在上述集極區域表面，丑彡#、¥憎a 的步驟； 1表面W㈣電型外部基極區域 二卜部基極區域間’離子植入第！ 一導電型雜質、 —¥電型雜質及逆導電型雜質的步驟； ，太處理’形成逆導電型本質基極區域，且形成 t 域下方之第1 一導電型雜質層、和上述本· 貝基極區域及第J 一導電 雜質層的步驟；及^貝層之間的第2一導電型 牛 处本貝基極區域上’形成-導電型射極區域的 申：：利範圍第8項或第9項之半導體裝置之製造方 二二，上述第1 —導電型雜質係以高於上述第2 I電型雜質層的雜質濃度形成者。 申明專利範圍第8項或第9項之半導體裝置之製造方 316434 27 1240412 質係以高於上述集極區 法，其中，上述第1-導電型雜 域的雜質濃度形成者。 12Π專利範圍第8項或第9項之半導體裝置之製造方 第2八㈣上述本貝基極^域、第丨―導電型雜質層及 弟2一導電型雜質層’係植入不同擴散係數的雜質，並 藉由一次的熱處理同時形成者。 13·如申凊專利範圍第9項之半導體裝置之製造方法，其 中，在上述集極區域形成溝之後，於該溝的兩側形 述外部基極區域。 > 316434 28