TWI240411B - An imager photo diode capacitor structure with reduced process variation sensitivity - Google Patents

Description

1240411 九、發明說明： 【發明所屬之技術領域】 本發明大體上關於成像裝置，及更特別關於具有串聯連 結之陣列電容器的互補金屬氧化物半導體（CMOS)像素單 元。 【先前技術】 成像裝置，包括電荷耦合裝置（CCD)及互補金屬氧化物半 導體（CMOS)感測器，皆共同用在光成像設備。 示範之CMOS成像電路，其處理步驟，及成像電路之種種 CMOS元件功能的詳細敘述皆（例如）在以下前案中描述··美 國專利案6，14〇,63〇號（專利所有權人尺11〇(105)，美國專利案 6,3 76,868號（專利所有權人Rhodes)，美國專利案6,3 10,366 號（專利所有權人Rhodes)，美國專利案6,326,652號（專利所 有權人Rhodes)，美國專利案6,204,524號（專利所有權人 Rhodes)，美國專利案6,333,205號（專利所有權人Rhodes)， 及美國專利申請公開案2002/0117690號。上述各者的揭露 皆以引用的方式併入本文中。 一成像器，例如一 CMOS成像器，包括像素單元的一焦面 陣列，各單元包括一感光器，例如一光栅，一感光體，或 一光二極體，其覆蓋一基板以在基板摻雜區域中製造一光 致電荷。一讀出電路會設置為用於各像素單元，及包括至 少一源極隨耦器電晶體及一列選擇電晶體，以用來耦合該 源極隨耦器電晶體至一行輸出線。該像素單元典型上亦具 有一浮動擴散節點，而連接至該源極隨耦器電晶體的閘 95233.doc 1240411 \ '感光☆產生的電荷會傳送至該浮動擴散節點。該成 像器亦包括一韓移雷S雕 曰曰虹，/、用以將電荷由該感光器轉移 至1亥浮動擴散節點，及一重置電晶體，其用以在電荷轉移 月υ先行重置該浮動擴散節點為預設電荷位準。 一影像μ器的-習用像素單元1G，如—c刪成像哭， 被纷示在圖卜像素單元典型上包括-光二極體12，盆在 - P-基板U中具有一 p_區域12心_區域i2b。該像素亦包括 -轉移電晶體，其具有配屬之間極16，一浮動擴散區18, 其形成在摻雜較多的p_型井20之中，及一重置電晶體，兑 具有配屬之間極22。撞擊光二極體12之卜區域12a表面的： 子會產生電子’其會被聚集在光二極體12“_區域12b中。 當該轉移閘極16導通時，該n_區域12b中光產生的電子會被 散㈣’這是因為該光二極體12與該浮動 擴散區18<間存在的電位差所導致。浮動擴散區18輕合至 一源極隨叙器電晶體24的閘極’其接收藉由該浮動擴散區 崎暫時储存的電荷，及將電荷傳送至一列選擇電晶體的 一第一源極/汲極端及配屬之閘極26。當列選擇信號rs變高 時，光子產生的電荷會轉移至行線28，其會再經由一取樣/ 保存電路及信號處理電路（未示）處理。 在圖1所示之該像素單元10的操作中，累積在該光二極體 12中的電荷典型上會藉由該轉移電晶體閘極16而轉移該至 夺動擴散區18。當累積在該光二極體12中的電荷達到一預 設位準時，即會致動該轉移電晶體閘極16。一旦致動了， 電荷即會由該光二極體12轉移至該浮動擴散區18。 95233.doc 1240411 與圖1之該像素單元10相關的一個問題為，該浮動擴散區 18僅會吸收電荷至其飽和位準…旦該浮動擴散區18達到 其飽和位準，則不再對來自該光二極體12的續來電子有任 何回應。該光二極體12的過剩電荷（即不再轉移至飽和的浮 動擴散區域18者)典型上會轉移到類近的像素單元，及其相 屬的：荷聚集區。過剩電荷通常會導致影像延遲及在相鄰 像素單元的輝散。輝散起源於電源由-像素單元滿溢至次 一個者’及會在結果影像中產生-光點或光紋。 參照圖2’增加一像素單元10的一浮動擴散區18之儲存能 力的方法’為形成-電容器34(習知為一陣列電容器），其電 連接至該洋動擴散區18。示範之〇]^〇3成像電路，其處理步 私及CMOS成像器(其具有連接至該浮動擴散區的一電容 器）功用的詳細敘述描述在美國專利申請公開案 2002/01176960(申請人Rh〇des)。上文的揭露以引用的 併入本文中。 雖然陣列電容1134的加人會增加浮動擴散區18的電容， 及藉以允許較高的飽和限制，將電容器加至像素單元有其 缺點。例如，電容器34典型上會與周邊電容器（形成在像素 單元外側者）同時形成。周邊電容器為像素單元1〇外的部份 ㈣與保存電路及用以儲存參考（完全信號）及輸出各像: 單元之相關光二極體12的信號。周邊電容器典型上形成 為具有較連接至浮動擴散區18之陣列電容器34所需更高的 電容。具有高電容陣列電容器34會導致某些問題，包括麥 像滯後及電荷轉移不A。因此最理想地為，像素單元1〇^ 95233.doc 1240411 的陣列電容器34應具有較周邊電容器更低的電容。 然而，降低像素單元10之陣列電容器34的電容會與數個 缺點相關。例如，降低電容的習用方法包括增加電容器之 介電層的厚度。然而，介電厚度的增加亦會減少周邊電容 器的電容，而陣列電容器（例，34)與周邊電容器會同時形 成。因此，必須採取額外的處理步驟以確保周邊電容器的 介電層厚度小於陣列電容器34的厚度。這個額外的處理步 驟很昂貴及降低製造輸貫量潛力。 降低陣列電容器34之電容的另一方法為縮小電容器34。 由降低電容器34的大小，電容器的區域（及電容）亦會同樣地 減少。然而，大小的降會增加電容由一陣列電容器至另一 陣列電容器（例，屬於另一像素單元）的變化總量，這導因於 在微影程序期間控制維持關鍵尺寸（CD)的困難度。因此， 電容器的實體大小會降低，因微影及蝕刻程序的CD失誤百 分比會增加。因此，所得之陣列電容器的電容會大幅變化， 及無法一致地形成。因此，期望可發展出用以儲存來自浮 動擴散區之額外電荷的陣列電容器，其具有較周邊電容器 低的電容。再者，可以一致的結果輕易製造如此的陣列電 容器。 【發明内容】 本發明可滿足上述問題及揭露一種具有陣列電容的像素 單元，其小於週邊電容器，而易於併入電流製造技術中， 具有一致的結果。 【實施方式】 95233.doc Ί240411 本文所用的專有名§司「半導體基板」及「基板」應解釋 為包括任何半導體式的結構。半導體結構應解釋為包括 石夕，絕緣體切（SQI)，藍寶石切（⑽），耗鍺，經換 雜及未摻雜的半導體，以基底半導體基座支撐的县晶層， 及其他的半導體結構。半導體不限定為以石夕為基座。半導 肢可以是錯或鎵的珅化物。t在下文中參照半導體基板 時’會利用先前的處理步驟在基底半導體或基座中或上方 形成區域或接面。 本文所用的專有名詞「像素單元」代表光學元件單位格， 其包含-用以將光子轉變為電信號的感光器。為了示範目 的’單一代表性的像素及其形成方式會繪示在圖中及本文 敘达内，然而，複數個此類像素的典型製造會同時進行。 因此，下文敘述為宏觀看法。 在下文敘述中，為了方便解釋會關於⑽沉成像器而描述 本發明；然而’本發明對任何成像器單元（包括電荷搞合裝 置（CCD))的任何感光器皆具有較寬的適用性。參照圖3,繪 示了根據本發明示範實施例之像素單元ίο〇的示意圖。S 像素單元⑽具有二陣列電容器仏％，其串聯地電連 接。根據以下方裎戎，虫讲έ π 士， Λ 串恥可有效地減少整體陣列電容· ⑴W糖 :二34代表第一電容器34的電容，及&代表第二電容㈣ 4 陣列電容器34 ’ 36及浮動擴散區18會與-源極隨 、馬^電晶體24在電晶體24之Vdd終端與閘栅之間並聯地電 連接。應注意，方壬口斗，γ，、、立 各式（1)適用於陣列電容器34，36，各者 95233.doc 1240411 具有少於1F的電容。 根據本發明的示範實施例，周邊（取樣/保存）及陣列電容器 (例，34，36)可不須任何額外步驟即同時形成。即，串聯的 陣列電容器34，36與周邊電容器具有實質上相同的電容值。 亦應注意的是，雖然僅有二陣列電容器34，36會繪示在 圖3的示範像素單元1〇〇中，像素單元1〇〇包括不少於二的電 容器，其串聯地電連接。再者，雖然像素單元⑽緣示為四 電晶體（4T)結構，本發明亦可以三電晶體（3T)結構（例，減 去轉移電晶體16)或以其他具有㈣或較少電晶體的像素 單兀結構實行。亦應注意，二陣列電容器34，36可以是平 板電容器，渠溝電容器，柱狀電容器，或其結合，或任何 該項技藝中所習用類型的電容器。 圖4纷示圖3像素單元⑽的部份剖面圖。像素單元⑽與 圖1的像素單元10相似，除了圖4之像素單元1〇〇具有二串俨 之陣列電容器34, 36(其電連接至浮動擴散區⑻以外。由^ 移電晶體閘極糾光二極體12轉移到浮動擴散區18的電行 會為浮動擴散區18與串聯之陣列電容器34, 36所共享。浮 動擴散區18的飽和位階會因而增加 '然而，申聯的陣列： 容器34, 36及浮動擴散區的電容不會如同上述關於圖3的周 邊電容器那般高。 _ 3 %不圖3至4根據本發 -⑽的頂端底端圖。浮動擴散區1δ經由一第一連接線3 而電連接至電容器34之底電極34a的接觸部份42。電容器3 具有一頂電極34b，其具有_接觸點44，其連接至電容器3 95233.doc -10- 1240411 :頂電極36b的接觸點46。電容器，亦具有一底電極他， /、具有耦合至Vdd的接觸點。接觸點料，46會藉由導體48電 連接，藉以將陣列電容器34, 36互相串聯設置。源極隨柄 器電晶體24的閘極形成第-陣列電容器34的底電極34a。 像素早兀100亦具有一含配屬之閘極22的重置電晶體。先 2電荷轉移’浮動擴散區18會藉由導通具有閘極22的重置 包曰日to因而造成區域18中的電子流術連接至源極/汲極3〇 的電壓源，而設定於預設的低電荷狀態。此外，像素單元 1 〇 〇具有含配屬之閘極2 6的列選擇電晶體。來自源極隨搞器 電晶體24之閘極的電荷會傳導至列選擇電晶體的閘極，循 序地，會傳導至一連接至一讀出電路系統（未示）的行線 2 8 (圖 4 ) 〇 圖6繪示根據本發明示範實施例之像素單元ι〇〇的形成。 ^示的像素單元⑽具有—絕緣層5G，其形成在形成於一半 &體基板14上的像素單元之上。絕緣層5〇會以硼填矽酸鹽 玻璃（BPSG)，硼矽酸鹽玻璃（BSG)，磷矽酸鹽玻璃（psG)， 未摻雜的矽玻璃（USG)，或任何其他適合材料所形成。 部份絕緣層50會钱刻移去以形成一導線管，其填滿了形 成-接面38的傳導材料。接面38會連接浮動擴散區18至電 容器34的底電極34a。接面38亦藉由一第一連接線（圖表性 顯示）而使用一源極隨耦器電晶體閘極24連接浮動擴散區 18。電容器36的底電極36a亦可示範為形成於與底電極“a 相鄰。陣列電容器34, 36的頂電極層54亦會示範為形成在 底電極34a，36a的頂端。一介電層56會將頂電極層54由底電 95233.doc -11 - 1240411 極34a，36a分離。雖然陣列電容器34, ％會繪示為形成在轉 移閑極16及重置閘極22之上，應注意，陣列電容器μ，％ 會形成在淺溝隔離區32之上。亦應注意的是，雖然陣列電容 斋34，36會顯不為形成在絕緣層5〇之上，陣列電容器w，刊 亦會形成在別4，如在基板14中，或在隨後形成的層中或 上。習用的傳導及絕緣層亦可用以與結構互連及將像素連接 至周邊電路系統。然而，本發明不必要詳述這些細節。 圖6的像素單元100在這個階段會實質上完成。像素單元 100會與周邊電路系統結合以形成一成像器裝置。例如，圖 7繪示具有一像素陣列300之CMOS成像器裝置308的方塊 圖。像素陣列300包括複數個像素，其排列為預設量的行及 列。繪示的像素陣列300含有至少一像素單元1〇〇,其如上 述關於圖3至6般根據本發明示範實施例而架構。陣列3〇〇 中各列的像素100會經由一列選擇線而同時導通，及各行的 像素會選擇性地藉由個別的行選擇線而輸出。複數個列及 行線會設置為用於整個陣列3〇〇。列線會選擇性地循序回應 列位址解碼器320而經由列驅動器3 1〇啟動，及行選擇線會 匕擇II地循序回應行位址解碼器37〇而經由行驅動器36〇啟 動。因此，一列及行位址會設置為用於各像素1〇〇。CM〇s 成像is可藉由控制電路350而操作，該控制電路35〇控制位 址解碼器320, 370’其用以選擇用於像素讀出的合適列及 行線，及列及行驅動器電路系統31〇，36〇，其施加驅動電 壓至選擇列及行線的驅動電晶體。 像素輸出#號典型上包括一像素重置信號，其當重置 95233.doc -12· 1240411 I夺由浮動擴散節點（例，圖6的18)移ι及—像素影像信號 g 〃在〜像所產生之電荷轉移之後由浮動擴散節點 (例，圖6的丨8)移去。如上述有關圖6，當由光二極體。轉移 至洋動擴散區18的電荷會到達浮動擴散區18的飽和位階， 車歹j书令A 34，36會用以儲存過剩的電荷。u 信號 會與陣列電容器34’ 36(圖6)所儲存的任何電荷—起藉由_ 取樣與保存電路361所讀取，及藉由-差動放大器362減 去，該差動放大器362會製造一用於各像素1〇〇的差信號 (VrSt-ISig)，這代表撞擊在像素上的光量。接著，這個信號 差會藉由一類比至數位轉換器375而數位化。接著，數位化 的像素差信號會饋入一影像處理器38〇以形成一數位影 像此外，如圖7中所繪不，CM〇s成像器裝置包括在一 半導體晶片（例，晶圓7〇〇)上。 圖8顯示系統400, -典型處理器式系統，其改良為包括 如圖7中的成像器裝置3〇8。處理器式系統可做為包括一 成像杰裝置308之數位電路系統的範^列。處理器式系統的範 例包括（無限制的）電腦系統，相機系統，掃描器，機器視覺 才双測系統’車輛導航系統，視訊電話，監視系統，自動定 焦系統，自動導星系統，行動债測系統，影像穩定化系統， 及用於高解析度電視的資料壓縮系統，以上任一者皆可利 用本發明。 糸統400包括一成像器裝置3〇8，其具有繪示在圖7且具有 根據本發明種種實施例之任一者所架構的陣列3⑼像素的 整體結構。系統400包括一具有中央處理單位（cpu)的處理 95233.doc -13- 1240411 盗402 ’該中央處理單位經由一匯流排404而與種種裝置通 信。某些連接至匯流排404的裝置會提供進出系統4〇〇的通 信；輸入/輸出（I/O)裝置406及成像器裝置308皆是這類通信 裝置的範例。其他連接至匯流排4〇4的裝置會提供記憶體， 其緣示為包括隨機存取記憶體（11八“)41〇，硬碟412，及至 少一周邊記憶體裝置，如軟碟414及光碟（CD)機416。成像 器裝置308可由CPU 402或其他系統400零件接收控制或其 他資料。成像器裝置308會循序提供多個信號，其定義影像 至處理器402以用為影像處理或其他影像處理操作。 應再次注意的是，雖然本發明已特定參考具有二串聯之 陣列電容器（例，圖6的34 , 36)的CM〇s像素單元而描述， 本發明有較廣的適用性及可用在任何的成像裝置。例如， 本發明可與電荷叙合裝置（CCD)成像器_起使用。上文及圖 =可、’a不較佳實施例，其可達成本發明的目的，特徵，及 =點。雖然某些優點及較佳實施例已在上文描述，熟習該 者可了解，在不違反由本發明之精神或範圍之下可 不/、’添加’刪減，改良及/或其他改變。因此，本發明 【圖式簡二】而僅限於後附申請專利範圍的範圍。 清=上::徵及優點可由上文敘述並參照後附圖式更 圖1繪示一習用像素單元； 圖2繪示一第二習用像素單元，· 圖增示根據本發明示範實施例所建構的像素單元之示 95233.doc -14- 1240411 意性表現； 圖4繪示圖3之像素單元的部份剖面表現； 圖5繪示圖3之像素單元的頂端底端圖； 圖6繪不圖3之像素早元的部份剖面圖； 圖7繪示CMOS成像的方塊圖，該CMOS成像器併入根 據圖3所建構的像素單元；及 圖8繪不根據本發明示範實施例之處理器系統的示意 圖’ δ亥處理器糸統併入圖7的c Μ 〇 s成像器。 【主要元件符號說明】 10 習用像素單元 12 光二極體 14 ρ-基板 16 ， 22 ， 26 閘極 18 浮動擴散區 20 Ρ-型井 24 源極隨耦器電 28 行線 30 源極/沒極 32 淺溝隔離區 34，36 電容器 38 第一連接線 42 接觸部份 44，46 接觸點 48 導體 95233.doc -15 - 1240411 50 絕緣層 54 頂電極層 56 介電層 100 像素單元 300 像素陣列 308 成像器裝置 310 列驅動器 320 列位址解碼器 350 控制電路 360 行驅動器 361 取樣與保存電路 362 差動放大器 370 行位址解碼器 375 類比至數位轉換器 380 影像處理器 400 系統 402 處理器 404 匯流排 406 輸入/輸出裝置 410 隨機存取記憶體 412 硬碟 414 軟碟 416 光碟機 700 晶圓 95233.doc -16-

Claims (1)

1240411 十、申請專利範圍： 1. 一種像素單元，包括： 一感光器； 一電荷聚集區，其耦合至該感光器以接收由該感光器 所產生之電荷；及 至少二儲存電容器，其彼此串聯耦合，該等串聯之電 容器亦與該電荷聚集區争聯耦合，以接收來自該電荷聚 集區之電荷。 2. 如請求項1之像素單元，其中該等至少二儲存電容器中至 少一者係一平板電容器。 3. 如請求項1之像素單元，其中該等至少二儲存電容器中至 少一者係一渠溝電容器。 4. 如請求項1之像素單元，其中該等至少二儲存電容器中至 少一者係一柱狀電容器。 5. 如請求項1之像素單元，其中該感光器係一光二極體。 6. 如請求項1之像素單元，其中該感光器係一光柵。 7·如請求項1之像素單元，其中該電荷聚集區係一浮動擴散 區。 8. 如請求項1之像素單元，尚包括一轉移電晶體閘極，其形 成在該感光器與該電荷聚集區之間。 9. 一種像素單元，包括： 一感光器； 一電荷聚集區，其耦合至該感光器以接收由該感光器 所產生之電荷；及 95233.doc 1240411 一陣列電容器，其以至少二串聯之儲存電容器形成， 該等儲存電容器耦合至該電荷聚集區，該陣列電容器具 有一低於一周邊電容器之電容，該周邊電容器可切換地 搞合至該像素單元。 10. 如請求項9之像素單元，其中該等至少二串聯之儲存電容 器耦合在該電荷聚集區與一電壓源終端之間。 11. 如請求項10之像素單元，其中該電壓源終端係一 Vddf 端。 12. 如請求項9之像素單元，其中該等至少二儲存電容器形成 為彼此相鄰，且實質上位於該電荷聚集區上方之相同水 平上。 13. 如請求項9之像素單元，其中該電荷聚集區係一浮動擴散 區。 14. 如請求項9之像素單元，尚包括一轉移電晶體，其形成在 該感光器與該電荷聚集區之間。 15· —種含CMOS成像器之半導體晶片，該CMOS成像器包括 一含多個像素之陣列，該陣列之各像素單元包括： 一感光器； 一電荷聚集區，其耦合至該感光器以接收由該感光器 所產生之電荷；及 一陣列電容器，其以至少二串聯之儲存電容器形成， 該等儲存電容器耦合至該電荷聚集區，該陣列電容器具 有一低於一周邊電容器之電容，該周邊電容器位於該像 素陣列之外。 95233.doc 1240411 10, 成像器積體電路，包括·· 含多個像素單元之陣列，直 中，其中_ 1¾ π /、乂成在一半導體基板 亥陣列之各像素單元包括·· 一感光器； 2荷聚集m合至該感光w 态所產生之電荷； 义尤 電iirff電容器，其彼此申聯耗合，該等串聯之 :广亥電荷聚集區串聯耦合，以接收來自該電 何+市區之電荷；及 ^處理電路系統，其形成在該基板中及電連接至該 ,，以用以接收及處理多個像素信號，. 17陣=取得之影像，及用以提供代表該影像之^斗该 7.—種處理系統，包括： 一處理器； 成像衣置，其耦合至該處理器， 數個像素單元，該等像素單元中至少：:置具有-一感光器； -電荷聚集區’其耦合至該感光器以接收 器所產生之電荷；及 级先 ^少二儲存電容器’其彼此串聯♦禺合，該等串聯之 電容器亦與該電荷聚集區串聯耦合，以接收來自哕· 荷聚集區之電荷。 I 18. 種形成像素單元之方法，該方法包括： 形成一感光器； 95233.doc 1240411 電荷聚集區’其耦合至該感光器；及 形成至少二儲存電容器，…及 之電容时+ ，皮此串聯耦合，該等串聯 荷聚集區之電荷。^串聯輕合，以接收來自該電 ‘儲存電容器之該動 儲存電容器之該動 月求項18之方法，其中形成至少 作匕括·形成至少一平板電容器。 2〇·如請求们8之方法，其中形成至少 括·幵> 成至少一渠溝電容器。 21· 士明求項18之方法，其中形成至少― 作包括：形成至少一柱狀電容器。之該動 極體 形：土！1-8::法’其中形成一感光器之該動作包括： 23. 如請求項丨8之方苴 ，、中形成一感光器之該動作包括： 々风一光栅。 24. :;!=之方法，尚包括:在該感光器與該第-電荷 承木&之間形成一轉移電晶體。 25·種形成包括多個{象素之陣列之CM〇s成像器之方法，該 陣列之至少一像素單元藉由以下步驟而形成： 在一基板内形成一電荷聚集區； 形成至少一週邊電容器，其耦合至該像素單元；及 在與形成該至少一週邊電容器實質相同之時刻，在該 像素單元内形成至少二串聯之儲存電容器。 ^ 26·如請求項25之方法，其中形成該等至少二串聯之儲存電 谷时之動作包括··在該電荷聚集區上方形成一該至少一 95233.doc 1240411 串聯之儲存電容器。 27. 如請求項25之方法，其中形成該電荷聚集區之該動作包 括：形成一浮動擴散區。 28. 如請求項25之方法，其中形成至少二串聯之電容器之該 動作包括：在該電荷聚集區上方實質相同之水平上，形 成該等至少二電容器。 95233.doc