TWI390974B - 嵌壁式傳輸閘之成像器元件，裝置及系統 - Google Patents

嵌壁式傳輸閘之成像器元件，裝置及系統 Download PDF

Info

Publication number
TWI390974B
TWI390974B TW097117325A TW97117325A TWI390974B TW I390974 B TWI390974 B TW I390974B TW 097117325 A TW097117325 A TW 097117325A TW 97117325 A TW97117325 A TW 97117325A TW I390974 B TWI390974 B TW I390974B
Authority
TW
Taiwan
Prior art keywords
region
image sensor
gate
floating diffusion
charge
Prior art date
Application number
TW097117325A
Other languages
English (en)
Other versions
TW200913664A (en
Inventor
Richard A Mauritzson
Inna Patrick
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200913664A publication Critical patent/TW200913664A/zh
Application granted granted Critical
Publication of TWI390974B publication Critical patent/TWI390974B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

嵌壁式傳輸閘之成像器元件，裝置及系統
本發明一般涉及半導體裝置領域，更具體地說係關於一具有一傳輸閘的CMOS成像器裝置。
本申請案主張2007年5月10日所申請之"嵌壁式傳輸閘之成像器元件、裝置及系統"的美國專利申請案第11/764,730號之權利。
半導體工業目前使用不同類型的基於半導體的成像器，包含電荷耦合裝置(CCD)和CMOS成像器裝置。由於CCD技術中固有的限制，CMOS成像器作為低成本成像裝置已經越來越多地被使用。使影像陣列與相關的處理單元能夠更高程度地整合的完全相容的CMOS感測器技術有利於很多數位應用。
CMOS影像感測器電路包含一像素單元的聚焦平面陣列，該等單元的每一個包含一光電轉換裝置，例如，光電閘、光導體或用於積累該基板的摻雜部分中的光生電荷的光電二極體。一讀出電路被連接到每個像素單元並包含至少一個輸出電晶體，其接收通常來自摻雜浮動擴散區域的光生電荷，並且產生一輸出信號，其經由一可選的列選擇存取電晶體被週期性地讀出。該成像器可能可選地包含一用於把電荷從該光電轉換裝置傳輸到該浮動擴散區域的電晶體或該浮動擴散區域可能被直接連接到該光電轉換裝置的部分。一電晶體也通常被提供用於在其接收該等光電轉 換電荷之前重置該擴散區域到一預定的電荷位準。
示例性CMOS成像電路，其製造的處理步驟以及成像電路的各種CMOS元件的功能的詳細描述被描述在例如Rhodes的美國專利第6,140,630號，Rhodes的美國專利第6,376,868號，Rhodes等人的美國專利第6,310,366號，Rhodes的美國專利第6,326,652號，Rhodes的美國專利第6,204,524號以及Rhodes的美國專利第6,333,205號中。
在習知CMOS成像器中，像素單元的該等主動組件執行必要的功能：(1)光子到電荷的轉換；(2)影像電荷的積累；(3)傳輸電荷到電荷放大伴隨的該浮動擴散節點；(4)在電荷傳輸到它之前重置該浮動擴散節點到一已知狀態；(5)選擇一像素用於讀出；以及(6)代表該重置狀態的信號和一像素電荷信號的輸出及放大。該光生電荷可能在其經由一傳輸電晶體從該最初電荷積累區域移動到該浮動擴散節點時被放大。在該浮動擴散節點的電荷被一源極隨耦器輸出電晶體轉換成一像素輸出電壓。
如圖1中所說明，使用在很多應用中的一種已知CMOS主動像素感測器(APS)10設計含有一用於產生電荷的光電二極體12，該等電荷由一傳輸電晶體14閘制隔離於該光電二極體12而儲存在一擴散區域16。該傳輸電晶體14被說明為具有一有效電氣長度L，用於當該傳輸電晶體14是未啟動時，抑制從該光電二極體12到該擴散區域16的光生電荷的電流洩漏。
雖然CMOS感測器在溫和光照條件下之光電轉換較優， 但是CMOS感測器在低光條件下不佳。CMOS感測器對光的靈敏度降低，因為每個像素18的部分被電路20部分佔據而不是該光電二極體12。一像素貢獻於收集光的百分比被稱為該像素的"填充因數"。雖然電荷耦合器件(CCD)有將近100%的填充因數，但是CMOS感測器就少得多。填充因數越低，該感測器變得越不靈敏。
該習知CMOS APS設計的另一個已知問題是非必要的電荷洩漏，其發生在該光電二極體和該擴散區域之間。由於成像器件解析度之進步造成器件尺寸縮減，該電荷洩漏問題變得更加突出。此外，穿過該傳輸電晶體的該電荷洩漏問題可能不會經由按比例增加該像素中的該區域而簡單地被解決，其被分配給該傳輸電晶體，因為該像素的填充因數更是被進一步減少。
因此，有需要有一CMOS感測器，其呈現減少的電荷洩漏在該光電二極體和該浮動擴散區域之間。也有需要有一傳輸電晶體，其當保留該像素的一可接受的填充因數時，限制該光電二極體和CMOS感測器中的該擴散區域之間的洩漏量。
在以下詳細的描述中，參考了所附圖式，其形成其的一部分，並且其中以說明具體實施例的方式被顯示，其中本發明可能被實踐。這些實施例被足夠詳細地描述以使那些熟習此項技術者能夠實踐本發明，並且應明白其他實施例可能被利用，以及在不背離本發明的精神和範圍下可作結 構的、邏輯的和電氣的改變。
該等詞"晶圓"和"基板"應理解為一包含矽的基於半導體的材料，絕緣體上矽(SOI)或藍寶石上矽(SOS)技術，摻雜和不摻雜的半導體，由一基本半導體基板支持的矽的磊晶層以及其他半導體結構。此外，當在以下描述中參考一"晶圓"或"基板"時，先前的處理步驟可能已經被利用以在該基本半導體結構或基板中或上面形成區域或節點。再者，該半導體不需要是基於矽，但是可能是基於矽鍺，絕緣體上矽，藍寶石上矽，鍺或砷化鎵等等。
該詞"像素"涉及一含有一光電感測器和用於把電磁輻射轉換成一電信號的電晶體的圖片組成單元部分。為了說明起見，一代表性的像素在這裏被說明在該等圖和描述中。
一感測器像素、一影像感測器元件、一成像裝置以及一具有一嵌壁式傳輸閘的電子成像器系統被揭露，其是製造成像器感測器像素的一種方法。在本發明的一實施例中，一影像感測器像素包含一收集區域和一浮動擴散區域。該影像感測器像素進一步包含一包含被組態用於耦合該收集區域到該浮動擴散區域用於當被啟動時傳輸收集的電荷的嵌壁式閘的傳輸電晶體。
在本發明的另一實施例中，一影像感測器元件包含一包含一包含一用於收集由光產生的收集電荷的電荷收集區域的第一源極/汲極區域的傳輸電晶體。該傳輸電晶體進一步包含一包含一浮動擴散區域的第二源極/汲極區域。一閘被組態用於耦合該收集區域到該浮動擴散區域以當嵌壁 式閘被啟動時傳輸該收集電荷。該傳輸電晶體進一步包含一被組態成包含一比該實體閘長度長的有效閘長度的閘。
在本發明的又一實施例中，一成像裝置包含複數個由一基板支援的電荷收集區域和對應的複數個浮動擴散區域。該成像裝置進一步包含對應的複數個包含對應的用於把儲存的電荷從該複數個電荷收集區域傳輸到該複數個浮動擴散區域的複數個嵌壁式閘的傳輸電晶體。
在本發明的另一實施例中，一電子成像器系統包含一成像裝置和至少一輸入/輸出裝置。該成像裝置包含複數個影像感測器像素，每個包含一嵌壁式傳輸閘，用於把儲存的電荷從複數個電荷收集區域傳輸到該複數個影像感測器像素中的複數個浮動擴散區域。
在本發明的又一實施例中，形成成像器感測器像素的一種方法被描述。該方法包含形成一收集區域和形成一浮動擴散區域。該方法進一步包含形成一包含一組態用於耦合該收集區域到該浮動擴散區域以當被啟動時傳輸收集的電荷的嵌壁式閘的傳輸電晶體。
圖2說明利用一n-類型摻雜的浮動擴散區域42的一CMOS影像感測器像素40的一部分的截面圖。該CMOS影像感測器像素40一般包括一光電二極體46的一電荷收集區域44，其用於收集由入射在該像素上的光產生的電荷，以及一具有一用於把光電電荷從該電荷收集區域44傳輸到該浮動擴散區域42的嵌壁式閘50的傳輸電晶體48。該浮動擴散區域42經由導體52被電氣連接到一輸出源極隨耦器電晶體56的 一閘54。該像素40還包含一具有一用於在電荷從該光電二極體46被傳輸到那裏之前重置該浮動擴散區域42到一預定電壓的閘60的重置電晶體58。在一像素的讀期間，一源極隨耦器電晶體56在該閘54接收來自該浮動擴散區域42的一電信號；以及一列選擇電晶體62選擇性地輸出一信號從該源極隨耦器電晶體56到一行線64，以回應一適用於該電晶體62的一閘66的解碼的列位址驅動信號。
以舉例的方式並且不受限制，圖2的該像素40利用一具有電荷收集區域44的插針光電二極體46用於把光子轉換成在一半導體基板68上的電氣電荷。該描繪的插針光電二極體46被這樣稱謂，因為當該光電二極體46完全空乏時在該光電二極體46中的電位被插針到一常數值。該插針光電二極體46有一包括一p+類型區域70和一在一p類型區域72中的n類型光電二極體電荷收集區域44的光敏p-n接面區域。該p類型區域72被形成在半導體基板68中。該p+區域70和該p區域72使該n類型光電二極體電荷收集區域44在一插針電壓下完全空乏。具有n類型電導率的雜質摻雜的源極/汲極區域被提供在該等電晶體閘50和60之上。與傳輸電晶體48和重置電晶體58相鄰的該浮動擴散區域42對於具有嵌壁式閘50的該傳輸電晶體和具有閘60的該重置電晶體58是一共用源極/汲極區域。
在一習知CMOS影像感測器中，在一p井主動層75中形成並且相鄰於該電荷收集區域44的溝渠絕緣區域74被用於隔離該像素40。用於該重置電晶體58的閘60的該堆疊式組態 可以在該溝渠絕緣區域74被形成之前或之後被形成。這些初步的處理步驟可能是不同的，其係為了方便或針對一特殊處理流程的需要。
一透明絕緣層76通常被形成在該像素40上面。習知處理方法然後被執行以在該絕緣層中形成例如金屬導體52以提供一電氣連接/接觸到該浮動擴散區域42，以及其他線以連接閘線和像素40中的其他連接。例如，整個基板表面可能被覆蓋一例如二氧化矽、BSG、PSG或BPSG的鈍化層作為一透明絕緣層76，其被平坦化和蝕刻以提供接觸孔，然後被金屬化以提供到一擴散節點78之接觸。
在習知CMOS影像感測器中，電子係由外部的入射光產生並積累在該n類型光電二極體收集區域44中。這些電荷經由該傳輸電晶體48的該嵌壁式閘50被傳輸到該浮動擴散區域42。該源極隨耦器電晶體56從該等傳輸的電荷產生一輸出信號。
在該像素的讀取期間，一最大輸出信號是與從該n類型光電二極體收集區域44提取的電子數成正比的。該最大輸出信號隨著增加的電子電容或該光電二極體的可接受性而增加。該插針光電二極體的該電子容量通常取決於摻雜位準和被植入以形成區域70、72和44的該等摻雜物。具體而言，區域70和44控制著插針光電二極體46的電容。因此，增加插針光電二極體46的電容有利於允許捕獲更高位準的光電轉換電荷。
用於傳輸電晶體48的嵌壁式閘50的使用導致一增加的有 效閘長度Leff 而減少該實體閘長度Lphy 。當該傳輸電晶體48處於斷開狀態時，嵌壁式閘50的該有效閘長度Leff 的增加導致在該光電二極體46和該浮動擴散區域42之間減少的電荷洩漏。此外，嵌壁式閘50的該實體閘長度Lphy 的減少導致能夠增加該像素40的填充因數，經由增加該光電二極體46的大小或降低該像素40總體大小以容納更大的密度，或者導致總體感測器陣列尺寸的減少。
傳輸電晶體48被建構在該半導體基板68中並包含延伸到該基板68裏的嵌壁式閘50。用包含該收集區域44和該浮動擴散區域42的該電晶體的源極/汲極區域在該嵌壁式閘50和該基板68之間形成一介質材料80。一旦被啟動，具有一有效程度Leff 的一通道區域82繞著該嵌壁式閘50的最下面部分延伸以及互連該收集區域44和該浮動擴散區域42。
使用一嵌壁式閘而不是一非嵌壁式閘的一個好處是該傳輸電晶體48的該通道區域82的該有效延長，由於該通道繞著該嵌壁式閘50的嵌壁式部分延伸。該通道區域的這樣一種有效延長減少了該傳輸電晶體48的短通道效應，並在該收集區域44和傳輸電晶體48之間提供一改進的連接，而對於該收集區域44的形成不需要一顯著的斜角植入。嵌壁式閘的形成的示例性處理步驟被描述例如在Tran的美國專利第6,844,591號中。
圖3說明按照本發明的另一實施例的一CMOS影像感測器像素40'的一部分的截面圖。製造積體電路中的挑戰之一是各種層次結構的正確對準以促進正確運作。一個關鍵的對 準發生在閘區域和它們對應的源極/汲極區域之間。在本發明的當前實施例中，像素40'的該說明部分包含一包括一嵌壁式閘50'的傳輸電晶體48'。
嵌壁式閘50'包含一延伸部分86，其延伸到一上表面之上以使在該嵌壁式閘50'的該延伸部分之上能夠形成間隔件84。間隔件84使對於一光電二極體46'和傳輸電晶體48'的該源極/汲極區域中的一浮動擴散區域42'的形成能夠自行對準處理。間隔件84的尺寸可根據特定程序調整以減少該收集區域44'的如相鄰非嵌壁式閘的習知收集區域的形成中需要的斜角植入的需要。包含該重置電晶體、該源極隨耦器電晶體、溝渠隔離區域和該透明絕緣層的像素40'的其他結構可能如這裏上面所描述被形成。
圖4是按照本發明的另一實施例的一CMOS影像感測器像素140的一部分的截面圖。如上參考圖2所描述，一CMOS影像感測器像素包含一具有一閘的重置電晶體，用於在電荷從該光電二極體被傳輸到那裏之前重置該浮動擴散區域到一預定電壓。由於製造程序利用用於形成各種裝置的特定步驟，故本具體實施例重新使用現有的處理步驟用於其他類似裝置的形成。
圖4中具體言之，CMOS影像感測器像素140的該部分利用現有的處理用於形成一具有一嵌壁式閘50的傳輸電晶體48，用於形成一也具有一嵌壁式閘160的重置電晶體158，其使用如用於形成該嵌壁式閘傳輸電晶體的那些類似的步驟被形成在基板168中。一旦被啟動，具有一嵌壁式閘50 的該傳輸電晶體48把光電電荷從該電荷收集區域44傳輸到該浮動擴散區域42。一擴散節點78提供一進入該擴散區域42之接觸用於感測該傳輸電荷。此後，具有嵌壁式閘160的重置電晶體158在從該收集區域44的電荷的後續傳輸之前重置該浮動擴散區域到一預定電壓。
圖5說明一CMOS成像裝置100的方塊圖，具有一以上圖2-4的關係中所計論的方式構造的併入像素40、40'、140的像素陣列102。像素陣列102的特徵是複數個排列在行和列中的像素。像素陣列102中的每列的像素經由一列選擇線能在同一時間都被開啟，以及每行的像素經由一行選擇線被選擇性地輸出。複數個列和行線被提供給整個像素陣列102。該等列線經由一列驅動器104被選擇性地啟動以回應一列位址解碼器106，以及該等行選擇線經由一行驅動器108被選擇性地啟動以回應一行地址解碼器110。因此，一列和行位址被提供給每個像素。
該CMOS成像裝置100由一控制電路112操作，其控制該位址解碼器106、110用於選擇合適的列和行線用於像素讀出，以及該列和行驅動器104、108，其等施加驅動電壓給該選擇的列和行線的該驅動電晶體。一記憶體114，例如一快閃記憶體或一SRAM，可能用於與該像素陣列102和控制電路112通信。一並聯至串聯轉換器116可能用於與該控制電路112通信。
通常，在接收到光輸入並產生一電荷之後，即開始在該成像裝置100中像素陣列102處的信號流。該信號被輸出到 一讀出電路並且接著到一類比至數位轉換器。該數位化的信號被傳輸到一處理器，然後該並聯至串聯轉換器，並且該串列信號能被從該成像裝置輸出到外部硬體。
圖6說明根據本發明的一實施例的一電子成像器系統。一電子成像器系統200包含一圖5中說明的成像裝置100作為一輸入裝置到該電子成像器系統200。該成像裝置100也可以接收來自電子成像器系統200的控制或其他資料。基於處理器系統的例子，其可以利用該成像裝置100，包含但不限於電腦系統、錄影系統、掃描器、機器視覺系統、汽車導航系統、視頻電話、監視系統、自動聚焦系統、星跟蹤系統、運動檢測系統、圖像穩定系統等等。
一電子成像器系統200包含一中央處理單元(CPU)202，其經由一匯流排204與各種裝置通信。連接到該匯流排204的一些該等裝置提供該成像器系統200的進出通信，說明性地包含一輸入/輸出(I/O)裝置206和成像裝置100。連接到該匯流排204的其他裝置提供記憶體，說明性地包含一隨機存取記憶體(RAM)210、一硬碟212和一或多個可移動記憶體裝置，比如一軟碟驅動器214、光碟(CD)或數位視頻磁片(DVD)驅動器216、快閃記憶卡等。該成像裝置100可在一單一積體電路中與一處理器結合，諸如一CPU、數位信號處理器或微處理器。
上述的該等過程和裝置說明了示例性方法和裝置，根據本發明很多可能被使用和生產。以上描述和圖式說明了實施例，其等提供本發明的顯著特徵和優點。然而，這並不 意味著本發明被嚴格限制於以上描述和說明的實施例。
雖然本發明已經參考具體實施例被顯示和描述，但是本發明涉及到的各種添加、刪除和修改，其對於一般熟習此項技術者將是顯而易見的，即使在這裏沒有被顯示或具體描述，亦被視為屬於本發明以下請求項所涵蓋的範圍。
10‧‧‧CMOS主動像素感測器
12‧‧‧光電二極體
14‧‧‧傳輸電晶體
16‧‧‧擴散區域
18‧‧‧像素
20‧‧‧電路
40‧‧‧CMOS影像感測器像素
40'‧‧‧CMOS影像感測器像素
42‧‧‧浮動擴散區域
42'‧‧‧浮動擴散區域
42‧‧‧浮動擴散區域
44‧‧‧電荷收集區域
44'‧‧‧電荷收集區域
44‧‧‧電荷收集區域
46‧‧‧光電二極體
46'‧‧‧光電二極體
48‧‧‧傳輸電晶體
48'‧‧‧傳輸電晶體
48‧‧‧傳輸電晶體
50‧‧‧嵌壁式閘
50'‧‧‧嵌壁式閘
50‧‧‧嵌壁式閘
52‧‧‧導體
54‧‧‧閘
56‧‧‧輸出源極隨耦器電晶體
58‧‧‧重置電晶體
60‧‧‧閘
62‧‧‧列選擇電晶體
64‧‧‧行線
66‧‧‧閘
68‧‧‧半導體基板
70‧‧‧p+類型區域
70'‧‧‧p+類型區域
72‧‧‧p類型區域
72'‧‧‧p類型區域
74‧‧‧溝渠絕緣區域
74‧‧‧溝渠絕緣區域
75‧‧‧p井主動層
75‧‧‧p井主動層
75'‧‧‧p井主動層
75'‧‧‧p井主動層
76‧‧‧透明絕緣層
76'‧‧‧透明絕緣層
78‧‧‧擴散節點
78'‧‧‧擴散節點
78‧‧‧擴散節點
80‧‧‧介質材料
80‧‧‧介質材料
82‧‧‧通道區域
84‧‧‧間隔
86‧‧‧延伸部分
100‧‧‧CMOS成像裝置
100‧‧‧成像裝置
102‧‧‧像素陣列
104‧‧‧列驅動器
106‧‧‧列位址解碼器
108‧‧‧行驅動器
110‧‧‧行地址解碼器
112‧‧‧控制電路
114‧‧‧記憶體
116‧‧‧並聯至串聯轉換器
140‧‧‧CMOS影像感測器像素
158‧‧‧重置電晶體
160‧‧‧嵌壁式閘
168‧‧‧基板
200‧‧‧電子成像器系統
202‧‧‧中央處理單元
204‧‧‧匯流排
206‧‧‧輸入/輸出(I/O)裝置
210‧‧‧隨機存取記憶體
212‧‧‧硬碟
214‧‧‧軟碟驅動器
216‧‧‧光碟(CD)或數位視頻磁片(DVD)驅動器
圖1是習知形成的CMOS影像感測器像素的一部分的截面圖。
圖2是按照本發明的一實施例的一CMOS影像感測器像素的一部分的截面圖。
圖3是按照本發明的另一實施例的一CMOS影像感測器像素的一部分的截面圖。
圖4是按照本發明的又一實施例的一CMOS影像感測器像素的一部分的截面圖。
圖5是按照本發明的一實施例的一包含一系列影像感測器像素的成像裝置的方塊圖。
圖6是按照本發明的一實施例的一包含一成像裝置的電子系統的系統圖。
40‧‧‧CMOS影像感測器像素
42‧‧‧浮動擴散區域
44‧‧‧電荷收集區域
46‧‧‧光電二極體
48‧‧‧傳輸電晶體
50‧‧‧嵌壁式閘
52‧‧‧導體
54‧‧‧閘
56‧‧‧輸出源極隨耦器電晶體
58‧‧‧重置電晶體
60‧‧‧閘
62‧‧‧列選擇電晶體
64‧‧‧行線
66‧‧‧閘
68‧‧‧半導體基板
70‧‧‧p+類型區域
72‧‧‧p類型區域
74‧‧‧溝渠絕緣區域
75‧‧‧p井主動層
76‧‧‧透明絕緣層
78‧‧‧擴散節點
80‧‧‧介質材料

Claims (28)

  1. 一種影像感測器像素，其包括：一收集區域；一浮動擴散區域；及一包含一嵌壁式閘之傳輸電晶體，其延伸進入一基板至實質上該收集區域之一低緣之至少一深度，而實體上藉由該基板之一部分與該收集區域隔離，且經組態用於耦合該收集區域到該浮動擴散區域以當被啟動時傳輸所收集之電荷。
  2. 根據請求項1之影像感測器像素，其中該收集區域和該浮動擴散區域形成該傳輸電晶體之源極/汲極區域。
  3. 根據請求項1之影像感測器像素，其進一步包括一包含該收集區域之光電二極體。
  4. 根據請求項3之影像感測器像素，其中該光電二極體是一插針光電二極體。
  5. 根據請求項3之影像感測器像素，其中該光電二極體包含一包括一p+類型區域和一p類型區域之光敏p-n接面區域，且其中該收集區域是一在該p類型區域中之n類型電荷收集區域。
  6. 根據請求項1之影像感測器像素，其中該嵌壁式閘有一比實體閘長度長之有效閘長度。
  7. 根據請求項1之影像感測器像素，其進一步包括若干對準間隔件，其位置相鄰於該嵌壁式閘之一部分且被組態來為植入該收集區域提供對準。
  8. 根據請求項1之影像感測器像素，其進一步包括一重置電晶體，其被組態來在該收集之電荷從該收集區域被傳輸到該浮動擴散區域之前，重置該浮動擴散區域到一預定電壓。
  9. 根據請求項8之影像感測器像素，其中該重置電晶體被組態作為一堆疊式閘電晶體。
  10. 根據請求項8之影像感測器像素，其中該重置電晶體被組態作為一嵌壁式閘電晶體。
  11. 一種包括一傳輸電晶體之影像感測器元件，其包含：一包含一用於收集由光產生之電荷之電荷收集區域之第一源極/汲極區域；一包含一浮動擴散區域之第二源極/汲極區域；以及一嵌壁式閘，其延伸進入一基板至實質上該收集區域之一低緣之至少一深度，而與在該電荷收集區域其間具有基板之一部分之該電荷收集區域隔離，且經組態用於耦合該收集區域到該浮動擴散區域以當該閘被啟動時傳輸該收集之電荷，該閘進一步包含一比實體閘長度長之有效閘長度。
  12. 根據請求項11之影像感測器元件，其中該閘被組態作為一嵌壁式閘。
  13. 根據請求項12之影像感測器元件，其中該嵌壁式閘包含一被組態以延伸在該電荷收集區域上面之延伸部分。
  14. 根據請求項13之影像感測器元件，其進一步包括至少一個間隔件，其形成於該嵌壁式閘之該延伸部分之一邊以 當形成該電荷收集區域時提供一植入對準。
  15. 根據請求項11之影像感測器元件，其中該電荷收集區域被組態作為一光電二極體。
  16. 根據請求項11之影像感測器元件，其進一步包括一重置電晶體以光於該閘之啟動設定該浮動擴散區域到一設定電壓。
  17. 根據請求項16之影像感測器元件，其中該重置電晶體之一閘被組態作為一嵌壁式閘。
  18. 一種成像裝置，其包括：複數個由一基板支撐之複數個電荷收集區域；對應之複數個浮動擴散區域；以及進一步對應之複數個傳輸電晶體，其包含對應之複數個嵌壁式閘，該複數個嵌壁式閘之每一個嵌壁式閘延伸進入該基板至實質上該複數個電荷收集區域之一相關電荷收集區域的一低緣之至少一深度，且經組態用於將儲存之電荷從該複數個電荷收集區域之該相關電荷收集區域傳輸到該複數個浮動擴散區域之一相關浮動擴散區域，其中該複數個電荷收集區域之每一個係實體上藉由該基板之一部分與該複數個嵌壁式閘之一對應嵌壁式閘隔離。
  19. 根據請求項18之成像裝置，其中該複數個電荷收集區域、浮動擴散區域和傳輸電晶體被組態在一陣列中。
  20. 根據請求項18之成像裝置，其中該複數個電荷收集區域形成對應之複數個光電二極體之一部分。
  21. 根據請求項18之成像裝置，其中該複數個嵌壁式閘之每一個被組態為具有一比實體閘長度長之有效閘長度。
  22. 根據請求項18之成像裝置，其中該複數個嵌壁式閘之每一個被組態為用於自行對準該對應之複數個電荷收集區域之一形成。
  23. 根據請求項18之成像裝置，其進一步包括對應之複數個耦合到該複數個浮動擴散區域之重置電晶體，以先於該對應之複數個嵌壁式閘之啟動，選擇性地設定該複數個浮動擴散區域之每一個到一設定電壓。
  24. 根據請求項23之成像裝置，其中該複數個重置電晶體之每一個被組態作為嵌壁式閘電晶體。
  25. 一種電子成像器系統，其包括：至少一輸入/輸出裝置；以及一包含複數個影像感測器像素之成像裝置，該複數個影像感測器像素之每個影像感測器像素包含一嵌壁式傳輸閘，其延伸進入該基板至實質上該電荷收集區域之一低緣之至少一深度，且經組態用於將儲存之電荷從該電荷收集區域傳輸到該複數個影像感測器像素之該影像感測器像素中之一浮動擴散區域，其中該基板之一部分係位於該電荷收集區域與該嵌壁式傳輸閘之間。
  26. 根據請求項25之電子成像器系統，其中該嵌壁式傳輸閘被組態為用於自行對準該對應之電荷收集區域之植入。
  27. 根據請求項25之電子成像器系統，其中該複數個影像感測器像素之影像感測器像素進一步包括一對應之組態具 有一嵌壁式閘之重置電晶體。
  28. 根據請求項25之電子成像器系統，其進一步包括一可操作耦合到該至少一輸入/輸出裝置和該成像器裝置之處理器。
TW097117325A 2007-05-10 2008-05-09 嵌壁式傳輸閘之成像器元件，裝置及系統 TWI390974B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/746,730 US7768047B2 (en) 2007-05-10 2007-05-10 Imager element, device and system with recessed transfer gate

Publications (2)

Publication Number Publication Date
TW200913664A TW200913664A (en) 2009-03-16
TWI390974B true TWI390974B (zh) 2013-03-21

Family

ID=39827522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097117325A TWI390974B (zh) 2007-05-10 2008-05-09 嵌壁式傳輸閘之成像器元件，裝置及系統

Country Status (3)

Country Link
US (1) US7768047B2 (zh)
TW (1) TWI390974B (zh)
WO (1) WO2008140941A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041206B4 (de) * 2007-08-31 2015-12-17 Advanced Micro Devices, Inc. Halbleiterbauelement und Verfahren zum selbstjustierten Entfernen eines high-k Gatedielektrikums über einem STI-Gebiet
KR101484172B1 (ko) * 2008-08-20 2015-01-21 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 센싱 시스템
KR101727270B1 (ko) * 2009-11-06 2017-04-17 삼성전자주식회사 이미지 센서
US8637910B2 (en) * 2009-11-06 2014-01-28 Samsung Electronics Co., Ltd. Image sensor
US8487350B2 (en) 2010-08-20 2013-07-16 Omnivision Technologies, Inc. Entrenched transfer gate
KR101704687B1 (ko) * 2010-08-24 2017-02-09 삼성전자 주식회사 이미지센서 셀, 상기 이미지센서 셀들을 복수 개 구비하는 이미지센서 어레이를 구비하는 이미지센서 및 상기 이미지센서를 구비하는 카메라시스템
KR101968197B1 (ko) 2012-05-18 2019-04-12 삼성전자주식회사 이미지 센서 및 이의 형성 방법
US9105546B2 (en) * 2012-09-19 2015-08-11 Semiconductor Components Industries, Llc Imaging systems with backside illuminated near infrared imaging pixels
DE102013110695A1 (de) * 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
US9006080B2 (en) 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices
US10567683B2 (en) 2014-06-06 2020-02-18 Rambus Inc. Image sensor with depletion-level pixel charge transfer control
US9659987B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
KR102632460B1 (ko) 2016-12-28 2024-01-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10163963B2 (en) 2017-04-05 2018-12-25 Semiconductor Components Industries, Llc Image sensors with vertically stacked photodiodes and vertical transfer gates
US10741592B2 (en) 2018-06-07 2020-08-11 Semiconductor Components Industries, Llc Image sensors with multi-photodiode image pixels and vertical transfer gates
US11527563B2 (en) 2020-04-20 2022-12-13 Taiwan Semiconductor Manufacturing Company Limited Photodetector using a buried gate electrode for a transfer transistor and methods of manufacturing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4173765A (en) * 1978-05-26 1979-11-06 Eastman Kodak Company V-MOS imaging array
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
US6611037B1 (en) * 2000-08-28 2003-08-26 Micron Technology, Inc. Multi-trench region for accumulation of photo-generated charge in a CMOS imager
US6498062B2 (en) * 2001-04-27 2002-12-24 Micron Technology, Inc. DRAM access transistor
US7091536B2 (en) * 2002-11-14 2006-08-15 Micron Technology, Inc. Isolation process and structure for CMOS imagers
US6960796B2 (en) * 2002-11-26 2005-11-01 Micron Technology, Inc. CMOS imager pixel designs with storage capacitor
JP3729814B2 (ja) * 2003-02-21 2005-12-21 松下電器産業株式会社 固体撮像装置
US7009227B2 (en) * 2003-06-16 2006-03-07 Micron Technology, Inc. Photodiode structure and image pixel structure
US7071505B2 (en) * 2003-06-16 2006-07-04 Micron Technology, Inc. Method and apparatus for reducing imager floating diffusion leakage
US7187018B2 (en) * 2003-06-25 2007-03-06 Micron Technology, Inc. Reduced barrier photodiode/transfer gate device structure of high efficiency charge transfer and reduced lag and method of formation
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor
KR100658925B1 (ko) * 2004-12-23 2006-12-15 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
KR100672669B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
US7202543B2 (en) * 2005-03-07 2007-04-10 Micron Technology, Inc. Method and structure to reduce optical crosstalk in a solid state imager
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
KR100712524B1 (ko) * 2005-08-09 2007-04-30 삼성전자주식회사 확장된 게이트 표면적을 갖는 드라이브 트랜지스터를구비한 ｃｍｏｓ 이미지 센서 및 그 제조방법

Also Published As

Publication number Publication date
US20080277693A1 (en) 2008-11-13
WO2008140941A1 (en) 2008-11-20
US7768047B2 (en) 2010-08-03
TW200913664A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
TWI390974B (zh) 嵌壁式傳輸閘之成像器元件，裝置及系統
US6310366B1 (en) Retrograde well structure for a CMOS imager
US6611037B1 (en) Multi-trench region for accumulation of photo-generated charge in a CMOS imager
US7217589B2 (en) Deep photodiode isolation process
KR100762614B1 (ko) 자동 노출 제어 및 상관된 이중 샘플링을 위한 ｃｍｏｓ영상 장치 및 방법
US6232626B1 (en) Trench photosensor for a CMOS imager
US6723594B2 (en) Pixel cell with high storage capacitance for a CMOS imager
US7087944B2 (en) Image sensor having a charge storage region provided within an implant region
US8018015B2 (en) Buried conductor for imagers
US20070065970A1 (en) Method of fabricating a storage gate pixel design
US20070114584A1 (en) Active photosensitive structure with buried depletion layer
US20030089929A1 (en) Trench photosensor for a CMOS imager
JP2009506548A (ja) 撮像素子画素用のイオン注入された分離領域
EP1656699A2 (en) Imaging with gate controlled charge storage
WO2005017982A1 (en) An imager photo diode capacitor structure with reduced process variation sensitivity
US6686220B2 (en) Retrograde well structure for a CMOS imager
US8304821B2 (en) CMOS image sensor