TWI239050B - Isolation trench with nitrogen-containing liner and methods of manufacture - Google Patents

Isolation trench with nitrogen-containing liner and methods of manufacture Download PDF

Info

Publication number
TWI239050B
TWI239050B TW093104556A TW93104556A TWI239050B TW I239050 B TWI239050 B TW I239050B TW 093104556 A TW093104556 A TW 093104556A TW 93104556 A TW93104556 A TW 93104556A TW I239050 B TWI239050 B TW I239050B
Authority
TW
Taiwan
Prior art keywords
trench
scope
patent application
item
isolation trench
Prior art date
Application number
TW093104556A
Other languages
English (en)
Other versions
TW200507098A (en
Inventor
Chih-Hsin Ko
Yee-Chia Yeo
Chung-Hu Ge
Wen-Chin Lin
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200507098A publication Critical patent/TW200507098A/zh
Application granted granted Critical
Publication of TWI239050B publication Critical patent/TWI239050B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

1239050 五、發明說明（1) 發明所屬之技術領域 —本發明係關於一種半導體元件，且特別有關於一種以 含氮内襯層來改善隔離結構的方法。 先前技術 對於積體電路’尤其是線寬〇. 25微米以下之積體電 路’對作為與主動區隔絕之隔離技術而言，一般皆使用淺 溝槽隔離（ST I)製程。一習知之淺溝槽隔離結構如第1圖所 不’其中一晶圓100含有一基底110，其上有一隔離溝槽 11 2形成於該基底11 〇，該基底丨丨〇 一般係一矽基底。該隔 離溝槽11 2 —般係填入一介電材料，例如一氧化矽或其他 氧化物’而將相鄰之二個主動區1 1 6隔離之。 在形成隔離溝槽之過程中，隔離溝槽之側壁丨丨4係可 月匕因後續之製程步驟而發生氧化（〇xidation)，其結果造 成隔離溝槽矽基底之體積膨脹，因而引發相鄰之二個主動 區116上產生壓縮應力（compressive stress)。造成壓縮 應力之原因為在一侷限之空間内產生了體積膨脹。 為解決上述問題，許多於溝槽隔離結構中形成氣化物 内襯層的方法已被提出。一般而言，這些方法係利用一氮 化物内襯層&以阻止或降低溝槽因後續充填介電材料，產^ 氧化並引發應力。例如美國專利號5447884 Fahey et al 已描述了一淺隔離溝槽使用一薄氮化物内襯層；美國^ 號6 4 6 1 9 3 7 K i m e t a 1亦描述了形成一氮化矽層於溝槽/ 離結構以解除應力；美國專利號62 5 1 746 Hong et a/*。
1239050 五、發明說明（2) 述了於溝槽隔離區形成消除應力之氮化層；以及美國專利 號6461937，6251746敘述了沉積氮化層於一典型之升溫加 熱所形成之氧化石夕層上。 當氮化物内襯層阻止了後續溝槽側壁之氧化，其結果 是降低了壓縮應力。然而，一般形成之氮化物内襯層帶有 内應力；而且，由於此内應力而導致主動區於脆弱處形成 缺陷（defects)甚或裂縫（cracks)，該脆弱處例如隔離溝 槽頂部之一尖角處（sharp corners)。 此外，形成一氧化物内襯層於氮化物内襯層下面，以 降低氮化物内襯層對於主動區之影響之諸多方法亦被提 出，但使用了上述之氧化物内襯層卻會有引發高熱預算 (thermal budget)的問題 〇 因此，業者需要一種隔離溝槽的改良方法，來阻止或 降低此隔離溝槽側壁之氧化效應。 發明内容 本發明的目的在於解決隔離溝槽之側壁因後續之製程 步驟而發生氧化（oxidation)，造成隔離溝槽石夕基底之體 積膨脹，引發相鄰之二個主動區產生壓縮應力 (compress i-ve stress)的問題。 本發明的另一目的在於解決因習知之氮化物内襯層本 身帶有内應力，而導致主動區易於脆弱處形成缺陷 (defects)甚或裂縫（cracks)的問題。 為達上述目的，本發明提供一含氮内襯層之隔離 >冓槽
0503-A30217TWf(N1);TSMC2003-0275;Yyhs u.p t d 第6頁 五、發明說明（3) 、、、σ構’藉由一含氮内襯層及一介電材料填入該溝槽，以使 該含氮内襯層以接觸或近接（cl〇se pr〇}dmity)之方式於 該，接，離溝槽之主動區上形成，辅以在隔離溝槽頂部及 ，部處提供一圓角（round c〇rner)以解決隔離溝槽之尖角 處（sharp corners)由於應力而形成一脆弱點。 本：” j供一種隔離溝槽之製☆，包括下： = (、：基底包含有一溝槽’形成一含氮内 槽之基底’並形成-溝槽填充材料於該含氮内襯^溝 填滿該溝槽。去除溝槽及週圍以外之曰士，且 圍以外之溝槽填充材料。最後 =除溝 主動區上形成一電晶體。 州伐^離溝槽之 本發明更提供另一種隔離溝槽之製法，勺 驟：應用-罩幕層以形成溝槽於；上括下列步 、 业市成一溝槽埴亦从、、· 、⑺彻 内襯層上，且填滿該溝揭 . 、 才料於# ^ 溝槽填充材料，且露出基底上表面。最後，=内概層^ 槽之主動區上形成一電晶體。 '鄰镇隔離、、蕃 為讓本發明之上述和其 ， 顯易懂，下文特舉出較佳實施例，並：:v:優點能更明 細說明如爷： x配合所附圖式，尺明 作詳 = 並形成-溝槽填充：：含氮内概 實施方式 第一實施例 晶圓2 0 〇具有 基底 首先’請參閱第2a圖，提供 1239050 五、發明說明（4) 2二底其上成：硬罩幕212。該基底21°可以是-砍或玻 褐基底，較佳為矽基底。 214及亥一硬气罩化幕二較佳形成方式，由下而上係由-氧化層 & 虱化層216所組成。該氧化層214較佳為例如一二 ί L f (S1。2)以例如氧化加熱法（1 herma 1 —n )或 ‘E=\fiiCVD)形成’該⑽法係藉由-四乙氧基石夕 3 = ΐί ί物質(P W)以進行沉積。而沉積 :^乳化層。14上之氮化層216較佳為一氮化矽層（s )， 该虱化矽層（siA)係以例如化學氣相沉積法（cvd)，^用 I烷（S1lme)及氨氣當作先驅物質以進行沉積，沉積溫度 ;丨於約55 0 C至900 t之間。一圖案罩幕218，例如一光阻 層罩幕，係以微影之方式形成於該硬罩幕 定義欲去除之硬罩幕部份。 曰上用以 ，下來，請參閱第21)圖，以該光阻層圖案為罩幕，將 未復盍光阻層之硬罩幕212層部份蝕刻去除，而形成一暴 露之基底表面219，以備後續之隔離溝槽製程。該蝕刻势 程較佳為例如一非等向性乾蝕刻，亦可以是一濕式等向性 敍刻製程。之後再將該圖案罩幕2丨8去除。 請參閱第2c圖，以硬罩幕212層作為—蝕刻罩幕，蝕 刻該基底21‘0以形成一溝槽，該溝槽之較佳深度約介於 2 00 0至60 00埃之間，但其深度不在此限，可依不同之應 而變換深淺度。 之後，請參閱第2d圖，以一回縮製程（puU back)將 -部份硬罩幕層212 ’包含氮化碎層（Si3N4)以及二氧化石夕 0503-A30217m(Nl);TSMC2003-0275;Yyhsu.ptd 第8頁 1239050 五、發明說明（5) 層（S i 02)蝕刻去除，而形成硬罩幕2 1 2層由隔離溝槽2 2 0邊 緣往後縮（retreat)些，該後縮量較佳為介於約10至5〇· 之間，但其後縮量不在此限，可依不同積體電路之設計而 增減。此回縮製程（pu 1 1 back)可例如為一濕式等向性蝕 刻製程’於介於約100 °C至180 °C之間的溫度，30至2 0 0 0秒 之間的蝕刻時間以熱磷酸將氮化層2 1 6 (S i3 N4)蝕刻去除； 之後再以另一種等向性濕蝕刻法，以例如稀釋之氫氟酸於 約介於10 °C至40 °C之間，約2至200秒間之蝕刻時間將氧化 層214(Si02)餘刻去除。上述該回縮製程（pUH back)亦可 變換為先以非等向性乾姓刻方式進行，例如藉以一氟化學 氣體來蝕刻氮化層2 1 6，接著以一等向性濕蝕刻法，例如 以稀釋之氫氟酸於約l〇°C至40°C之間，約2至2 0 0秒間之蝕 刻時間將氧化層2 1 4 ( S i 02 )蝕刻去除。 後續，請參閱第2e圖，將該隔離溝槽施行一圓角化製 程（corner rounding process)，較佳為一退火製程，其 溫度約介於7 0 0。(：至1 0 0 0。(：之間，以促使溝槽尖角處之矽 原子產生遷移（silicon atom migration)。該退火製程可 藉由置於一例如含氫、氮、氦、氖、氬、氙，及其組合氣 體所組成之族群之環境下，以約1至1 〇 〇 〇 T 〇 r r之間之壓力 施行，該退-火環境較佳為一含氫，於約1至1 〇 〇 〇 T 〇 r r間之 壓力以及約7 0 0至9 5 0 °C間之退火溫度。一般而言，一高溫 低壓之環境較可促使矽原子產生遷移而形成圓角（r〇und corners)。俟圓角化製程一完成，圓角徑度（如第2e圖示 之’’R")較佳為介於約5至50nm之間。
1239050
接著，請參閱第2f圖，於隔離溝槽22〇及硬罩幕212層 十形成一含氮内襯層 222(nitrogen_c〇ntaining Hner); 車交佳，形成方式為例如一熟知之化學氣相沉積法（cvd)技 蟄。該含氮内襯層222例如為一氮化矽層、一氮氧化矽層 (S^xNy)或一氮摻雜（ni tr〇gen_d〇ped)之氧化矽材料，二 含氮内襯層之氮原子百分比約為百分之5至百分之6〇間。 請參閱第2g圖，該含氮内襯層222之厚度（Tn)較佳為介 於約0. 5*至20nm之間，但並不在此限，其厚度可依照製程 所需變薄或加厚。該含氮内襯層222較佳為含約至+ 261^ 間之内應力（intrinsic stress)，其中負值表示一壓縮應 力（compressive stress)，正值表示一伸張應力（tensue stress)。含氮内襯層222較佳為一具高伸張應力之順應
依照本實施例，該含氮内襯層222之内應力對於主動 區之矽晶格（silicon lattice)之影響係可藉由一含氮内 襯層222直接接觸該溝槽側壁而更加擴大。該含氮内襯層 222並可避免溝槽側壁於後續製程步驟之氧化。如上所曰 述1為該含氮内襯層222為-具高伸張應力之順應性沉 積氮化層，其施加了一顯著之反向應力於該主動區之矽晶 格上，而壓&制了因氧化而造成隔離溝槽矽基底之體積膨 脹，引發相鄰之一個主動區產生壓縮應力的問題。此外， 利用本實施例，亦避免了脆弱區之發生而不會產生潛在性 例如裂隙或差排（diSl〇cati〇n)等缺陷。尖角處即是脆弱 區之一例，其中應力會集中在該脆弱區而使該處產生缺
五、發明說明（7) 陷。因此，較佳之方式為先形成圓 底部，然後再形成含氮内襯層222。 溝槽之上部及 該溝ί續，圖’沉積一溝槽填充材料如填人 -氧化石/ Ϊ t填充材料224為一介電材料’較佳為例如 料你丨/。 槽填充材料亦可以是一溝槽填充組人材 ^ ^ ^ %T^TCVD ^ ^"aB0 ^ - 知之崎 使該ii埴ΐϊ:平坦化步驟於該溝槽填充材料表面，以 μ/槽真充材料之表面平坦之。該平坦化 機械研磨(cmp)製程，該溝槽填充材料可:疋研一 磨而知留在含氮内襯層222或氮切層216之表面。研 216Λ下Λ，請參閱第2i圖，以一姓刻製程將氮化石夕層 Γ先以概層222及氮化石夕層216去除，該钮刻法例 刻i。m ’之後再以一稀釋氫I酸之等向性濕式银 石夕第2 j及21"圖所示，再以-蝕刻製程將二氧化 之虱氟酸等向性濕式蝕刻法。 ”、、稀釋 請參閱第21圖，於主動區上形成一電晶體。該電曰 二一32閘極=226 ’ 一閘極介電層228，-源極23〇及-/和232。s完成該電晶體|，沉積一内層介電層 1239050 五、發明說明（8) " 1~~ (ILD) 234於該電晶體上。該有一平坦表面之内層介電芦 (ILD) 2 34係包括一氧化矽層，以例如CVD法沉積形成。9之 後，形成一金屬連線23Θ於該平坦之内層介電層（ILd)234 上。該金屬連線23 6包含高導電金屬例如鋁、銅及鎢。 一之後’通常形成一接觸插塞（contact plug)(未顯 不），係至少與一源極23〇、汲極23 2及閘極電極226與金屬 連線23 6之間連接。例如可藉由沉積鎢金屬層並經回蝕 (etch back)或化學機械研磨（CMp)製程以形成一鎢金屬接 觸插塞。 弟二實施例 首先’請參閱第3a圖，提供一晶圓300具有一基底 31〇，其上形成一罩幕312圖案。該基底31〇例如是一矽或 玻璃基底’但較佳為一矽基底。該罩幕3丨2可包括一般之 罩幕材料’例如二氧化矽，氮化矽，一氮化矽於一二氧化 石夕上之疊層、或光阻層，較佳為一光阻層。 接著’凊參閱第3 b圖，姓刻該石夕基底以形成一溝槽 3 1 4 ’較佳為例如一非等向性乾姓刻方式，較佳之溝槽姓 刻深度約2 0 0 〇至6 0 0 0埃。 後續，請參閱第3c圖，將該罩幕312去除以暴露出該 主動區。去-除該罩幕3 1 2可例如先以一熱填酸，之後再以 一稀釋氫氟酸之等向性濕式蝕刻法施行。 然後，請參閱第3 d圖，如前述第一實施例戶斤述（請參 閱第2e圖），將該隔離溝槽上部及底部之尖角施行/圓角 化製程（corner rounding process)。
1239050 五、發明說明（9) 充材^二生於第^圖中’將一含氮内襯層316及一溝槽填 化矽μ ^後填入該溝槽。該含氮内襯層3 1 Θ例如是一氮 ^層、:鼠氧化石夕層⑻Α)或-氮摻雜 i 之氧化矽材料，該含氮内襯層之氮原子 :丨：=約介於百分之5至百分之60之間。形成方式為 例^一化學氣相沉積法（CVD)法、熱氧化法（thermal 〇^、”二11)加上氮化（11丨1：1'1心1：1〇11)法、或一氮化法。氮 上糸精由將溝槽暴露於-含氮之環境中，例如-含氮電 水i|itrogen-containing plasma)以引進氮原子而進行氮 化製程。 、請參閱第3fSl，藉由一高選擇比之平坦化製程，一部 份之溝槽填充材料3丨8被去除而停留在主動區上之含氮内 ，層表面。該高選擇比之平坦化製程例如一CMp製程，其 藉由一包括氧化鈽（Ce〇2)之研磨漿（slurry)以施行研磨。 之後’該主動區上之含氮内襯層藉由一蝕刻製程而去除， 遠餘刻製程例如為一含氟酸溶液之等向性濕蝕刻製程，或 為一產生電漿蝕刻之非等向性乾蝕刻製程。 後續’請參閱第3g圖，於主動區上形成一電晶體。該 電晶體包含一閘極電極3 2 0，一閘極介電層3 2 2，一源極 324及一汲極326。當完成該電晶體後，沉積一内層介電層 (ILD)328於該電晶體上。該有一平坦表面之内層介電層 (IL D) 3 2 8係包括一氧化石夕層，以例如c V D法沉積形成。之 後，形成一金屬連線330於該平坦之内層介電層（ILD)328 上。該金屬連線3 3 0包含高導電金屬例如鋁、銅及鎢。
0503-A30217TWf(Nl);TSMC2003-0275;Yyhsu.ptd 第13頁 1239050 五、發明說明（10) 弟三實施例 首先’睛參閱弟4a圖’提供一晶圓400具有一基底 4 1 〇，其中形成一溝槽4 1 2。該形成溝槽之製程請參考如圖 3a至3c所示。該基底410例如是一矽或玻璃基底，但較佳 為一石夕基底。此外，該溝槽412邊角（corner)較佳是一圓 角’例如第3 d圖所示，或亦可為一非圓角，即使初始之材 料即為圓角’最好之後仍進一步圓角化。之後，依序沉積 一二氧化矽内襯層414、一含氮内襯層416及一溝渠填充材 料4 1 8於該溝槽4 1 〇上。形成一二氧化物内襯層41 4於氮化 物内襯層416下面，其用意在於降低氮化物内襯層之内應 力對於主動區之影響。形成該二氧化矽内襯層414可藉^ 例如一濕式或乾式氧化法於約500 t至丨〇〇〇間之溫^範 圍之後，形成一含乳内襯層416於該二氧化石夕内襯層414 上，可藉由例如一CVD法或氮化法（nUrid =時’說氣將會被引入下面之氧切層。之後：= 積溝槽填充材料4 1 8。 接著，請參閱第4b圖，施行一高選擇比之平拍化 份之含氮内襯層416及溝槽填充材賴，而停 區上之含氮内襯層416上。該高選擇比之平挺 化衣ί王例如-一CMP製程，其藉由一包括 桌（slurry)以施行研磨。之後， 2 ^ ^ m ^ . 主動區上之含氣内掘展 精由一 I虫刻製程而去除，該I虫刻製 ’曰 . I &例如為一含氟、、交冻 之專向性濕蝕刻製程，或為一電喂鉍 7 ^ 製程。 冤水蝕刻之非等向性乾蝕刻
1239050
後、明參閱第4 C圖，部份覆蓋住主動區上之二氧化 矽内襯層4 1 4係藉由一蝕刻製程予以去除，例如一稀釋之 氫氟酸等向性濕式钕刻法。 然後j請參閱第4d圖，於主動區上形成一電晶體。該 電晶體包含一閘極電極42〇，一閘極介電層422，一源極 424及一汲極426。當完成該電晶體後，沉積一内層介電層 (ILD)428於該電晶體上。該有一平坦表面之内層介電層曰 (ILD)428係包括一氧化矽層，以例wCVD法沉積形成。之 後，形成 金屬連線430於該平坦之内層介電層（ild)428 上。该金屬連線430係包含高導電金屬例如鋁、銅及鑛。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明Μ壬何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保蠖 範圍當視後附之申請專利範圍所界定者為準。 ”
1239050 圖式簡單說明 為使本發明之上述目的、特徵和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 第1圖為一習知之隔離溝槽剖面圖。 第2a〜2m圖為用於本發明之第一實施例中，形成隔離 溝槽製程之一系列剖面圖。 第3a〜3g圖為用於本發明之第二實施例中，形成隔離 溝槽製程之一系列剖面圖。 第4a〜4d圖為用於本發明之第三實施例中，形成隔離 溝槽製程之一系列剖面圖。 符號說明 習知技術 晶圓〜1 0 0 ; 隔離溝渠〜11 2 ; 主動區〜11 6。 本發明技術 晶圓〜1 0 0、2 0 0、3 0 0、 基底〜1-10、210、310、 隔離溝渠〜11 2 ; 主動區〜11 6 ; 罩幕層〜312層； 二氧化矽層〜4 1 4 ; 基底〜110 ; 隔離溝渠之側壁〜11 4 ; 400 ； 410 ； 隔離溝渠之側壁〜11 4 ; 硬罩幕層〜212層； 氧化層〜2 1 4 ; 氮化層〜2 1 6 ;
0503-A30217TWf(N1);TSMC2003-0275;Yyhs u.p t d 第16頁 1239050 圖式簡單說明 罩幕圖案〜218; 暴露之基底表面〜219; 隔離溝渠〜2 2 0、3 1 4、4 1 2 ; 含氮内襯層〜222、316、416 ; 溝渠填充材料〜224、318、418 ; 閘極電極〜2 2 6、3 2 0、4 2 0 ; 閘極介電層〜2 2 8、3 2 2、4 2 2 ; 源極〜2 3 0、3 2 4、4 2 4 ; 汲極〜232、326、426 ; 圓角徑度〜R ; 内層介電層（ILD)〜234、328、428 ; 金屬連線〜236、330、430。
0503-A30217TWf(N1);TSMC2003-0275;Yyh s u.p t d 第17頁

Claims (1)

1239050
0503-A30217TWFl(Nl).ptc 第18頁 U39〇5〇 申垮專利範園 索號 931045% 年 曰 修正 6 ·如申请專利範圍第1項所十 决，复i β邗々制i . 所述之隔離溝槽之製造方 夕一务中該退火製程係於壓力笳 订。 乾圍介於卜lOOOTorr之間施 法 法 法 法 間 7 ·如申請專利範圍第1項 其中該圓k圓弧隔離溝槽之製造方 其中該含氮内襯層包括隔離溝槽之製造方 9.如申請專利範圍第f項戶二化石夕層⑶A)。 其中該含氮内襯層包括'一氮&隔離溝槽之製造方 其中該含氮内襯層溝槽之製造方 里耗圍為介於百分之5〜60之 法 法 法 法 法 法 H，其 12，其 13，其 U，更 15，其 16，更 中如:人'專利範圍第1項所述之隔離溝槽之製造方 中遠/氮内襯層之厚度係介於5〜200埃之間。 ϋΐ專㈣圍^項所述之隔離溝槽之製造方 溝槽填充材料係一介電材料。 •如申^專利範圍第12項所述之隔離溝槽之製造方 r孩溝槽填充材料包括一氧化矽。 •如申請專利範圍第1項所述之隔離溝槽之製造方 包括平垣化該溝槽填充材料之步驟。 •如申請專利範圍第1 4項所述之隔離溝槽之製造方 中該平垣化之步驟係一化學機械研磨（CMP)製程。 ’如申請專利範圍第1項所述之隔離溝槽之製造方 包括於接近該溝槽處形成/電晶體。
1239050 1 _案號 93104556_年月曰 修正_ 六、申請專利範圍 1 7。如申請專利範圍第1項所述之隔離溝槽之製造方 法，更包括下列步驟： 以近接之方式於溝槽上形成電晶體； 沉積一内層介電層於該電晶體上；以及 沉積一金屬連線於該内層介電層上。 1 8.如申請專利範圍第1 7項所述之隔離溝槽之製造方 法，其中該内層介電層係包括一氧化矽。 1 9.如申請專利範圍第1 7項所述之隔離溝槽之製造方 法，其中該金屬連線係包括鋁、銅及鎢之金屬族群。 2 0. —種隔離溝槽之製造方法包括： 提供一基底含有一溝槽，該溝槽上有一圖案罩幕，該 圖案罩幕係形成於鄰接溝槽之部份基底上； 蝕刻部份該圖案罩幕，使該圖案罩幕由該溝槽邊緣往 外縮； 於一氣體環境下施行一熱退火，使該溝槽形成圓角； 沉積一含氮内襯層於該溝槽及該圖案罩幕上； 形成一溝槽填充材料填滿該溝槽； 去除部份於該圖案罩幕上之含氮内襯層；以及 去除該圖案罩幕。 21. 如申請專利範圍第2 0項所述之隔離溝槽之製造方 法，更包括於接近該溝槽處形成一電晶體。 22. 如申請專利範圍第2 0項所述之隔離溝槽之製造方 法，更包括下列步驟： 於鄰接該溝槽之基底一區域中上形成電晶體；
0503-A30217TWFl(Nl).ptc 第20頁 1239050 « ' _案號93104556_年月曰 修正_ 六、申請專利範圍 形成一内層介電層於該電晶體上；以及 形成一金屬連線於該内層介電層上。 2 3.如申請專利範圍第2 2項所述之隔離溝槽之製造方 法，其中該内層介電層係包括一氧化石夕。 2 4.如申請專利範圍第22項所述之隔離溝槽之製造方 法，其中該金屬連線係包括鋁、銅及鎢之金屬族群。 2 5.如申請專利範圍第20項所述之隔離溝槽之製造方 法，其中該圖案罩幕結構係包括一氮化矽層疊於一二氧化 石夕層上。 26. 如申請專利範圍第20項所述之隔離溝槽之製造方 法，其中該圓角之圓弧徑度範圍係介於5〜5 Onm之間。 27. 如申請專利範圍第20項所述之隔離溝槽之製造方 法，其中該退火製程係介於溫度範圍70 0 °C〜95 0 °C間施 行。 2 8.如申請專利範圍第20項所述之隔離溝槽之製造方 法，其中該含氣體之環境係包含氫、氮、氦、氖、氬、 氙，及其組合氣體所組成之族群。 2 9.如申請專利範圍第20項所述之隔離溝槽之製造方 法，其中該退火製程係於壓力範圍1 ~ 1 0 0 0Torr之間施行。 3 0.如申請專利範圍第2 0項所述之隔離溝槽之製造方 法，其中該含氮内襯層包括氮化矽（S i3 N4)層或氮氧化矽層 (SiON) 〇 3 1.如申請專利範圍第2 0項所述之隔離溝槽之製造方 法，其中該含氮内襯層之氮含量範圍為介於百分之5〜60之
0503-A30217TWFl(Nl).ptc 第21頁 1239050 ^_____^-1Q4556 年月曰__修正_ 六、申請專利範圍 間。 3 2。如申請專利範圍第2 0項所述之隔離溝槽之製造方 法，其中該含氮内襯層之厚度係介於5〜2〇〇埃之間。 3 3 ·如申請專利範圍第2 〇項所述之隔離溝槽之製造方 法，其中遠溝槽填充材料係一介電材料。 3 4 ·如申清專利範圍第2 〇項所述之隔離溝槽之製造方 法，其中該溝槽填充材料包括一氧化矽。 3 5·如申請專利範圍第2〇項所述之隔離溝槽之製造方 法，更包括平坦化該溝槽填充材料之步驟。 3 6 ·如申請專利範圍第2 0項所述之隔離溝槽之製造方 法，其中該平坦化之步驟係一化學機械研磨（CMp )製程。 37· —種隔離溝槽之結構包括： /基底其上含有側壁表面之一溝槽，該溝槽至少含有 _上部及一底部之圓角處； 二含虱内襯層與上述溝槽中至少一上部及一底部之圓 角處形成接觸，且該含氮内襯層均勻包覆該溝槽之上部圓 角處；以及 /溝槽填充材料於該溝槽内。 3 8 \如申睛專利範圍第3 7項所述之隔離溝槽之結構， 其中該圓角之圓弧徑度範圍係介於5〜5 〇nm之間。 3/·如申請專利範圍第37項所述之隔離溝槽之結構， 其中該溝槽之深度範圍為介於2 0 0 0〜6 0 0 0埃之間。 40·如^申請專利範圍第項所述之隔離溝槽之結構， 其中該S氮内襯層之厚度係介於5〜200埃之間。
1239050 ； ► _案號93104556_年月曰 修正_ 六、申請專利範圍 4 1.如申請專利範圍第3 7項所述之隔離溝槽之結構， 更包括於鄰接溝槽之基底一區域中形成至少一電晶體。 4 2.如申請專利範圍第37項所述之隔離溝槽之結構， 其中該溝槽填充材料包括氧化矽。 4 3.如申請專利範圍第37項所述之隔離溝槽之結構， 其中該溝槽填充材料包括多晶与7。 44.如申請專利範圍第3 7項所述之隔離溝槽之結構， 其中該含氮内襯層包括氮化矽（S i3 N4)層。 4 5.如申請專利範圍第37項所述之隔離溝槽之結構， 其中該含氮内襯層包括氮氧化矽（S iON)層。 4 6.如申請專利範圍第3 7項所述之隔離溝槽之結構， 其中該含氮内襯層之氮含量範圍為介於百分之5〜60之間。 4 7. —種隔離溝槽之結構包括： 一半導體基底其上含有側壁表面之一溝槽，該溝槽至 少含有一上部及一底部之圓角處； 一含氮内襯層與上述溝槽侧壁表面形成接觸，且該含 氮内襯層均勻包覆該溝槽之上部圓角處； 一溝渠填充材料於該溝槽内； 一半導體基底中之一主動區，該主動區上至少形成一 電晶體元件； 一内層介電層於該半導體基底上； 一金屬連線於該内層介電層上；以及 一導電接觸插塞連接該金屬連線與主動區。 4 8.如申請專利範圍第47項所述之隔離溝槽之結構，
0503-A30217TWFl(Nl).ptc 第23頁 1239050 > ι _案號 93104556_年月日__ 六、申請專利範圍 其中該溝槽之深度範圍為介於2 0 0 0〜6 0 0 0埃之間。 4 9.如申請專利範圍第4 7項所述之隔離溝槽之結構， 其中該含氮内襯層之厚度係介於5〜2 0 0埃間。 5 〇.如申請專利範圍第4 7項所述之隔離溝槽之結構， 其中該溝槽填充材料包括一氧化矽。 5 1.如申請專利範圍第4 7項所述之隔離溝槽之結構， 其中該溝槽填充材料包括一多晶矽。 5 2.如申請專利範圍第47項所述之隔離溝槽之結構， 其中該含氮内襯層包括一氮化矽（S i3 N4)層。 53.如申請專利範圍第47項所述之隔離溝槽之結構， 其中該含氮内襯層包括一氮氧化矽（Si ON)層。 5 4.如申請專利範圍第47項所述之隔離溝槽之結構， 其中該含氮内襯層之氮含量範圍為介於百分之5〜60之間。 5 5.如申請專利範圍第47項所述之隔離溝槽之結構， 其中該内層介電層包括一氧化矽。 5 6.如申請專利範圍第47項所述之隔離溝槽之結構， 其中該金屬連線係包括鋁、銅及鎢之金屬族群。
0503-A30217TWFl(Nl).ptc 第24頁
TW093104556A 2003-08-15 2004-02-24 Isolation trench with nitrogen-containing liner and methods of manufacture TWI239050B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US49531603P 2003-08-15 2003-08-15

Publications (2)

Publication Number Publication Date
TW200507098A TW200507098A (en) 2005-02-16
TWI239050B true TWI239050B (en) 2005-09-01

Family

ID=34619289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104556A TWI239050B (en) 2003-08-15 2004-02-24 Isolation trench with nitrogen-containing liner and methods of manufacture

Country Status (4)

Country Link
US (2) US6974755B2 (zh)
CN (2) CN2751439Y (zh)
SG (1) SG120145A1 (zh)
TW (1) TWI239050B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122900B2 (en) * 2000-06-26 2006-10-17 Renesas Technology Corp. Semiconductor device and method manufacturing the same
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
US7045836B2 (en) * 2003-07-31 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
US7495267B2 (en) * 2003-09-08 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
KR100545175B1 (ko) * 2003-12-27 2006-01-24 동부아남반도체 주식회사 플래시 메모리 소자의 트랜치 아이솔레이션 형성방법
KR100567752B1 (ko) * 2003-12-31 2006-04-05 동부아남반도체 주식회사 반도체 소자 형성 방법
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US20060134881A1 (en) * 2004-12-17 2006-06-22 Been-Jon Woo Method of forming trench isolation device capable of reducing corner recess
US7238564B2 (en) * 2005-03-10 2007-07-03 Taiwan Semiconductor Manufacturing Company Method of forming a shallow trench isolation structure
JP2006278754A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置及びその製造方法
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
CN100463144C (zh) * 2005-09-20 2009-02-18 力晶半导体股份有限公司 非挥发性存储器及其制造方法
KR100856315B1 (ko) * 2007-06-22 2008-09-03 주식회사 동부하이텍 반도체 소자의 제조 방법
WO2009047588A1 (en) * 2007-10-09 2009-04-16 Freescale Semiconductor, Inc. Method for manufacturing a semiconductor device and semiconductor device obtainable with such a method
US7892929B2 (en) * 2008-07-15 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation corner rounding
CN102468214A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
US9318370B2 (en) * 2011-08-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High-k dielectric liners in shallow trench isolations
CN104638012A (zh) * 2015-01-30 2015-05-20 矽力杰半导体技术(杭州)有限公司 一种沟槽隔离式的半导体结构及其制造方法
US9871100B2 (en) 2015-07-29 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Trench structure of semiconductor device having uneven nitrogen distribution liner
CN108682675A (zh) * 2017-03-31 2018-10-19 上海格易电子有限公司 一种闪存及其制造方法
TWI755545B (zh) * 2017-11-09 2022-02-21 台灣積體電路製造股份有限公司 包含隔離結構之半導體結構及其製作方法
US10515845B2 (en) 2017-11-09 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including isolations and method for manufacturing the same
DE102020119738B4 (de) * 2020-07-27 2022-02-03 Infineon Technologies Dresden GmbH & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement mit tiefen Gräben

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551103A (en) * 1978-06-06 1980-01-07 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor resistor
US4631803A (en) 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
JPS63234534A (ja) * 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
US4946799A (en) * 1988-07-08 1990-08-07 Texas Instruments, Incorporated Process for making high performance silicon-on-insulator transistor with body node to source node connection
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5112772A (en) * 1991-09-27 1992-05-12 Motorola, Inc. Method of fabricating a trench structure
US5244827A (en) * 1991-10-31 1993-09-14 Sgs-Thomson Microelectronics, Inc. Method for planarized isolation for cmos devices
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5534713A (en) * 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
US5447884A (en) 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5521422A (en) * 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
US5629544A (en) * 1995-04-25 1997-05-13 International Business Machines Corporation Semiconductor diode with silicide films and trench isolation
US5811347A (en) 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US5830797A (en) * 1996-06-20 1998-11-03 Cypress Semiconductor Corporation Interconnect methods and apparatus
US5763315A (en) 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US5714777A (en) * 1997-02-19 1998-02-03 International Business Machines Corporation Si/SiGe vertical junction field effect transistor
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
CA2295069A1 (en) 1997-06-24 1998-12-30 Eugene A. Fitzgerald Controlling threading dislocation densities in ge on si using graded gesi layers and planarization
EP0923116A1 (en) * 1997-12-12 1999-06-16 STMicroelectronics S.r.l. Process for manufacturing integrated multi-crystal silicon resistors in MOS technology and integrated MOS device comprising multi-crystal silicon resistors
US6020621A (en) 1998-01-28 2000-02-01 Texas Instruments - Acer Incorporated Stress-free shallow trench isolation
JP3265569B2 (ja) * 1998-04-15 2002-03-11 日本電気株式会社 半導体装置及びその製造方法
US6558998B2 (en) * 1998-06-15 2003-05-06 Marc Belleville SOI type integrated circuit with a decoupling capacity and process for embodiment of such a circuit
US6008095A (en) * 1998-08-07 1999-12-28 Advanced Micro Devices, Inc. Process for formation of isolation trenches with high-K gate dielectrics
US6387739B1 (en) * 1998-08-07 2002-05-14 International Business Machines Corporation Method and improved SOI body contact structure for transistors
US6015993A (en) * 1998-08-31 2000-01-18 International Business Machines Corporation Semiconductor diode with depleted polysilicon gate structure and method
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
US6258664B1 (en) * 1999-02-16 2001-07-10 Micron Technology, Inc. Methods of forming silicon-comprising materials having roughened outer surfaces, and methods of forming capacitor constructions
US6358791B1 (en) * 1999-06-04 2002-03-19 International Business Machines Corporation Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby
US6255164B1 (en) * 1999-08-03 2001-07-03 Worldwide Semiconductor Manufacturing Corp. EPROM cell structure and a method for forming the EPROM cell structure
US6323106B1 (en) * 1999-09-02 2001-11-27 Lsi Logic Corporation Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices
US6228727B1 (en) * 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
JP2001144170A (ja) 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7391087B2 (en) * 1999-12-30 2008-06-24 Intel Corporation MOS transistor structure and method of fabrication
TW503439B (en) * 2000-01-21 2002-09-21 United Microelectronics Corp Combination structure of passive element and logic circuit on silicon on insulator wafer
US6391729B1 (en) 2000-03-09 2002-05-21 Advanced Micro Devices, Inc. Shallow trench isolation formation to eliminate poly stringer with controlled step height and corner rounding
US6475838B1 (en) * 2000-03-14 2002-11-05 International Business Machines Corporation Methods for forming decoupling capacitors
AU2001263211A1 (en) * 2000-05-26 2001-12-11 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
TW461025B (en) 2000-06-09 2001-10-21 Nanya Technology Corp Method for rounding corner of shallow trench isolation
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ
US6429061B1 (en) 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
FR2812764B1 (fr) * 2000-08-02 2003-01-24 St Microelectronics Sa Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
US6468853B1 (en) 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
JP2002076287A (ja) * 2000-08-28 2002-03-15 Nec Kansai Ltd 半導体装置およびその製造方法
US6488853B1 (en) * 2000-10-04 2002-12-03 Great Circle Technologies, Inc. Process and apparatus for treating wastewater
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6417070B1 (en) 2000-12-13 2002-07-09 International Business Machines Corporation Method for forming a liner in a trench
US6265317B1 (en) 2001-01-09 2001-07-24 Taiwan Semiconductor Manufacturing Company Top corner rounding for shallow trench isolation
US6414355B1 (en) * 2001-01-26 2002-07-02 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness
US6894324B2 (en) * 2001-02-15 2005-05-17 United Microelectronics Corp. Silicon-on-insulator diodes and ESD protection circuits
JP2002313905A (ja) 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置の製造方法
US6593181B2 (en) * 2001-04-20 2003-07-15 International Business Machines Corporation Tailored insulator properties for devices
US6952040B2 (en) * 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
US6891209B2 (en) * 2001-08-13 2005-05-10 Amberwave Systems Corporation Dynamic random access memory trench capacitors
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
US6461936B1 (en) 2002-01-04 2002-10-08 Infineon Technologies Ag Double pullback method of filling an isolation trench
AU2003238963A1 (en) * 2002-06-07 2003-12-22 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
KR100473731B1 (ko) * 2002-10-14 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
SG120145A1 (en) 2006-03-28
US20050224907A1 (en) 2005-10-13
US20050035426A1 (en) 2005-02-17
TW200507098A (en) 2005-02-16
CN1591817A (zh) 2005-03-09
CN2751439Y (zh) 2006-01-11
US6974755B2 (en) 2005-12-13

Similar Documents

Publication Publication Date Title
TWI239050B (en) Isolation trench with nitrogen-containing liner and methods of manufacture
JP2001160589A (ja) トレンチ素子分離構造とこれを有する半導体素子及びトレンチ素子分離方法
US6583025B2 (en) Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace
JP2003188251A (ja) トレンチ素子分離構造を有する半導体素子及びその製造方法
TWI228280B (en) Method of fabricating gate structures having a high-k gate dielectric layer
TWI253114B (en) Semiconductor device with trench isolation structure and method for fabricating the same
US20190013204A1 (en) Method of fabricating buried word line and gate on finfet
JP4123961B2 (ja) 半導体装置の製造方法
TW201712867A (zh) 半導體裝置結構之形成方法
US10566203B1 (en) Method for alleviating etching defect of salicide barrier layer
TWI276914B (en) A method for forming a hard mask for gate electrode patterning and corresponding device
TW559983B (en) Method of forming a trench isolation without a dent thereof
JP3547279B2 (ja) 半導体装置の製造方法
TW533473B (en) Manufacturing method of shallow trench isolation
JP5116229B2 (ja) 半導体装置の製造方法
JP2001118919A (ja) 半導体装置およびその製造方法
JP3523048B2 (ja) 半導体装置の製造方法及び半導体装置
JPH05102297A (ja) 半導体装置の製造方法
TWI253760B (en) Methods of forming gate and flash having thereof
KR100705212B1 (ko) 플래쉬 메모리 소자의 제조방법
WO2008112859A1 (en) Method of sti corner rounding using nitridation and high temperature thermal processing
TW490798B (en) Protection structure and method of shallow trench isolation
JP2000200830A (ja) トレンチ素子分離領域を有する半導体装置の製造方法
TW448535B (en) Method to manufacture field oxide
TW409346B (en) Process avoiding generation of recess in the corner of shallow trench isolation

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees