TWI232545B - Method of fabricating a bipolar transistor having a realigned emitter - Google Patents
Method of fabricating a bipolar transistor having a realigned emitter Download PDFInfo
- Publication number
- TWI232545B TWI232545B TW092112803A TW92112803A TWI232545B TW I232545 B TWI232545 B TW I232545B TW 092112803 A TW092112803 A TW 092112803A TW 92112803 A TW92112803 A TW 92112803A TW I232545 B TWI232545 B TW I232545B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- item
- scope
- emitter
- patent application
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 238000004140 cleaning Methods 0.000 claims description 33
- 239000000126 substance Substances 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 11
- 239000004575 stone Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 4
- 229910021529 ammonia Inorganic materials 0.000 claims 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims 2
- 241001674048 Phthiraptera Species 0.000 claims 1
- 239000012459 cleaning agent Substances 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 134
- 238000002955 isolation Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000005496 tempering Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002847 impedance measurement Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000012634 fragment Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000282326 Felis catus Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- CWAFVXWRGIEBPL-UHFFFAOYSA-N ethoxysilane Chemical compound CCO[SiH3] CWAFVXWRGIEBPL-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001617 migratory effect Effects 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229940075630 samarium oxide Drugs 0.000 description 1
- 229910001954 samarium oxide Inorganic materials 0.000 description 1
- FKTOIHSPIPYAPE-UHFFFAOYSA-N samarium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Sm+3].[Sm+3] FKTOIHSPIPYAPE-UHFFFAOYSA-N 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
1232545 五、發明說明（1) 一、 【發明所屬之技術領域】 製造，更具體而言 雙極電晶體的方法 雙極電晶體因為特性 重要性。但是雙極電 有重新對準射極的雙 準射極之雙極電晶體 ’對於形成於射極開 除。自然氧化層是矽 自然生成在剛形成或 本發明係關於一種半導體元件的 係關於一種製造具有重新對準射極之 二、 【先前技術】 雙極電晶體且特別是石夕鍺（s i G e ) 良好，越來越顯現其在電子工業中的 晶體在製作上相當不容易，而製作具 極電晶體更是困難。製作具有重新對 主要的問題在於’於沉積射極層之前 孔的自然氧化層（native oxide)的去 表面上薄薄的一層氧化層，室溫中會 剛清潔過的碎表面上。 要避免射極開孔上的自然氧化層，較直 將磊晶前清潔製程和開始磊θ志具夕M α @的方法就疋 叩游猫日日成長之間的延遲，嚴格限制 縮短到一預定的時間以内。麸而，如氺收丄 π 杰向，如此一來將大幅增加物 流及廢料的成本，因為一旦當超過時間限制，隨著時間長 短不同，因而批次產生的自然氧化層厚度及連續性係存^ 於一犯圍，導致所製作出的元件特性將會有很大的差異。 因此，工業界需要一種製程，當超過時間限制及當時 間範圍因自然氧化層厚度導致批次產生的元件特性差異 時，其能夠降低物流及廢料的成本。 〃
IH1I 第4頁 1232545
【發明内容】 本發明之第一方面係製作 於一介電層形成一射極開孔， 露出的表面進行一清潔，此清 物’並且使表面鈍化以抑制氧 行後，形成一射極層於表面上 雙極電晶體的方法，其包人 以露出一基極層的表面；對 潔係去除表面上的任何氧化 化物的生成；以及在清潔進 本發明之第二方面係製 提供一基板；在基板形成一 此基極包含一本質基極區， 在本質基極區上形成' —介電 孔，以露出本質基極區的一 潔’此清潔係去除表面上的 制氧化物的生成；以及在清 面上。 作雙極電晶體的方法，其包含 集極；在集極上形成一基極， 此本質基極區包含一石夕鍺層； 層；於介電層形成一射極開 表面；對露出的表面進行一清 氧化物’並且使表面純化以抑 潔進行後，形成一射極層於表 四、【實施方式】 在本文當令單晶（single-crystal)(石夕）及磊晶 (epitaxial)(矽）實質上定義同一種材料，因為層層的單 晶矽通常都是以磊晶、沉積或重新對準的程序製作於具有 規則且重複的晶體結構的石夕頂部上。 雙極電晶體上自然氧化層的效應，可以由圖1及圖2來
1232545 五、發明說明（3) 加以說明。 圖1疋重新對準射極的部分切面圖。於圖1，形成於石夕 基板20上的是一磊晶矽基極25，其具有一上表面3〇。在矽 基極25之上表面30上形成的是一介電層35。一射極開孔4〇 係形成於介電層35内，以露出基極層25之上表面30。一射 極層45形成於介電層35及射極開孔40内之基極層25的上表 面30上。射極層45具有介電層35上方的多晶矽區50和射極 開孔40上方的磊晶區55。磊晶區55係向下延伸至上表面 40。在基極區25中形成一射極60。基極區25是摻雜成p型， 且射極層45中的多晶矽區50及磊晶區55以及射極6〇都是換 雜成η型，其摻雜質通常包含砷。 夕 於重新對準射極的元件中，射極層4 5通常以一摻雜的 化學氣相沉積法（Chemical Vapor Deposi t ion，CVD)來掣 $。當矽沉積在單晶矽上時，就會形成單晶（或磊晶）矽， 當石夕沉積在介電層上，例如二氧化矽時，形成的就是多晶 石夕、。經由回火（anneal)的方式，可以驅動磊晶區55中的$ 質^入基極層30。因為磊晶區55實質上是單結晶矽，砂的 擴，速率比起多晶矽區50大約慢10到1〇〇倍。因此，在多、曰 介電層的介面上，可能會發生摻雜質的聚積，在石曰曰 曰曰區/射極的介面上卻不會發生此種聚積。 圖2係繪示圖1之射極上的自然氧化物成長效應之部八
第6頁 1232545 五、發明說明（4) =圖。於圖2，於射極45形成前，一薄的氧化㈣係形成 :射極開孔40内之基極層25之上表面3〇。此薄的氧化層65 ，，約2-3埃的自然氧化層（其係基極層上表面3〇一接觸到 )乳即可形成）到5-20埃的自㉟氧化層（其係上石夕表面3〇連 々接觸氧氣1到24小時内可形成）。自然氧化層65的存在將 ，致混合層70的產生，其係於射極開孔4〇上方延伸至薄的 氧化層65。混合層70包含一上接觸區75A(將產生元件之射 極接點的位置）及一下介面區75B，介面區則和薄介電層“ 接觸。混合區70受自然薄氧化層65的厚度及連續性影響， 分布的範圍可包含從部分的重新對準區至多晶矽區。^ 外，因為先前提到磊晶矽和多晶矽區中砷的擴散速率的差 異，接觸區75A内的砷將部分地減少，而介面區75β的砷則 會增加。而減少的接觸區75A及薄氧化層65存在的組合，、將 增加射極層4 5的阻抗。 、 圖3到圖7係本發明製作一具有重新對準射極之雙極電 晶體之部分切面圖。在圖3中，部分製作中的雙極電晶體8〇 包含一料次集極（subc〇llector) 90及其周圍的深溝渠隔離 85次集極通路（reach-through)95s接觸次集極9〇。一 集極區100包含在次集極90頂端的N+深集極1〇5及在深集極 105上方的N+集極座（pedestal collector)110。淺溝渠隔 離115將集極通路95和集極區100分隔開。集極區1〇〇中的1 上部1 20向上延伸超過深溝渠隔離85的上表面丨25和淺溝渠 隔離115的上表面130。集極座110則延伸進入集極區1〇〇的
1232545 五、發明說明（5) 上部1 2 0。 一基極層135覆蓋且接觸深溝渠隔離85、集極區1〇〇之 上部120、淺溝渠隔離115及集極通路95上。基極層135包含 P+多晶矽非本質（extrinsic)基極區14〇，其與深和淺溝渠 隔離85及115以及N+次集極通路95接觸。基極層135亦包含 P+單晶矽非本質基極區1 45，其與集極區丨〇 〇的上部丨2〇接 觸。基極層135更包含一單晶本質基極區150，其與p+單晶 非本質基極區1 4 5間的集極座11 〇接觸。 基極層135中的本質基極區150包含一矽鍺層155係接觸 集極座110、一棚摻雜石夕鍺層係於石夕鍺層155上及一石夕層 1 6 5係於硼摻雜矽鍺層1 6 〇上。 一第一介電層170延伸於基極層135的上方。一射極開 孔175形成於基極層135中的本質基極區15〇上方的介電層 170 中。 於圖4中，進行一清潔，以除去任何可能形成於射極開 孔175内之基極層135的上表面180的自然氧化層。此清潔係 化學式氧化物去除（chemical 〇xide remove, COR)清潔。 化學式氧化物去除清潔為一氣相化學氧化物去除製程，其 中利用HF及NH3的蒸氣為蝕刻劑及低壓（6以11 i torr或以 下）°化學式氧化物去除為兩步驟式的製程。其第一步驟可
五、發明說明（6) 以在AMAT 5000 (由AME c 進行，其利用流量約為】^ Ciara，CA製造）中 seem之Y々沾旧ί為 ““之03及流量約為0〜100 為15 ^物，壓力為2〜1〇0 milUt〇rr&溫度約 為15〜35C。於弟一步•驟,. 氟化銨的副產品。，需要時則：;/保半4軋化層及- 在loot的溫度下，々址νΛ 二驟’其係約 , +.原址熱去吸附回火（insitu thermal ‘sorp二on anneal)。第一及第二步驟可依需要重複多 二入，以去除所欲去除厚度的氧化層。例如， 約1^。sec且重劃。次。化學式氧化物于去式二 冰：但可以去除自然氧化層，還可以提供一鈍化的表面， 以抑制自然氧化層成長於經化學式氧化物去除清潔後的 面0 經過化學式氧化物去除清潔之後，在第一介電層17〇上 方及矽層165的表面18〇上方，形成一摻雜的多晶矽&極層 185。化學式氧化物去除清潔和摻雜的多晶矽射極層沉積之 間的延遲，可以延長到24小時或以上。於一舉例中，摻雜 的多晶矽射極層185的摻雜，係達約在5E20〜2E21 atoms/cm3的濃度。兩種多晶矽沉積方法可供利用。第一種 多晶矽沉積方法為快速熱化學氣相沉積（rapid thei^al chemical vapor deposition，RTCVD)製程，其使用 SiH4&
AsH3的混合物，於一溫度約為wo〜64(pc，設備為AMT
Centura(由 ΑΜΕ Corp of Santa Clara, CA 製造）。於一範 例，利用快速熱化學氣相沉積製程且沉積時間約卜3分鐘， 1232545 說明（7) " " ’儿積速率大約為1 〇〇埃/miη或以上。第二種多晶矽沉積方 法為低溫蠢晶（low temperature epitaxy, LTE)製程。低 溫蠢晶製程通常為長時間製程，成長丨6 〇 〇埃厚的多晶矽 層’可能需要到6小時的時間。低溫磊晶設備之例子為 CBOLD Sirus設備（由德國之CB0LD公司製造）。 多晶矽射極層185的厚度為1〇〇〇〜2200埃。多晶矽層包 ^多晶石夕區190及重新對準區195。重新對準區195本質上為 單晶矽’但是其中可能包含實質程度的缺陷，例如雙胞 (twins)或滑動（staking)缺陷，在快速熱化學氣相沉積製 程中尤其容易出現。 在圖5中’在多晶矽射極185上方形成一第二介電層 192，且一第二介電層194形成於第二介電層丨9 2。於一範 例，第一介電層192係利用電漿輔助化學氣相沉積（plasma 一 enhanced chemical Vapor depositi〇n， pECVD)產生1〇〇〜 1 40埃的氮化矽，而第二介電層丨94則用電漿輔助化學氣相 >儿積產生1500〜1900埃的氮化碎。 在圖6中，多晶矽射極層185(參看圖5)已經圖案化以 成多晶矽射極200，而基極層135(參看圖5)已經圖荦化以开^ 成基極205。一第四介電層215係形成於多晶矽射極2〇〇上/ 方。進行回火步驟，以驅動重新對準區195中的雜f( 入矽層165，以形成單晶射極210。於一例子中，回火係於
第10頁 1232545 五、發明說明（8) 在80 0〜1〇〇〇 °C，快速熱回火（rTA)5秒鐘，而第四介電層則 利用電漿輔助化學氣相沉積產生丨0 〇埃的氮化矽。 在圖7中，一第五介電層220形成於整個元件8〇(見圖6) 的上方。一射極接觸225形成於第五介電層220中且穿過第 四介電層2 1 5 ’以接觸多晶石夕射極2 〇 〇。一基極接觸2 3 〇形成 於第五介電層22 0且穿過第一層介電層170，以接觸基極205 的非本質基極區140。一集極接觸235穿過形成於第五層介 電層220中，以接觸集極通路95。一層間介電層24〇形成於 第五介電層220上，且第一金屬導體245形成於在層間介電 層’以接觸射極接觸2 2 5、基極接觸2 3 0及集極接觸2 3 5。 第五介電層220之一例為以電漿輔助化學氣相沉積形成 的 L 石夕玻璃（bor〇n— ph〇sph〇rus —silic〇n gUss， BPSG)，層間介電層24〇為利用pECVD形成之正矽酸乙酯 (tetr^ethoxysilane，TEOS)氧化層，接觸225、230 及235 可用著名的鑲嵌（damascene)製程以鎢形成，第一金屬導體 245也是使用鑲嵌製程，以鋁、鈦或銅形成。而矽化金屬則 可形成於接觸矽介面上。雙極電晶體8〇的製作大致完成。 圖8係本發明製作一具有重新對準射極之雙極電晶體之 流，圖。於步驟250，代表了到本質和非本質基極層和其上 的第一 ”電層完成為止的一般雙極電晶體製程，參看圖3及 上述說明。特別要注意的是，於此製程點，基極層已經圖
1232545 五、發明說明（9) 案化，且為覆蓋層（blanket layers)。同時，基極層具有 一多晶碎區和*一單晶區。 於步驟2 55中，於本質基極區上方的第一介電層，形成 射極開孔，其可以活性離子敍刻（r e a c t i v e i 〇 n e t c h， RIE)的方式製作。 ’ 在步驟26G中，進行了化學式氧化物去除。化學式氧化 2 f Γ清潔：去除，於射極開孔内，露出的基極層表面上 化IS ΐ f ί化層’亚且顯示出24〜48小時内能抑制自然氧 明。日ra :少此力。化學式氧化物去除製程可參考圖4的說 達48小時。步驟26G和後續步驟265之間的時間間隔可以長 極電晶體 可為1000 的濃度。 式氧化物 表面有接 石夕沉積的 象。由另 層將形成 成疋蠢晶 竹、雜的多晶矽層 於 邛份。於—例子中’多晶矽層的厚度 2200埃’且使用石申摻雜達5E2〇〜2E2i at〇ms/cm3 積製程係參考上述之圖4說明。因為化學 觸的：將ΪΞ::與經C0R清潔露出之基極層每 -個觀點來看，、摻雜的2出現此重新對準現 於介電層上方，而1 !!职日日層可以成長。多晶矽 (單晶）^。 在單晶石夕（即蠢晶基極）上則形
$ 12頁 五、發明說明（10) 在步驟270中，於多曰々 A夕日日石夕射極声卜 層（cap layer)。於一例子中，^ 9 j成第一及第二頂蓋 學氣相沉積1 00-1 40埃的氮化梦#， 了頁―盍層可由電漿辅助化 輔助化學氣相沉積祕二，第二頂蓋層可由電漿 埃的氮化矽。 在步驟275中，經由任何 圖案化多晶矽射極層，以形& 、、學微影及R1E製程， 部分。 又往电日日體中射極的多晶矽 在步驟280中，經由# & σ ▲ 圖案化基極層以形成雙極電晶體:的， 、二二：2:LV進仃回火驅動砷進入基極中的單晶部 为，以形成雙極電晶體令的單晶射極。於一例子中二 回火係為於800〜1 00 0 °C，快速熱回火5秒鐘。 一 體 在驟2 9 0中，元成了如圖7及上述說明的雙極電晶 圖9係圖繪射極阻抗係為數個多晶矽前清潔製程與清潔 及多晶矽沉積步驟之間一預定延遲的函數。射極阻抗係由 元件以四種多晶矽前清潔之其t 一種方式製造，所量測而 得，其中清潔和多晶矽沉積間的延遲不是4小時或更低，就 1232545 五、發明說明（11) 是至少2 4小時。測試的元件的製作程序，係利用一植入摻 雜質（砷），產生”延遲的（retarded)，’射極擴散。比起利用 摻雜的多晶矽製程製作的元件之射極阻抗量測，經由植入 的多晶石夕製程能夠產生較準確的射極阻抗量測，其係為較 精準地射極重新對準的函數（其係為自然氧化層厚度及連續 性的函數）。 清潔n Aπ係前面所敘述的化學式氧化物去除清潔。清 潔 ΠΒ” 係在 CFM 設備（由 Mattson Technology c〇rp，Fremont CA製造）中，使用200 :1的HF清潔30秒。清潔”c，，係在 Excaliber 設備（由 FSI Internati〇nal，Ch'askaMn 製造）
中’使用無水的（anhydr〇US)HF清潔30秒。清潔"D"係在CFM 設備（由 Mattson Technology Corp.，Fremont CA 製造） 中’以200 :1的HF清潔後，以清水沖洗3〇秒。 在製程延遲為4小時或更低延遲及清潔"A" (c〇R 的條件所製作的元件，其射極阻抗為19 5歐姆。在程延 m小時或更低延遲及清潔"B"的條件所製作的元‘，1 t c ^ ° ^ ^ % € ^ ^ ^ ^ ^ ^ ^ f C的條件所製作的元件，其射極電阻為丨了 5 二延小時或更低延遲及清潔"D"的條 衣 件，其射極電阻為30· 7歐姆。除了清潔"D,，、衣作的70 潔所產生的射極阻抗量測係表示經清潔以外’所有的清 之間為4小時或更低之延遲後的射極重新及對夕夕沉_ W對準。而清
第14頁 1232545
’D"的高射極阻抗’貝j是來自於以水沖洗的步驟 1 能產生相當厚的（約10〜20埃厚）自然氧化層 八 在製程延遲至少為24小時及清潔” A"(c〇R清潔）的條 所製作的元件，其射極阻抗為14·7歐姆。在製程 ：
為24小時及清潔” Β”的條件所製作的元件，其射極電阻/ 21· 1歐姆。在製程延遲至少為24小時及清潔f，c，f的條件 作的元件，其射極電阻為20· 4歐姆。在製程延遲至少不 小時及清潔"D”的條件所製作的元件，其射極電阻為3〇.3爵 姆。僅有清潔"An ( COR清潔）所產生的射極阻抗量測係表示 經清潔及多晶矽沉積製程之間為24小時之延遲後的射極重 新對準。雖然清潔” A”（COR清潔）、，，Β”及” C，，都能夠去除自 然氧化層，可疋只有清潔"A” （COR清潔）能在清潔過的表面 上產生一鈍化層，以抑制自然氧化層的成長。 因此’本發明已說明一種在射極層沉積之前去除射極 開孔内之自然氧化層，且限制其再成長期超過4小時的方 法0
以上所述僅為本發明之較佳實施例而已，並非用以限 定本發明之申請專利範圍；凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾，均應包含在下述之申請 專利範圍内。
第15頁 圖式簡單說明 從以下本發明較佳實施例之 Μ 更加清楚地瞭解前述及本發並明，參見圖式，能 圖1係-重新對準射極之部二各面方圓面優點； 圖2係圖1射極上的自然氧 圖； 城長的效應之部分切面 圖3至圖7係本發明製作一具有 晶體之部分切面圖； ’斤對準射極之雙極電 圖8係本發明製作一具有重新 流程圖；以及 射極之雙極電晶體之 圖9係圖繪射極阻抗係數 多晶石夕沉積之間的一預定延遲個的夕函 25 基極層 35 介電層 45 射極層 55 的蠢晶區 65 薄氧化層 75A 上接觸區 80 雙極電晶 90 次集極 100 集極區 110 集極座 120 集極上部 圖式元件符號說明 20 矽基板 30 基極層之上表面 4 0 射極開孔 5 0 多晶碎區 60 射極 70 混合層 7 5 B下介面區 8 5 深溝渠隔離 9 5 次集極通路 I 〇 5深集極 II 5淺溝渠隔離 1232545
12 5深溝渠隔離上表面 1 3 5基極層 1 4 5單晶石夕非本質基極區 1 5 5 矽鍺層 1 6 5石夕層 1 7 5 射極開孔 1 8 5摻雜的多晶矽射極層 1 92第二介電層 1 9 5重新對準區 2 0 5基極 21 5第四介電層 2 2 5射極接觸 2 3 5集極接觸 245第一金屬導體 1 3 0淺溝渠隔離上表面 140多晶矽非本質基極區 150早晶本質基極區 1 6 0 硼摻雜矽鍺層 170第一介電層 180基極層上表面 190多晶梦射極區 194第三介電層 2 0 0多晶碎射極 210單晶射極 220第五介電層 2 3 0基極接觸 240層間介電層
第17頁
Claims (1)
- !232545 六、申請專利範圍 •—種製作一雙極電晶體的方法，包含： 面；於-介電層形成一射極開孔、，以露出—基極層的一表 對該露出的表面進行一清潔，該清 =何氧化物’並且使該表面鈍 該表面上 从及 |制虱化物的生成； 面上。 該進行清潔係利 在該清潔進行後，形成一射極層於該表 2.如申請專利範圍第1項所述之方法，其中 用化學式氧化物去除製程進行。 3去範圍第2項所述之方法，其中該化學式氧化物 云除衣耘係在氣氟酸（HF)及氨（〇3)的一蒸氣中進行。 4去專利範圍第2項所述之方法，其中該化學式氧化物 示衣程係在—壓力約為6 m i 1 11 〇 r r或以下實行。 5.如申请專利範圍第1項所述之方法，其中該形成射極層係 利用 多晶石夕沉積或一蠢晶成長製程。 ,、 6·如申請專利範圍第1項所述之方法，其中該形成射極層係 利用一摻雜的多晶矽沉積或一摻雜的磊晶成長製程。㈢’、 7·如申請專利範圍第6項所述之方法，其中該射極層之一摻1232545 六、申請專利範圍 雜質為珅（arsenic 8·如申請專利範圍第1項所述之方法，其中該形成射極層係 以100 A/min或以上的一沉積速率進行。 9·如申請專利範圍第1項所述之方法，其中該雙極電晶體為 一矽鍺（SiGe)電晶體。 I 0 ·如申請專利範圍第1項所述之方法，更包含在該進行清 潔露出的表面及該形成射極層之步驟間大於4小時的一延 遲。 II ·如申請專利範圍第1項所述之方法，其中該形成射極層 係形成一矽層，該矽層含有一濃度為5E20到2E21 atm/cm3 的砷。 1 2·如申請專利範圍第1項所述之方法，其中該形成射極層 係形成一重新對準矽層。 13· 一種製作一雙極電晶體的方法，包含： 提供一基板； 在該基板形成一集極； 在該集極上形成一基極，該基極包含一本質基極區， 該本貝基極區包含一碎鍺層；第19頁 1232545六、申請專利範圍 在該^質基極區上形成/介電層； 於該"電層形成一射極開孔，以露出該本質基極區的 一表面； 對該路出的表面進行〆清潔’該清潔係去除該表面上 的氧化物、，迷且使該表面鈍化以抑制氧化物的生成；以及 在/ β你進行後，形成’射極層於該表面上。 1 4 ·如申睛專利範圍第1 3項所述之方法，其中該進行清潔係 利用一化學式氧化物去除製稃進行。1 5 ·如申睛專利範圍第1 4項戶斤述之方法，其中該化學式氧化 物去除製程係在氫氟酸（HF )及氨（Ν札）的一蒸氣中進行。 16·如申請專利範圍第14項所述之方法，其中該化學式氧化 物去除製程係在一壓力約為6 mill torr或以下實行。 U•如申請專利範圍第13項所述之方法，其中該形成射極層 二〗用多晶石夕沉積或一系晶成長製私。18·如申請專利範圍第丨3項所述之方法，其中該形成射極層 係利用_摻雜的多晶矽沉積或/摻雜的磊晶成長製程。 如申睛專利範圍第1 8項所述之方法’其中该射極層之 摻雜質為砷。 、1232545 六、申請專利範圍 2 0.如申請專利範圍第1 3項所述之方法，其中該形成射極層 係以100 埃/min或以上的一沉積速率進行。 2 1.如申請專利範圍第1 3項所述之方法，更包含在該進行清 潔露出表面及該形成射極層之步驟間大於4小時的一延遲。 2 2.如申請專利範圍第1 3項所述之方法，其中該形成射極層 係形成一石夕層，該石夕層含有一濃度為5 E 2 0到2 E 2 1 a t m / c m3 的神。 2 3.如申請專利範圍第1 3項所述之方法，其中該形成射極層 係形成一重新對準矽層。第21頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/147,248 US6541336B1 (en) | 2002-05-15 | 2002-05-15 | Method of fabricating a bipolar transistor having a realigned emitter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200400593A TW200400593A (en) | 2004-01-01 |
| TWI232545B true TWI232545B (en) | 2005-05-11 |
Family
ID=22520831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092112803A TWI232545B (en) | 2002-05-15 | 2003-05-12 | Method of fabricating a bipolar transistor having a realigned emitter |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6541336B1 (zh) |
| AU (1) | AU2003214466A1 (zh) |
| TW (1) | TWI232545B (zh) |
| WO (1) | WO2003098679A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10317098A1 (de) * | 2003-04-14 | 2004-07-22 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bipolartransistors |
| US7005359B2 (en) * | 2003-11-17 | 2006-02-28 | Intel Corporation | Bipolar junction transistor with improved extrinsic base region and method of fabrication |
| KR101330707B1 (ko) * | 2007-07-19 | 2013-11-19 | 삼성전자주식회사 | 반도체 장치의 형성 방법 |
| US8853826B2 (en) | 2012-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for bipolar junction transistors and resistors |
| US8810005B1 (en) | 2013-03-01 | 2014-08-19 | International Business Machines Corporation | Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region |
| US8946861B2 (en) | 2013-06-11 | 2015-02-03 | International Business Machines Corporation | Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region |
| US20240178304A1 (en) * | 2022-11-29 | 2024-05-30 | Nxp B.V. | Semiconductor device with a monocrystalline extrinsic base and method therefor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4567645A (en) * | 1983-09-16 | 1986-02-04 | International Business Machines Corporation | Method for forming a buried subcollector in a semiconductor substrate by ion implantation |
| JPH056995A (ja) | 1991-06-27 | 1993-01-14 | Nec Corp | 高融点金属シリサイド膜とその形成方法 |
| US5268069A (en) * | 1991-10-28 | 1993-12-07 | International Business Machines Corporation | Safe method for etching silicon dioxide |
| JPH05259103A (ja) | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 配線用金属形成での前処理方法 |
| JP3156878B2 (ja) * | 1992-04-30 | 2001-04-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5583368A (en) * | 1994-08-11 | 1996-12-10 | International Business Machines Corporation | Stacked devices |
| JPH08306700A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置及びその製造方法 |
| US6065481A (en) | 1997-03-26 | 2000-05-23 | Fsi International, Inc. | Direct vapor delivery of enabling chemical for enhanced HF etch process performance |
| JP3366919B2 (ja) * | 1997-06-27 | 2003-01-14 | エヌイーシー化合物デバイス株式会社 | 半導体装置 |
| US6258679B1 (en) | 1999-12-20 | 2001-07-10 | International Business Machines Corporation | Sacrificial silicon sidewall for damascene gate formation |
| US6245619B1 (en) | 2000-01-21 | 2001-06-12 | International Business Machines Corporation | Disposable-spacer damascene-gate process for SUB 0.05 μm MOS devices |
| FR2804247B1 (fr) * | 2000-01-21 | 2002-04-12 | St Microelectronics Sa | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
| US6271094B1 (en) | 2000-02-14 | 2001-08-07 | International Business Machines Corporation | Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance |
-
2002
- 2002-05-15 US US10/147,248 patent/US6541336B1/en not_active Expired - Fee Related
-
2003
- 2003-04-01 AU AU2003214466A patent/AU2003214466A1/en not_active Abandoned
- 2003-04-01 WO PCT/GB2003/001412 patent/WO2003098679A1/en not_active Application Discontinuation
- 2003-05-12 TW TW092112803A patent/TWI232545B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200400593A (en) | 2004-01-01 |
| WO2003098679A1 (en) | 2003-11-27 |
| AU2003214466A1 (en) | 2003-12-02 |
| US6541336B1 (en) | 2003-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
| CN100442464C (zh) | 半导体器件制造方法 | |
| JPH0684793A (ja) | 半導体装置およびその製造方法 | |
| US6878592B1 (en) | Selective epitaxy to improve silicidation | |
| US10312096B2 (en) | Methods for titanium silicide formation using TiCl4 precursor and silicon-containing precursor | |
| JP3545503B2 (ja) | 半導体集積回路装置の製造方法 | |
| TWI232545B (en) | Method of fabricating a bipolar transistor having a realigned emitter | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| US7569464B2 (en) | Method for manufacturing a semiconductor device having improved across chip implant uniformity | |
| US20080153266A1 (en) | Method to improve the selective epitaxial growth (seg) process | |
| JP2002025972A (ja) | 半導体装置の製造方法 | |
| US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
| JP2701793B2 (ja) | 半導体装置の製造方法 | |
| CN100477151C (zh) | 沟渠隔离工艺及方法 | |
| JP3837935B2 (ja) | 薄膜半導体装置の製造方法 | |
| CN106298779A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| EP1936670A2 (en) | Method to improve the Selective Epitaxial Growth (SEG) Process | |
| JP3707287B2 (ja) | 半導体装置の製造方法 | |
| JP4214989B2 (ja) | 半導体装置の製造方法 | |
| JP2017168671A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI232507B (en) | Method for fabricating silicide | |
| JPH0467779B2 (zh) | ||
| JP2003528443A5 (zh) | ||
| JPH0982957A (ja) | 半導体装置の製造方法 | |
| JP3055170B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |