TWI231594B - Semiconductor storage device - Google Patents

Description

1231594 玖、發明說明： 【發明所屬之技術領域】 特定言之，其關於具 該電晶體具有將電荷 本發明係關於一半導體儲存裝置 有—場效電晶體之半導體儲存裝置 畺的雙化轉換為電流量的功能。 [先前技術】 傅、、无上，-非揮發性記憶體能夠藉由—個場效電晶體儲存 兩^元（例如’參閱_年8月21日發怖的爪期仙聊A) ° & #揮發性㈣體之結構與其寫入（程式化）操作之原理 如下所述。 如圖25所示，此記憶體由經問極絕緣膜在？型井區域9〇1 I上形成的閘極電極909，與在該p型井區域9〇1之表面形成 的第一N型擴散層區域9〇2與第二N型擴散層區域9〇3組成。 該閘極絕緣膜由在氧化矽膜904與9〇5之間插入氮化矽膜 906之所謂的氧化物-氮化物-氧化物（Oxide Nhnde 〇xide ; 〇N〇)薄膜組成。在該氮化矽膜9〇6中靠近第一與第二n型擴 政層區域902、903之邊緣邵分處，有成型的記憶體保持部 分907、908。讀取在每一記憶體保持部分9〇7、9〇8中的電 荷里，做為该電晶體之汲極電流，可在一個電晶體中儲存 兩位元資訊。 以下’將說明此非揮發性記憶體寫入操作之方法。本文 中所使用的術語「寫入（或程式化）」意指向該記憶體保持部 分907> 908中注&電j之動作。在jP-2〇〇l-5 1 2290 A中，其 揭示之方法藉由將55 V電壓施加於第二擴散層區域9〇3， 88593 1231594 並將1 Ο V電壓r施加於閘極電極9 Ο 9，以向右側記憶體保持_部 分9 0 8注入電子。這使得可以窝入至特定的兩個記憶體保持 部分之一。其亦揭示用於從一特定側抹除及讀取之方法。 藉由組合此等方法，可致動兩位元操作。 在上述非揮發性記憶體中 作該電晶體之功能與做為記憶體膜來儲存電荷之功能，該 閘極絕緣膜使用〇Ν〇膜以形成三層之結構。因此，難以製 造更薄的閘極絕緣膜。同樣，在以上的非揮發性記憶體中 ’由於通道長度縮短，使得在一個電晶體中的兩個記憶體 保持部分907、908相互干擾，難以實行兩位元操作。這將 阻止該裝置進一步的小型化。 【發明内容】 針對以上問題，本發明的目的為提供一半導體儲存裝置 ’其在-個電晶體内實現兩位元或更多的記憶體保持操作 的同時’允許將其進一步小型化。 翥 為了貝現以上目的’根據本發明的—半導體儲存裝置包 =、由二f導體基板、半導體基板上提供的-井區域以及 …在 '巴、.豕把上的一半導體膜之任何一個所組成的第一 了電率類型（例如，P與N型之―）之半導體部分；在第—導 二:：型之半導體部分上形成的問極絕緣膜；在該間極絕 成的—問極電極；在該問極電極的相對側 .v 在弟才私千類型+導體上與個別電荷保 持部分對應之區域中 仃休 的另-）之擴^ 導電率類型（例如，⑽中 “曰E域’以及在該問極電極之下的通道區域 1231594 。每-電荷保持部分皆可結構為’當向該問極電極施卜 電壓時’讀據該等電荷保持部分中保持的電荷量，改 變從該第二導電率類型之擴散層區域之—流經—通道區域 -另-該擴散層區域之電流量。同樣，每一電荷保持部分 都有-部分在該閘極绝緣膜與該通道區域之間的介面之下 、本又中的t何保持邵分表示允許注入或牽引電子或電洞 之組件〇 根據如上構造之半導體儲存裝置，可將在電荷彳呆持部分 中電荷量的變化轉換為一雷六景， 、 。 ^ ’凡里，故其做為一記憶體單元 :作。因為在該閘極電極的相對侧形成的兩個電荷保持部 刀ίτ'獨立於该問極絕緣膜而形成，故可分離由該等電荷保 ㈣分所實施的記憶體功能與由該閘極.絕緣膜所實施的電 曰曰體功能。因Λ ’保持足夠的記憶體功能的同時，可使閘 極絕緣膜更薄，則易於避免短通道效應。 因為在該閘極雷；h* α "^的兩側形成的兩個電荷保持部分由該 =红见7刀冰，故可有效避免重新寫入操作中的干擾。換 ^可、、伯t在兩個電荷保持部分間的距離。因此，在一 個電晶體内實現兩位__ 1 k 7L或更多位元記憶體保持的同時，允 許實現對該裝置進一步小型化。 進—步而言，因為每-電荷保持部分有-部分在該問極 絕緣膜與該通道區、 ^間的介面的下方，則在寫入操作期 間，該等電荷保持一 ' 刀與咼能量電荷行進之方向相同。因

此’將顯著改善向+ 4 A — a何保持部分注入電荷的效率，從而大 幅改善寫入操作> A、 ·、 k度。若減少寫入操作中的電流，則亦 88593 1231594 可以降低爲入的功率消耗。 * 在該半導體儲存裝置中，在該閘極絕緣膜與該通道區域 之間的介面與近似平行於該介面的一平面之間的距離，其 包栝每一電荷保持部分的底部，約為2 nm至 1 5 nm 〇 藉由以上構造，最佳化該等電荷保持部分與該閘極絕緣 膜之間的位置關係，使其能夠保持足夠高的操作速度。 該半導體儲存裝置可配置為，每一該等電荷保持部分包 括’具有保持電荷之功能的第一絕緣體；以及藉由使該第 一絕緣體與閘極電極、通道區域以及相應的擴散層區域八 離，以具有避免第一絕緣體中保持的電荷耗散之功能的第 二絕緣體。 耩田以上構造，可 散 —…一，丨叫盯电何的耗 。"，可提供具有良妤電荷保持特性之半導體错存壯 置。 卞衣 蜒 該半導體儲存裝置亦可配置為，每—電荷保持部分 具有儲存電荷功能之第—絕緣體，以及避免該第—绝 保持《電荷耗散之第二與第三絕緣體，且該第—广 入在該第二絕緣體與該第三絕緣體之間。 ，表隨插 ::以：構造’第二與第三絕緣體可阻斷注入該電 …（電荷’使其有效地儲存在第一絕緣體内 可改善向該電荷保持部分注入電荷的效率，得 上， 重新舄入操作（寫入與抹除操作）。 阿逮 該第'絕緣體可為氮化石夕，而該等第 為氧化矽。 〃、弟一'.'巴緣體可 88593 *· 10 - 1231594 藉由以上構造，因為其中存在若干用於截留電荷之層-級 的氮化矽膜係用作第一絕緣體，而具有較大帶隙之氧化矽 膜係用作第二與第三絕緣體，故可提供具有較大滯後特性 與良好保持特性之半導體儲存裝置。進一步而言，因為氮 化石夕與氧化石夕皆為在大型積體電路（large scale integrated circuit ; LSI)程序中常用的材料，故利於生產該半導體儲存 裝置。 居半導體儲存裝置可配置為，以使第一絕緣體與閘極電 極、通道區域以及相應的擴散層區域分離之方式提供該第 二絕緣體，且在該通道區域上的第二絕緣體的厚度小於閘 極絕緣膜的厚度，但大於或等於〇 8 nm。 根據上述構造，使做為電荷保持膜的第一絕緣體與該通 道區域分離之第二絕緣體的厚度小於閘極絕緣膜的厚度， 但大於等於〇.8 nm。因此，可降低寫入操作與抹除操作的 電壓或實施高速寫入操作與抹除操作，而該記憶體的電壓 承受性能或電氣強度不會惡化。這可以提高記憶效應。 該「記憶效應」意指當向該閘極電極施加電壓時，從擴 散層區域之一經該通道區域流至另一擴散層區域之電流量 根據電荷保持膜（電荷保持部分）中保持之電荷量而改變。 尤'fe'效應較大意指電流量變化較大。 該半導體鍺存裝置可配置為，以使第―絕緣體與問極電 極、通道區域以及擴散層區域分離之方式形成第二絕緣體 ’且在該通道區域上的第二絕緣體的厚度大於間極絕緣膜 的厚度，但不超過20 nm。 88593 -11 - 1231594 根據以上構造，徒雷； 使兒何保持膜與通道區域分離 之厚度大於問極絕緣膜之厚戶 _〜豕無 又仁不超過2〇 nm。這 其保持特性，但不會惡化記 ' (U肢的短通道效應。 該第一絕緣體可包括與平 土 订；閘極絕緣膜之頂部砉而知 對的邵分，且第二絕緣體置 面相 且力又万；具間，第一絕缝、、 分沿該平面延伸(例如，第― 二、巴、.袭—孩邵 、、巴、暴姐可包括具有一通當 於閘極絕緣膜的頂部表面之平面的—部幻。 根據以上構造，可提高重新耷 … 新冩入逑度，同時亦避免該丰 導體儲存裝置中保持特性的惡化。 第一絕緣體可包括與閘柘兩打 闸枉兒極的一個側面相對的部分， 且第二絕緣體置放於其間，第一、二、、 ,^ 罘、、、巴緣體足孩邵分沿該側面 L伸（例如，第一絕緣體 、 」匕括具有週常平行於閘極電極的 側面之表面的一部分）。 根據以上構造，可提高該丰導减 门必千等祖儲存裝置〈重新窝入 度0 在該半導體儲存裝置中，以通道長度方向配置該等電荷 保持部分，使得至少部分的每一# !刀W母电何保持邯分可置於相應 的擴散層區域之上。 進-步’可設疋擴散層區域間的距離大於閘極電極在通 道長度方向上的長度，且電荷保持部分可以通道長度方向 來配置’使得每—電荷保持部分中僅有部分置於相應的擴 散層區域之上。 以上的構造可提高該半㈣儲存裝置之讀取或感應電流 ，從而控制讀取或感應電流的耗散。因此，可實現更高速 88593 -12 - 1231594 度之半導體儲存裝置之讀出操作。 【實施方式】 使用靶例，I羊細說明本發明之半導體儲存裝置。 (具體實施例1) 在說明組成本發明之半導體儲存裝置之記憶體裝置之前 ，應首先參考圖9與10，說明應用本發明之記憶體裝置之基 本結構。 圖9為記憶體裝置之示意性斷面圖。在該記憶體裝置中， 如圖9所示，閘極電杯1 3倣玉沾私μ 士 τ , 做為此夠儲存兩個位元的非揮發性 記憶體單元’其具有與正常電晶體相似之問極長度，形成 於做為第-導電率類型嶋，ρ型或Ν型之一)半導體部分 之範例的半導體基板u之上’且閉極絕緣膜η置於之間。 弘何保持刀10A、10B以侧壁間隔物的形狀在堆疊的閘極 絕緣膜12與問極電極13的側面或側壁上形成。即，電荷保 持邵分iOA與刚之_置放於侧壁之—之上，而電荷保持部 分1〇八與_的另—個則在另一侧壁上形心 在該半導fi基板U上與問極電極13相對之該等電荷保持 邵分—'_對應的區域中’形成第二導電率類型（例如， 或土中的另個）< 第一擴散層區域丨7與第二導電率類 型之第二擴散層區域18。第-與第二擴散層區域(源極/汲 極區域)”、U偏移離開該間極電極13的邊緣部分(偏移離 L、上毛成閉極€極13之區域41)。因此，在半導體基板内 ，在閘極電極1 3的每一息 母 乂、·象口!5刀與弟一/第二擴散層區域1 7 、18之間形成偏移區域42。 88593 1231594 因此，形成的該記憶體裝置之電荷保持部分1〇A、10B獨 立於閉極絕緣膜12。因此，可分離由電荷保持部分10A、 ⑽實施的記憶體功能與由問極絕緣膜12實施的電晶體功 月匕。因為在閘極電極1 3兩例形士、，A +

、、 W ^形成的電荷保持部分10A、l〇B 由該閘極電極1 3分離，故可古 双了有效控制冩入操作中可能的干 擾。因此，該記憶體裝置能貓 衣|此夠储存兩位兀或更多，且易於 小型化。 ' 進一步’因為第—與第二擴散層17、18係偏移離開問杨 電極13, #向該問極電極施加電壓時，電荷保持部分10Α 、10Β下方的偏移區域42f卽， IP 在半導體基板11中，與電荷 保持部分1 〇 A、1 〇 B相對的p a、 . ㈣的E域）倒轉的容易度將由儲存在 電荷保持邵分1 〇 A、1 〇B中的兩斗曰 二—、、、、 〇兒何1大幅改變，這將提高其 口己效應。该「記憶效應音#木 心、才曰亩向孩閘極電極1 3施加電壓 時’從擴散層區域之一婉兮$ 遇迢區域流至另一擴散層區域 之電流量根據電荷保持膜Γ兩 、 木行胰（兒何保持邵分10Α、ΐ〇Β)中保持 ι電荷量而改變。記情对旖 、 、 、 〜 > 心、氣1大意味著電流量的變化較大。 進一步，因為在第一盥筮- /、弟一擴政層區域]· 7、1 8偏移離開 閘極電極1 3的結構中，較之 千乂〜止吊遴輯（電晶體，可有效避 免短通道效應，這將進一步 , 、，佰I閘極長度。同樣，因為該 記憶體裝置結構適合用於ρ制 π 〃 、 、匕制短逋迢效應，較之邏輯電晶 體’可採用具有輕女望Ρ 予又的閘極絕緣膜，因此，可 其可靠性。 圖10為側壁間隔物形狀之電荷保持部分1QB與其相鄰部 分的放大圖。如圖10所示電荷保持部分ioa、10b 88593 14 1231594 (圖10中僅顯示1(^)皆由做為第一絕緣體之範例的側堂間 隔物形狀 < 氮化矽膜15，與做為第二絕緣體之範例用於使 点氮化矽膜1 5與閘極電極丨3、半導體基板1丨以及第一與第 一擴政層區域1 7、1 8分離之氧化矽膜丨4組成。該氮化矽膜 1 )具有儲存電荷（電子或電洞）之功能，且該氧化矽膜14可 避免儲存在氮化矽膜15中的電荷洩漏。 ” /入以下將芩考圖1 -8說明組成本發明之半導體儲存裝 置足記憶體裝置的範例。圖丨與圖2分別顯示該記憶體裝置 I 一範例，及其部分放大圖.。圖3顯示部分修改圖1中的構 &之t正範例。圖4頭示另一修正範例。圖5與6用於解釋在 此等範例中的寫入挺作，且圖7與8用於解釋記憶體裝置中 ，閘極絕緣膜與電荷保持部分之間的位置關係。 圖1係做為本發明之半導體儲存裝置的一項具體實施例 之記憶體裝置的示意性斷面目。此記憶體裝置在閘極絕緣 膜12與電荷保持部分1〇A、1〇B間的位置關係上與圖9所示 的記憶體裝置有所；。1 ^ _........ 每一電荷保持部分10Α、皆有一部分在問極絕緣膜㈣ 半導體基板11間的介面之τ。該半導體基㈣的表面部分 可做為通道區域。 在圖丨所7F的圮憶體裝置中，與圖9中的記憶體裝置之組 成部分中相同的組成部分由相同的數字指#，且省略其說 明。 圖2為側壁間隔物形使，φ ⑺切小狀之见何保持邯分丨〇β與其相鄰部分 的放大圖。如圖2所示，却筌♦丼位“、 口 W不，3寺弘何保持邵分ι〇Α、1〇Β(圖2 88593 1231594 中僅顯示由側壁間隔物形狀之氮化石夕膜i5與使該允化 柳5與問極電極13、半導體基板u以及第一,第二擴散層 區域17、18(源極/沒極區域）分離之氧化 ^ 物⑽有儲存電荷（電子或電败功能，且 膜1 4可避尤儲存在氮化石夕膜1 5中的電荷洩漏。 圖3顯示做為本發明之記憶體裝置（半導體儲存裝置）修正 範例的記憶ff裝置的示意性斷面圖。該記憶體裝置的構造 不同於圖1與2中顯示的記憶體裝置。即，如圖3所示，每一 電荷保持部分20A、細之結構内，做為第—絕緣體之範例 ^具有截留電荷功能之氮切膜22夹在做為第二絕緣體之 範例的氧化矽膜21、23之間。 I在圖3所示的記憶體裝置中，.與圖9中的記㈣裝置之組 成邵分中相同的組成部分由相同的數字指纟，且省略 m 〇 … #圖4顯示做為本發明之記憶體裝置（半導體儲存裝幻修正 1 j的记丨思衣置的π意性斷面圖。此記憶體之構造與圖3 所777在基板内之構造有所不同。即，如圖4所示，此處使用 二基板中’半導體層72形成於絕緣層71之上。此種基板的 乾例包括s〇i基板（絕緣層7 j與半導體層72分別與埋入的氧 層H SOI層對應），且基板採用晶圓焊接技術形成。 、，圖4所示的記憶體裝置中，肖圖9中的記憶體裝置之組 成#刀中相同的組成部走由相同的數字指示，且省略其說 々/r 弟一修正範例中的記憶體裝置（圖句與第一修正範例中的 16 ^^593 1231594 記憶體裝置（圖3)具有相同效果。 — 每一記憶體裝置（圖丨_4)的特徵在於電荷保持部分ι〇Α、 10B (2GA、2GB)有-部分在閘極絕緣膜12與該半導體基板 11(半導體層72)間的介面之下。以下將說明以此方式置放 問極絕緣膜12與電荷保持部分】〇A、i 〇B (2〇八、細）所獲得 的效果。 根據以上的記憶體裝置，可致動高速寫入操作。應明白 ’術語「寫人操作」意指，當該記憶體裝置Μ通道類型時 ，向電荷保持部分注人電子的動作，以及#該記憶體裝置 為P通道類型時’向電荷保持部分注入電洞的動作。 其次’使用圖5與6說明寫入該記憶體裝置之方法。該寫 入万法在1¾等具體實施例中的記憶體裝置，以及具有上述 基本結構之記憶體裝置中共用。藉由將波極電場所加速之 電子注入電荷保持部分實行寫入。 :首先’如圖5所示，4 了將電子注入(寫入)第二電荷保持 4刀20B {吏用第—擴散層區域} 7做為源極電極，且使用第 二擴散層區域18做為圖5所示的沒極電極。例如，向第一擴 散層區域17與半導體基板n施加〇 v電壓，向第二擴散層區 域 1 8 施加 + 5 V 電爆，H P t 1、， 向閘極笔極1 j知加+ 5 V電壓。在此 等電壓條件下，反轉層3 1從第一於今屉 罘擴政層區域1 7 (源極電極） 延伸’但典法到達第二擴散層區域18(;及極電極），從而導致 猶斷點的產生。由；搞兩士日Λ、士 田及^％加速的電子從該箍斷點至第二 擴散層區域丨8(汲極電極），並注入第二電荷保持部分观 (更精確而言’為第-電荷保持部分2〇Β中氮化石夕膜切。以 88593 1231594 此方式執行此寫入操作。 - 應明曰’在第—電荷保持部分20A的附近，並未產生由汲 極電場加速的電子，因此不執行寫入。寫入操作的電壓不 丨艮〜上述霞壓。例如，當向第一擴散層區域Π與半導體基 板U她加〇 V尾壓，向第二擴散層區域丨8施加+ 1 〇 v電壓， 向閘私電極13施加+ 5 v電壓時，將熱電子（熱能電子）注 入電荷保持部分2QB，以實施寫人操作。 · 以此方式’私電子注入第二電荷保持部分2〇B以致動寫入 ” 操作。 _ 在根據第 土第二範例之記憶體裝置中，較之具有圖9 、1 0所不i基本結構的記憶體裝置，可極為有效的實施寫 入知作’即’在圖9與1〇所顯示的記憶體裝置中，在直接從 ^斷點加速至第二擴散區域1 8的電子中，僅有其中的較小 部分向上散射，注入第二電荷保持部分丨〇B。另一方面，在 上述具體貫施例（圖丨—4)中的記憶體裝置中，電子沿圖5中箭 頭32的方向向前移動，其中大部分如此.注入到電荷保持部 I 分20B中的氮化矽膜22中。換言之，因為從箍斷點加速的 · 大邵分電子在箭頭32的方向上具有較大動量，可顯著增大 穿過氧化矽膜21注入氮化矽膜22之電子的數目。 以此方式’在上述具體實施例之記憶體裝置中，因為顯 著改吾寫入操作的效率，故可顯著改善寫入操作的速度。 或者’在爲入電流較小的情形下，可降低寫入半導體儲存 裝置之功率消耗。 為將電子注入（寫入）第一電荷保持部分2〇a，如圖6所示 88593 -18 - 1231594 ’使用'第二擴散層區域18做為源極電極，且使用第一 層區域1 7做為；:及極雷打 A/_ ^ ,, 一 ^。例如，向弟二擴散層區域1 8 i半 :體基板11施加"電壓，向第-擴散層區域17施加… 电壓’且向閘極電極13施加+ 5 v電壓。在此情形下，電予 t箭頭33的方向移動，注入電荷保持部分20A中的氮化矽 "中Q此在扣電予注入第二電荷保持部分20B的情形 下’切換㈣與波極區域’電子注人第—電荷保持部分咖 ’以致動寫入操作。 在圖1與2顯示的記憶體裝置中，藉由氧化矽膜14，使具 有儲存兒何功能足氮化矽膜丨5與閘極電極1 3、半導體基板 U、:及擴散層區域17、18分離。該氧切膜14可避免儲 ^在鼠化碎，15中電荷的耗散。該氧化石夕膜14的厚度最好 土 t大於2 llm，因為若氧化矽膜14的厚度小於2 nm，電荷 力牙k放應會|顯f，從而將縮短該記憶體裝置的保留時 間0 圖或4所示的记丨思體裝置的情形下，每一電荷保持部 :2〇A、则之結構内，做為第-絕緣體且具有截留電荷功 此之氮化矽膜22插入做為第二絕緣體的氧化矽膜2 1、23之 門/3此，氧化矽膜23將阻斷注入電荷保持部分20A、20B 炙兒何，使其有效地儲存在氮化矽膜22中。如上所述，因為 在電荷保持部分20Α、20Β&結構内，氮化矽層22插入氧化 夕膜-1 2j足間，改善了電荷注入電荷保持部分2〇α、20Β 的效率’從而可實現高速重新寫入操作（寫入與抹除操作）。 兒荷保持邯分之結構不僅限於上述範例（圖1至4)，且電 88593 -19 - 1231594 荷保持部分可因此向 ^ 有儲存電荷功能的奈米級尺寸的-量 子點。同樣，電荷保持 斗 何$刀不而具有側壁之形狀，只要電 何保持邵分位於閘杯 兒極兩侧，且其部分可與半導體基板 源極/汲極區域丨7 让二、 8接觸。然而，若所形成的電荷保 持邵分為側壁形狀， 其可以使用自行對準之方法，以與 形成具有傳統結構乏+ %日曰f豆的閘極電極側壁相同之方式形 成。在此情形下，获山 · 9由形成對邏輯與記憶體電晶體共用之 閘極電晶體側壁， ^ 曰 /、勿a形成兼具邏輯電晶體與記憶體電 日日足L SI。

使用圖7與8說明間極絕緣膜1 2與電荷保持部分2 〇 A 、2 Ο B間的較佳位栗 且1系。在閘極絕緣膜1 2與半導體基板1 } 間的介面（第_平&、&人 囬包括電荷保持部分20A、2〇B之較低 表面之平面f筮- W面）間的距離由D表示。使氮化矽膜22與 擴散層區域1 7、1 s八從^ ^ ώ 刀雊的氧化矽膜21的厚度由丁表示。在記 十思體裝置具有圖1 & - 氟 〇 不的結構的情形下，使氮化矽膜1 5與擴 政層區域1 7、1 8分_的s ^ … 離的乳化矽膜14的厚度可由T表示。此時 R . ^ ” 千面間的距離〇最好在2 !^至15 nm的範 圍以内。以下將說明其理由。 :曰上所述’氧化石夕膜21(對應於圖1中的氧化石夕膜14)的厚 又取主大於或等於2llm。在氧化矽膜的厚度T大於或等於2 nm的情形下，仞 、 —小於2 nm，氮化矽膜22不在問極絕 緣腠與半導體基板U間的 寫人操作、^ 千面）足下。因此，在 :」由攻極電場加速的電子並不直接注入氮化 吴-^成舄入操作效率的惡化。因此，距離D最好大於 -20 - 1231594 或等於2 n m。 換T之，在距離D大於或等於15 11〇1的情形下，由於未受 到閘極€ %的影響故難以形成反轉層的區域（對應於圖7中 的81 8 1所不之區域）將變大，從而大幅降低該電晶體的驅 動私/凡。這主要造成讀出操作的時間增多。因此，距離D 最好不超過1 5 nm。 因為上述原因，在閘極絕緣膜12與半導體基板n間的介 w (第一平面）與包括有記憶功能之電荷保持部分2〇a、2⑽ 之較低表面的平面（第二平面）間的距離D的範圍最好在2 nm與15 nm之間。如此，則最佳化電荷保持部分2〇a、$⑽ 與閘極絕緣膜1 2間的位置關係，從而可保持該記憶體裝置 足夠高的操作速度。 氯 附帶一提，氧化矽膜21為圖7中的尖角]^型，但其亦可為 圖8所示的圓角型。在此情形下，距離D定義為在閘極μ 腠12與半導體基板丨丨間的介面（第一平面）與近似平行於此 介面並與電荷保持部分10Α、10Β的最低表面#分接觸的平面 (第二平面）間的距離。圓角化氧化矽膜21藉由避免會在小 角部分出現的電場集中，可改善裝置的特性盥1 大 」罪性。 如上所述，在以上任何一個做為半導體儲存裝置之纪 體裝置的範例巾，該記憶體裝置中的電荷保持部分揭2 問極絕緣膜形成並置放於閘極電極的兩側。 心'' W此，可致動 記憶體之兩位元或更多資訊之儲存操作。 卜卜 乂 ，因為該 等電荷保持部分因閘極電極彼此分離，故 μ 」有效抑制寫入 時兩者間的干擾。進一步，分離電荷保持 ” 〒峁刀貝她的記憶 -21- 1231594 體功能與閘極絕緣膜實 低閘極絕緣膜的厚度， $亥裝置的小型化。 施的電晶體操作功能 以此抑制短通道效應 因此，可-降 因此，促進 在上逑做為半導體儲存 ，因為電荷保持部分…死憶體裝置的任-範例中 ⑽尸⑯ 里電荷在寫入操作中行進之太 向^，故可顯著改善向電荷保持部分注 了“田改善寫入的速度。亦可降低寫入電流，“ pm:二 入操作中的功率消耗。 奪低舄 配置叙 在以下的具體實施例中， 成所說明之本發明的半導骨豊 (具體實施例2) $己憶體裝置的各種較佳 儲存裝置。 在具體實施例2的記憶體裝置中(半導體 11所示:每-電荷保持部分1…用於保持電二 域與用於阻止電荷耗散與逃逸的部分組成。料保持電# 的區域為儲存電荷之區域，#可為具有保持電荷功能之: 。用於阻止電荷耗散與逃逸之區域可為具有阻止電荷耗 之膜0 巧 例如，該電荷保持部分161、162具有〇N〇（氧化物_氮化 物-氧化物）結構。更明確地說，每一電荷保持部分16丨、M2 所構造之狀態為，氮化矽膜142插入在氧化矽膜141與氧化 矽膜143之間。在此，該氮化矽膜142實施保持電荷之功能 。氧化麥膜1 4 1、143實施阻止儲存在該氮化矽膜中的電荷 耗散之功能。 同樣’在電荷保持部分1 6 1、1 6 2中用於保持電荷之區域 88593 -22- 1231594 (氮化碎膜142)在通道長度方向上，分別與擴散層區域卜12 、Π3重疊。在此，術語「重疊」意指用於保持電荷之區域 (氮化矽膜142)至少有一部分位於擴散層區域i12、U3的至 少一部分之上的狀態。參考數字171指示由擴散層區域112 、1 13在關於閘極電極1 17在通道長度方向上向外偏移所產 生的偏移區域17 1。儘管未在圖中顯示，但閘極絕緣膜1 μ (與閘極絕緣膜114相對的半導體基板丨u的一部分）下方的 半導體基板11 1的最高表面做為通道區域。 其次’將說明在電荷保持邵分1 61、1 6 2中用於保持電荷 之區域142與擴散層區域112、113重疊的效應。 圖12顯示圖11所示電荷保持部分161、ι62之一的電荷保 持部分162附近的放大圖。在該圖中，參考符號W1指示閘 極絕緣膜114與擴散層區域Π3間的偏移量。同樣，參考符 號W2指示電荷保持部分162在閘極電極的通道長度方向的 £度。在圖中所示的記憶體裝置中，因為在電荷保持部分 1 62中氮化矽膜丨42在遠離閘極電極u 7之側上的一邊緣與 電荷保持部分1 62在遠離閘極電極11 7之側上的一邊緣對準 ，故電荷保持部分162的寬度定義為W2。電荷保持部分162 與擴散層區域113間的重疊量由表達式W2-W1來表示。尤其 重要的在於，電荷保持部分162中的氮化矽膜142與擴散層 區域113重疊，即，配置氮化矽膜142使其滿足W2>W1的關 係。 若在電荷保持部分162a中氮化矽膜142a在遠離閘極電極 1 1 7a之側上的一邊緣與電荷保持邵分162&在遠離閘極電極 88593 -23 - 1231594 1 17 a之側上的一邊緣不重合，如圖1 3所示，W2可定義為-在 閘極電極1 17a的邊緣到氮化矽膜142a在遠離閘極電極丨I” t側上的邊緣的寬度。在圖丨3中，記憶體裝置的各部分由 圖1 2中指示相應邵分的數字添加字母「&」來表示。 圖14顯不半導體儲存裝置中的汲極電流Id，除每一電荷 保持邯分的較低表面同閘極絕緣膜與半導體基板間的介面 處於相同位準之外，該裝置具有與圖丨丨、丨2所示的半導體 儲存裝置相同的結構，電荷保持部分162的寬度W2固定為 1 〇〇 nm ’且偏移量W1改變。在此，汲極電流係藉由在電荷 保持部分162處於抹除狀態（儲存電洞之狀態）的條件下模擬 貫行所得，且擴散層區域112、11 3分別用作源極電極與汲 極電極。已確認，本發明各種具體實施例中的電子特性與 圖14所示之相似。因此，應明白，以下說明可應用於本發 明的所有具體實施例。 如圖14所示，W1大於或等於100 nm(即，當氮化矽膜142 與擴散層區域1 1 3不重疊時），汲極電流迅速降低。因為沒 極電流值與讀取操作速度成正比，當wi大於或等於1〇()nm 時’ €丨思體性能急遽惡化。在氮化碎膜1 42與擴散層區域 1 1 3重疊的範圍内，汲極電流則緩慢的降低。因此，具有保 持電荷功能之氮化矽膜1 42最好的至少有一部分與相靡的 擴散層區域（源極/汲極）1 1 2、1 1 3重疊。 基於上述裝置模擬之結果，所製造的記憶體單元陣列的 W2固定為設計值1〇〇 nm，且設定w]為60 _，其設叶值為 100 nm。當W1為60 nm時，氮化矽膜142與擴散層區域112 88593 1231594 、1 13以40 nm的設計值重疊，當W1各 主且 田w 1為1 〇〇 nm時，無重疊-作 為設計值。 做為測量此等記憶體單元陣列的讀取時間並 或變化的較差情形下對其比較之結果，發現侧以：:: 做為設計值的情形下’讀出存取時間快了 1〇〇倍。從顯示的 角度來看’讀取存取時間最好小於或等於每位元⑽奈秒。 然而，發現在W1，2的情形了，無法滿足該條件。還發現 ，考慮該製造變化時，最好滿足W2_W1>10。 •為謂取儲存在電荷保持部分161(區域ΐ8ι)中㈣訊，最好 設足擴散層區域112為源極電極，擴散層區域ιΐ3做為沒極 區域’與具體實施例1相似’並在通道區域靠近該汲極區域 $形成ϋ斷點。更明確地說，讀取儲存在兩個電荷保持部 分161、162其中之—内的資訊時，該箱斷點最好在該通道 區域中靠近另—電荷保持部分處的區域中形成。這使得可 、:例如’良好的靈敏度n電荷保持部分丨61中儲存的 貝矾，而不考慮另—電荷保持部分162中的儲存情況，非常 有利於實施兩位元操作。 /在貧訊僅儲存在兩個電荷保持部分16ι、162之一中的情 形下’或在相同儲存條件下，使用此等兩個電荷保持部分 61全162的情形下，在讀取操作中，不需要形成箍斷點。 、&未在圖11中顯717，最好在半導體基板11的表面上形 、井區域（Ν型週迢裝置的情形下，為ρ型井）。形成井區域 有利於控制電子特性（承受電壓、接面電容以及短通道效應） 保持用於屺憶體操作（重新寫入操作與讀取操作）的通道 -25 - 1231594 區域中的雜質濃度最佳。 、1 62曰^己1"、保持特徵的角度來看，該電荷保持部分1 61 『 好"併具有S持電荷J力能之電荷保持月莫，盘一絕緣 月吴。此具髀每> ,,„ ^ 功处、中她例使用氮化矽膜142做為具有用於截留電荷 :，：何保持膜，且氧化矽膜141、143做為具有避免儲 卞孩電荷保持膜中的電荷耗散之功能的絕緣膜。該電荷 保持部分丨61、3 a兩— "、有電荷保持膜與絕緣膜，使其能夠避 兩：荷的耗散’以此改善保持特性。進一步，與僅由一個 ，了保持膜組成的電荷保持部分⑹、工Μ相比，並能夠適 當^低電荷保持膜中的容量。適當地降低電荷保持膜中 的合里可抑制電荷保持膜中電荷的移動，以此控制在記憶 體保持期間，由電荷的移動引起的特徵變化的出現。〜 /樣’電荷保持部分16]、162最好包括具有與閘極絕緣 膜1 14的頂^表面近似平行置放之部分的電荷保持膜。換言 ;’電何保持邵分161、162中的電荷保持膜的車交高表面最 好置放成與閘極絕緣膜114之較高表面有一固定距離。 更特定言之，如圖15所示，電荷保持部分162中的電荷保 持膜142b(例如，氮化矽膜）具有近似平行於閉極絕緣膜]】* (平面的表面。換言之，形成該電荷保持膜14几最好為， 與對應於閘極絕緣膜114的表面之位準有相同距離。電荷保 持膜142b的構造對應於區域181，其為圖12所示之氮化矽膜 142中的一邵分，有一表面近似平行於該閘極絕緣膜】丨4。 電荷保持部分162中的電荷保持膜】421)近似平行於閘極 絕緣膜的表面而存在，使其能夠使用儲存在電荷保持膜 88593 -26 - 1231594 -b中的私何里有效控制偏移區域m中的反轉層的形-成 ，以此增強記憶效應。同樣，藉由放置該電荷保持膜mb ’使其近似平行於該_絕緣膜ιΐ4之表面，即使當偏移量 (W1)變化時，記憶效應的變化也可控制的相#小，以此抑 制記憶效應變化。此外，控制電荷向電荷保持膜⑽較上 層的移動，可藉此抑制記憶體保持期間由電荷移動引起的 特性變化。 進一步而言，該電荷保持部分161、丨“最好包括絕緣膜 w以此使近 似平行於孩閘極絕緣膜114的電荷保持膜142b與通道區域 (或井區域）分離。此絕緣膜對應於氧化矽膜141、143中近似 平行於圖11中記憶體裝置内的閘極絕緣膜114表面的部分。 此絕緣膜抑制儲存在電荷保持膜142b中的電荷之耗散，因 此有利於獲取具有良好保持特性之記憶體裝置（半導體儲 存裝置）。 應明白，控制電荷保持膜142b的膜厚度並控制在電荷保 持膜142b之下（氧化矽膜144在偏移區域171中的部分）的絕 緣膜之厚度為常數，可保持從該半導體基板之表面至儲存 在電荷保持膜142b中電荷間的距離近似為常數。更特定士 之，可控制從該半導體基板U 1的表面至儲存在電荷保持膜 142b中的電荷間的距離在一定範圍内，即在電荷保持膜 142b之下的絕緣膜的膜厚度最小值至在該電荷保持膜丨42b 之下的絕緣膜的膜厚度的最大值的總和，以及該電荷保持 膜142b之膜厚度的最大值之間。因此，可大體控制由儲存 88593 -27- 1231594 在電荷保持膜1 42b中的電荷所產生的電力線的密度，藉》此 最小化該記憶體裝置中記憶效應之變化程度。 (具體實施例3) 在具體實施例3的記憶體裝置中 中的氮化石夕膜（電荷保持膜）142具有近似均勻的膜厚度，如 圖16所示。進一步而言，該電荷保持膜142包括近似平行於 閘極絕緣膜114之頂部表面而置放的一部分（區域181)，以 及近似平行於閘極電極丨17的側面的一部分（區域182)。 當向該閘極電極117施加正電壓時，電荷保持部分162中 的電力線如圖所示，依照箭頭183兩次完全的通過氮化矽膜 142(經第一部分181與第二部分182)。應明白，當向該閘極 電極1 1 7施加負電壓時，將倒轉此電力線的方向。 在此，該氮化碎膜142的一相對介電係數或介電常數近似 為6,而氧化石夕膜141、⑷的介電常數則近似為*。最終， 在電荷保持部分161、162中，電力線183方向上的有效介電 常數將大於在僅存在對應於區域181的電荷保持膜似的 情形下的介電常數，則可降低電力線兩側的電位差。更明 確地說，向該閘杯電極丨n所# λ 兒狂丨7所她加的電壓的大部分係用以加 偏移區域1 7 1中的電場。 在該記憶體裝置中，因為在偏移區域171中’產生的電荷 :電場牽引，故在重新寫入操作中，電荷注入氮切膜⑷ 中。由於電荷保持膜142包括^ ^ ^ ^ ^ 二、 Λ 1 W，有更多的電荷在章 新烏入挺作中注人兩# 2 窝入速度 62中，並因此提高了重新 88593 -28 - 1231594 在，切膜⑷由氮切膜替換的情形下，更明確地說， 在=孔化石夕歧（電荷保持膜）之上表面相對於問極絕緣膜1 14 ，：非為吊、丈的心形下’電荷向氮化矽膜上侧之移動 趨於顯著，而保持特性將惡化。 若非氮切，則該電荷保持膜最好由高介電物質形成， 例如具有椏大介電常數或相對介電係數之氧化銓。 進-步而言’該電荷保持部分⑹、162最好包括絕緣膜 ⑼如，氧化石夕膜⑷在偏移區域⑺中的—部分），以此使近 似平行於問極絕緣膜114的電荷保持膜（區域ΐδι)與通道區 域㈤井區域胸。此絕緣膜抑制儲存在電荷保持膜（氮化 夕142)中的電荷耗散，藉此進—步改善保持特性。 /樣’該電荷保持部分161、162最好包括絕緣膜(氧切 膜14114閘極霞極⑴接觸的一部分），使閑極電極117與在 近㈣订於該問極電極11 7之侧面的方向上延伸之電荷保 持fe(區域182)分離。此絕緣膜避免由閘極電極⑴向電荷 呆持月奚(―氮化石夕月吴142)注入電荷，藉此避免電子特性的變化 ，以提高該記憶體裝置（半導體儲存裝置）的可靠性。 邮=田步而§，與具體實施例2相似，該具體實施例的記憶 衣^中取好控制在t荷保持膜142與半導體基板1Π之 間的聽石夕膜141、143之一部分（氧化石夕膜⑷在偏移區域 171上的-部分）的膜厚度為常數，且控制氮切膜14?盘問 = 間氧化石夕膜141、143之一部分（氧切膜⑷與問 虫电⑷71接觸的-部分）的膜厚度為常數。因此，可大卿 控制由儲存在電荷保持膜142中的電荷產生的電力線的密 cS8593 -29 - 1231594 度，可避免電荷的洩漏。 (具體實施例4) 在此具體實施例中，將說明最佳化其閘極電極丨丨7、電荷 保持部分1 6 1、1 62以及源極/汲極區域間的距離（擴散層區 域1 1 2、1 1 3間的距離）之記憶體裝置。 在圖17所示的記憶體裝置中，參考字符八指示在通道長度 方向上的閘極電極長度，參考字符8指示擴散層區域（源極 與汲極區域川2、⑴間的距離(通道長度），且參考字符c 指示電荷保持部分161、162的外部邊緣間的距離，更明確 地說’為在該通道長度方向h從遠離一電荷保持部分161 中的氮化矽膜142(電荷保持膜）之問極電極117之側上之邊 緣（外邵邊緣）到遠離另_哈y冬 雕力兒何保持邯分162中的氮化矽膜 1 42(電荷保持膜）之閘極電木 弘枝U / <側上（邊緣（外部邊緣 間的距離。 在Α-C的關係中’首先，最好應保持㈣的關係、。在該通 适區域，在問極電極117之下的一部分（在該半導體基板⑴ 中與該閘極電極117相對的一 口P刀）與母一源極/汲極區域 二、113嶋偏移區域171。因為B<C，儲存在電荷保持 4刀1 61 162(ι化硬膜142)中的電荷有效的改變整個偏 區域171的可逆性。因此 速讀取操作。 ㈨了 動高 同樣，當閘極電極117盥摅 /、擴攻層區域（源極/汲極區域）112 、山相對於彼此偏移時，即，當滿足方程式㈣，向該間 極電極1 1 7施加電壓時， 及偏私區域171的可逆性將受儲存 88593 • 30 - 1231594 在電荷保持部分161、162内的電荷量的影響而大幅變化" 因此’提高記憶效應並降低短通道效應。然而，只要產生 5己惚效應’則並非必須有偏移區域171。即便偏移區域171 不存在，若纟源極/沒極區域112、113處的雜質濃度足夠低 ’則在電荷保持部分161、162(氮切膜142)中仍能看到記 憶效應。 藉由以上說明可知，最好的狀態為A<B<C。 (具體貫施例5) 除了在本具體實施例中半導體基板為則基板（如圖^所 示)之外’此具體實施例中的記憶體裝置與具體實施例2(圖 )中取置（半導體儲存裝置）具有基本相同的結構。

孩讀'體裝置結構為，埋人的氧化膜188在半導體基板 186上形成，且在埋入的氧化膜188之頂部進一步形成s〇I 層189。在該S〇1層189中，形成擴散層區域112、113，且其 他區域組成主體區域187。 、 壯此^ ^ 裝置同樣引起與具體實施例3中的半導體儲存 衣置相似的效應。進一步而纟，因為可顯著降低擴散層區 域112 11 3與王體區域187間的介面電容，故可提高裝置速 度，並降低功率消耗。 (具體貫施例6) 具體實施例6中的記憶體裝置（半導體儲存裝置）與具體實 施例2(®丨1)中的記憶體裝置具有基本相同的結構，除了在 八拉貝犯例6中’如圖} 9所示’在擴散層區域(n型源極"及 極區域川2、113附近其通道側提供P型高濃度區域191。 88593 -31 - 1231594 P型南濃度區域1 9 1中p型雜質（例如，硼）的濃度高於p型 向濃度區域191間的區域192内p型雜質的濃度。p型高濃度

區域1 9 1中P型雜質濃度的適當值大約為，例如，5 X 1 0 17至J x 1 〇 cm 。同樣’區域1 92中P型雜質濃度的值可設定為， 例如，5 X 1〇16至 1 X 1〇i8 cm-3。 提供P型高濃度區域191可使擴散層區域112、U3與半導 體基板111間的接面在電荷保持部分161[、162下方壁立。該 ， 接面壁立意味著在PN接面兩側的雜質濃度很高，且在接面 . 附近處雜質濃度的梯度較大，使得接面附近的電位梯度較 _ 大。 这有利於在寫入與抹除操作中產生熱載子，藉此降低寫 入操作與抹除操作中的電壓或實施高速寫人操作與抹除操 作。進一步而言，因為在區域1 92中的雜質濃度相當低，當 該記憶體裝置處於抹除狀態時，臨界值很小，故;及極電流 很大。因Λ ’可提高讀取速度。這樣就能提供具有低重新

寫入電壓或高重新寫人速度，且可高速讀取的記憶體裝置 (半導體儲存裝置）。 同樣，如圖19所示，藉由在與擴散層區域（源極/汲極 域）1 12、113鄰接並與電荷保持部分161、162相對（並非與 極電極1 17相對的位置)之位置纟提供?型高濃纟區域⑼ 整個電晶體的臨界值將顯著提高。提高的程度遠超過名 型南濃度區域1 9 1在閘極 1 1 1中與閘極電極11 7相對 (在電晶體為N通道類型時 電極117之下（即，在半導體基板 的一部分中）的情形。當寫入電荷 ’係為電子）儲存在電荷保持部分 88593 - 32 - 1231594 161、162中時，臨界值間的差異變大。 - 當有足夠的抹除電荷（在電晶體為N通道類型時，係為電 洞）儲存在電荷保持部分161、162中時，整個電晶體的臨界 值將降至由閘極電極n7下方的通道區域（區域192)中的雜 質濃度決定的一值。更明確地說，抹除狀態的臨界值並不 取決於P型高濃度區域191中的雜質濃度，而在寫入或程式 化狀恐下，遠界值卻深受其影響。因此，將P型高濃度區 域191置放於電荷保持部分161、162(即，在半導體基板U1 中與電荷保持部分161、162相對的一部分中）之下，並與擴 散層區域（源極/汲極區域）112、113鄰接，僅在程式化狀態 ，在程 下較大的改變孩臨界值，以此顯著提高記憶效應（即 式化狀怨或抹除狀態下臨界值的差異）。 (具體實施例7) 具體實 具體實施例7中的記憶體裝置（半導體儲存裝置）與

區域或井區域分離之絕緣膜（氧化矽膜14υ的厚度丁1小於 閘極絕緣膜114的厚度Τ2之外，如圖2〇所示。 、

Ml、162中的絕緣膜（氧化矽膜141)的厚度丁丨可 响其用於承受電壓或電強度之需长。 在電荷保持部分 ΤΊ可小於T2，無

緣膜（氧化矽膜1 41)的厚度τ 1如 i中’由於以下的原因，絕 上述，具有較高的設計自由 88593 1231594 度。 在此具體實施例之記憶體裝班… ^ ^ ^ ^ yV 1 z； 見中（半導體儲存裝置），使 兒何保持部分1 6 1、1 62中的雷尸# t 」使 道區域 <井區戏八％、π °丁保持膜（氮化矽膜142)與通 井E域分離 < 絕緣膜（氧化矽膜μ 私極117與迥運區域或井 甲」让 | l Λ <間。因此，該 矽膜1 4 1)不會受到作用於 吧社兒極117與通道區域或共 域間的區域上高電場的直接 ^ Ε 、u』、ρ " 而受到從閘極電極117水 平擴展的相對較弱之電場的影 广 蚤因此，不論其對承受雷 壓的需求，能夠使該惫|3 1 m亥氧化矽艇141的厚度Tl 膜114的厚度T2。 H—、巴、‘彖 與此相反，例如在由快閃記憶體所代表的EEPROM中， 使浮動問極與通道區域或井區域分離之絕緣膜置放於閉極 電極（控制閘極）與通道區域哎并 一 ^ X名开^域足間，使得孩閘極電極 的高電場直接作祕絕緣膜之上。因此，在EEpR〇M中， 使浮動閘極與通道區域或井區域分離之絕緣膜之厚度具有 一臨界值，其阻止對該記憶體裝置功能的最佳化。 藉由上述内容可知，在此具體實施例之記憶體裝置中， 絕緣膜（氧化矽膜141)的厚度T1有較高自由度之基本原因 在於使電荷保持部分161、162之電荷保持膜（氮化矽膜142) 與通迢區域或井區域分離之絕緣膜（氧化矽膜141)並未插入 在閘極電極117與通道區域或井區域之間。 在孩1己憶體裝置中，減小該絕緣膜（氧化矽膜〗4〗）的厚度 丁1有利於向電荷保持部分161、162，即電荷保持膜（氮化矽 膜142)注入電荷，降低用於寫入操作與抹除操作的電壓， 8859 -34 - 1231594 或致動高速窝入操作與抹除操作。此外，當電荷儲存夜電 荷保持膜（氮化矽膜1 42)中時，因為在通道區域或井區域中 感應的電荷增多，故可獲得增大的記憶效應。 在該電荷保持部分161、162中的某些電力線長度較短， 如圖16所示，不能按照箭頭184穿過氮化矽膜142。因為在 短電力線1 84上的電場強度相當大，故沿電力線丨84的電場 強度在重新寫入操作中發揮重要作用。 如本具體實施例之記憶體裝置，在縮小該氧化矽膜ΐ4ι 厚度τι的情形下’該氮化硬膜142向該圖的下侧移動（即靠 近半導體基板111)，使得電力線184穿過氮切膜142。結 ，，電荷保持部分161、162中的有效介電常數沿電力線18°4 又大k可以使在電力線1 84兩端間的電位差變小。因此， 向該閉極電極施加的電壓的大部分係用作加強在偏移 區域171中的電場，藉此實施高速寫人操作與抹除操作。 藉由上述内容可知，滿足關係T1<T2，可以降低窝入操作 及抹除操作的電壓’或實施高速寫入操作及抹除操作，而 不：使該記憶體之電強度惡化，故可進一步提高記憶效應。 W明曰，该絕緣膜的厚度Tl最好至少為〇 8 ，里 在此可保持M造程料的—™或心質的特定 ΚΙ且保持特性在此不會遭受極度惡化。 例其次’將說明本具體實施例之記憶體裝置應用的較佳範 尤明確地說’在液晶驅動器^具有嚴格設計準叫p '承受電壓的情形了，用於驅動液晶面板薄膜電: 88593 -35 - 1231594 (thm-film tl，ansistors ; TFTs)的電壓最大值必須為 i5 v至—18 V ^因此，無法使LSI的閘極氧化膜（閘極絕緣膜）更薄。 在私本具貫如例之非揮發性記憶體（記憶體裝置）做為 心像凋節為與其他裝置安裝在液晶驅動器Lsi中的情形下 ，本發明之記憶體裝置可獨立於該問極絕緣膜114，最佳化 使電荷保持膜（氮化矽膜142)與通道區域或井區域分離之絕 緣膜(氧化矽膜141)的厚度。例如，在閘極電極長度（字元線 冤度）為250 nm的記憶體單元中，71與丁2可設定為如71二2〇 nm且T2H0 nm，實現具有良好窝入效率之儲存裝置。 因為擴散層區域（源極/汲極區域）112、113係偏移離開閘 極電極117,故即使T1大於正常邏輯電晶體之值也不會產生 短通道效應。 (具體實施例8) 具體貫施例8中的記憶體裝置（半導體儲存裝置）與具體實 施例2(圖U)中的記憶體裝置具有基本相同的結構，除了使 電荷保持部分161、162的電荷保持膜（氮切膜142)與通道 區域或井區域分離之絕緣膜（氧化矽膜141)的厚度Tl大於 閘極絕緣膜114的厚度丁2之外，如圖21所示。 因為要避免產生記憶體裝置的短通道㈣，故㈣㈣ 緣膜114具有頂限厚度T2。然而，允許電荷保持部分Mb 162之絕緣膜（氧化矽膜141)的厚度T1大於τ2，無論其對避 免短通道效應之需求。更明確地說，隨著進—步進行小型 化（閘極絕緣膜U4變薄）’可獨立於問極絕緣膜ιι4的厚度 最佳化設計使電荷保持膜（氮化石夕膜⑷）與通道區域或井區 88593 -36 - 1231594 域分離之絕緣膜（氧化石夕膜141)的厚度。_，優點在於，·電 荷保持部分161、16 2不再成為比例縮小的障礙。 在此具體實施例之記憶體裝置（半導體儲存裝置）中，如上 所述’絕緣膜（氧切膜141)的厚度τι有較高的設計自由度 ’原因在於，如前所述，使該電荷保持部分ι6ΐ、162中的 :何保持㈤切膜142)與通道區域或井區域分離之絕緣 月吴（氧化石夕月吴141)亚未插入閘極電極⑴與通道區域或井區 或I間因此，不言其對避免閘極絕緣膜…之短通道效應 之需求’使得該氧化矽膜141的厚度71可大於閘極絕緣： 114的厚度T2。 提高絕緣膜（氧化石夕膜141)的厚度T1，可避免儲存在電荷 保持部分161、162中電荷的耗散，藉此改善記憶體之保持 特陡因此’设足孩絕緣膜T1的厚度與該閘極絕緣膜"4 的厚度T2滿足T1>T2，藉此改善其保持特性，而不會❹ 通道效應惡化。應明白，考慮降低重新寫入之速度，㈣ 膜（氧化石夕膜UD的厚度71最好小於或等於2〇麵。 其久’將說明本具體實施例之記憶體裝置應用的較佳範 例。 由快閃記憶體所代表之傳統非揮發性記憶體結構為，選 擇閉極電極組成寫入/抹除問極電極，而與寫入/抹除問極電 極相關的閘極絕緣膜（包括—浮動問極）亦可做為電荷儲存 月吴。隨之引起小型化或縮小之需求（應明白，使絕緣膜變薄 對朴制短m通效應是很基本的）與確保可靠性（應明白，為了 控制錯存電荷的淺漏，是浮動閑極與通道區域或井區域分 88593 -37 - 1231594 離之絕緣膜的厚度可降至大約7 nm，且不能再降）之需求-間 的矛盾。因此，難於小型化此裝置。實際上，根據國際半 導體技術監圖（International Technology Roadmap f〇r Semiconductor ; ITRS)，尚且不能小型化實體閘極長度低至 約0.2微米或更低。 以此相反，在本具體實施例之記憶體裝置中，如上述可 獨立設計T1與T2，並藉此得以小型化。在本發明中，例如 ’在閘極電極長度（字元線寬度）為4 5 nm的記憶體單元中， T1與T2可獨立設定為T2=4㈣而Tl=7 nm，從而實現沒有短 通道效應產生之記憶體裝置。 因為擴散層區域（源極/汲極區域）112、113係從閘極電極 117偏移、移位或與其遠離，故即使設定72大於正常邏輯電 曰曰骨豆〈值也不會產生短通道效應。时，在本具體實施例 之。己L' to农且中，因為擴散層區域（源極/汲極區域）1 1 )、 113偏移離開閘極電極117，較之正常邏輯電晶體，有利於 進一步小型化。 總：言之，根據本發明之記憶體裝置，因為辅助寫入與 抹除操作之電極，即閘極電極"7不在電荷保持部分161、 1 62^上，使電荷保持膜（氮化石夕膜142)與通道區域戋井區域 分離之絕緣膜（氧切膜141)不能接收將在該電極與通:區 域或井E域（間發生的高電場之動作，而僅接收從問極帝 :水平擴展之相對較弱電場之動作。這樣可以實現其二 長度比邏輯電晶體之閣極長度更小型化之記憶體單元(； 憶體裝置）。 4千凡U己 88593 -38- 1231594 該記憶體裝置之電子特性的慶 以下說明當重新寫入時 化。 圖22為一曲線圖，顯示當_通道類型記憶體裝置的電荷 保持4刀161、162中的電荷量（在此，為方便起見，使用圖 中的參考數字)變化時，沒極編對比問極電壓Vg(測 里值特性H置與圖21顯示的半導體儲存裝置具有相 ㈣結構，除了料電荷保持部分的較低表面間極絕緣 腰與半導體基板間的介面處於相同位準之外。已確認，本 發明各個具體實施例中的電子特性與圖22所示之相似。因 此’應明白’以下說明可應用於本發明的所有具體實施例。 正如圖22所示，當在㈣狀態（由實線表示）實行寫入或程 ^匕操㈣，不僅臨界值簡單升高，曲線圖中的斜率也顯 耆增大’尤其在次臨界區域。因Λ，即便在具有相當高閘 極電壓（Vg)的區域中，抹除狀態之沒極電流與程式化狀態 之沒極電流的比率仍較大。例如，在Vg=2 5 V點，電流二 率仍為兩位數或更大。此特性明顯有別於快閃記憶體的情 形(圖23)。上述特性的出現為閘極電極117與擴散層區域112 、Π3彼此偏移時，且因此閘極電場難以到達偏移區域 時所特有的現象。 當記憶體裝置處於程式化狀態時，在電荷保持部分Μ】 、162下方的偏移區域171(半導體基板！上與電荷保持部 刀1 6 1 1 62相對的邵分）上極難形成反轉層，即便向閘極電 極施加正電壓。這造成在程式化狀態下，在次臨界區域中 Id-Vg曲線的較小斜率。 88593 -39- 1231594 當該記憶體裝置處於抹除狀態時，方低 。才在偏移區域；[7 i中感-應 高密度電子。進—步而言，當向閘極泰p ^ — 甲」让7施加〇 v電壓 時（即，在關閉（〇FF)狀態），閘極電極 、 U /下万的通道中並無 電子感應（故而關閉電流較小）。该产士 & 、k成抹除狀態下在次臨 界區域中Id-Vg曲線的較大斜率， , 1个 且即使在過臨界區域中， 電流速率（導電性）也大幅提高。 藉由上述内容可知，本發明的半導 干寸植儲存裝置允許抹除 狀態與程式化狀態之汲極電流比特別大。 如上所述’本發明之半導體儲存裝置主要由，形成於半 導體基板之上的閘極絕賴、㈣於間極絕緣膜之上的問 極電極、形成於半導體基板之上堆疊μ極絕緣膜與間極 電極兩側的電荷保持部分、在本道 1刀在牛導體基板上與電荷保持部 分之問極電極相對的部分上分別置放㈣_及極區域（擴 散層區域）’可使每-源極/沒極區域與對應的電荷保持部分 相對’以及在半導體基板上透過閘.極絕緣膜與閘極電極相 對之位置上形成的通道區域（在半導體基板上擴散層區域 之間）組成。 該半導體儲存裝置做為記憶體裝置，功能為藉由在一個 電荷保持部分儲存二進制或更多資訊以儲存四位數或更多 的資訊。然而，該半導體儲存裝置並非必須儲存四位數或 更多資訊，例如，亦可僅用於儲存二進制資訊。 本毛明之半導體儲存裝置最好在半導體基板上形成，最 好以弟一導電率類型井區域在半導體基板上形成。 ▲半導體基板並不限於特定的可應用於半導體設備之類 88593 -40 - 1231594 型，可使用各種基板，如由包括矽與鍺的半導體元素製_成 的基板、由包括GaAs、InGaAs與ZnSe的半導體化合物製成 的基板、S〇I基板與多層s〇I基板、以及在玻璃或塑膠基板 上具有半導體層之基板。在諸多基板中，最好為矽基板或 由矽層作為表面半導體層之S0I基板。該半導體基板或半導 體層可為單晶（例如，由磊晶生長所獲之單晶）、多晶或非晶 ’但其中流過的電流量將略有不同。 在半導體基板或半導體層中，最好形成裝置隔離區域。 如弘日日髂、電容器以及電阻器等元件、由此等元件組成的 私路半導體裝置以及層間絕緣膜可在半導體基板或半導 體層上以單一或多層結構組合形成。應明白，該裝置隔離 區或可由各種I置隔離膜形成，包括區域性矽氧化（local 1〇n of silicon，LOCOS)膜、溝渠氧化物膜以及STi 膜。 半導體基板可為P型或N型導電率類型，且最好在該半 、土板上形成至少一個第一導電率類型（P型或N型）之井 " 半導&基板與井區域可接受的雜質濃度在本技術已 :的乾圍以内。應明白，在使用s〇i基板做為半導體基板的 N形下，可在半導體層之表面形成井區域，且在通道區域 下方亦提供一主體區域。 、問㈣緣㈣材料並非特定為代表性半導體設備所使用 之。例如’絕緣膜包括氧化石夕膜與氮化石夕膜.，以及高 ，可^匕括乳化錯膜、氧化鈇膜、氧化备膜、氧化給膜 了“一層膜或多層膜之形式使用。在諸多膜中，最好 8cS593 -41 - 1231594 為氧化矽膜。閘極絕緣膜適當的厚度大約為，例如，p至 2〇 nm，最好為！至6疆。該閘極絕緣膜可僅在問極電極正 下方形成，或大於（在寬度上）閘極電極。 該閘極電極在閘極絕緣膜上以半導體設備中通常使用之 形式形成。除非在具體實施例中特別規定，範例中的閑柄 電極並無特定限制’故包括導電膜，％多晶石夕；包括銅與 銘的金屬；包括鎢、鈦與鈕之高熔點金屬：以及高熔胃占全 屬的石夕化物，且以單一層或多層的形式存在。問極電極適 ‘的膜厚度近似為5 〇至40 0 nm。 在半導體基板中，在閘極電極下方形成通道區域（該部分 透過問極絕緣膜與閘極電極相對）。該通道區域最好不僅在 閘極電極之下’且應沿閘極之縱向在閑極邊緣外侧的區域 (在半導體基板上所形成的擴散層區域之間的區域）之下形 成。錢者之情形下，存在之通道區域不僅覆蓋問極電極 ，且取好能覆蓋閘極絕緣膜或電荷保持部分，以 說明。 、Ί、 電荷保持部分至少具有—膜或區域，其具有保持電荷或 错存亚保持電荷之功能，或截留電荷之功能。可實施 功能的材料包括：氮化m括料（增或硼㈣玻 璃：德夕’1;高介電物質’如氧化給、氧化锆或氧化 垣’氧化辞及其金屬。 該電荷保持部分可以單一層或多層結構形成：例如，絶 緣版包括氮化石夕膜；絕緣膜與導電膜或半導體層整合：且 絕緣膜其中包括一或多個導體點或半導體點。最好為氮化 88593 42 1231594 矽’因其藉由用於截留電荷之若干層級獲 / ，且具有良好的保持特性，因其電荷保持時間長讀，性 見由a產生洩漏路徑而導致的電荷洩漏， 、H出

中通常使用之材料。 更口為其係LSI 使用包括具有電荷保持功能之絕緣膜（如氮 緣膜可提高與記憶體保持相關的可#性。 ⑥）的絕 絕緣體，故即使已洩漏，八一 w 、'、虱化矽膜係 丨m属邵分電何，也不會立刻 化石夕膜中的電荷。進一牛六… 、正 氮 屯仃進步，在排列稷數個記憶體裝置 形下，即使記憶體裝置間的距離縮短且鄰接電荷 : 彼频觸，錯存在每一電荷保持部分中的資訊也不會遺^ ，泛與電荷保持部分由導體製成的情 二匕土、 」 问樣，使並 月匕罪近電荷保持部分置放一接點插塞，或在某些情，、 能夠置放該接點插塞’使其與電荷保持部分重疊，從右 利於記憶體裝置的小型化。 处為二進一步提高記憶體裝置的可靠性，具有保持電荷功 肖匕足絕緣體並非必a膜狀 ^ 狀且具有保持電荷功能之絕緣體 取好為離散方式的絕緣體膜。更明確地說，此等絕緣體最 好為點狀’散佈在難以保持電荷的材料(例如氧化矽取 同樣，使用包括導電膜或半㈣層的絕緣膜做為電荷保 持部分，可自由控制向導體或半導體基板注入的電荷的量 ，其引起的效應有利於獲取多值記憶體單元。 進-步而言，使用包括一或多個導體或半導體點的絕緣 频為電荷保持部分，有利於藉由電荷的直接的穿隨膏行 冩入與抹除，其引起的效應可降低功率消耗。 88593 -43 - 1231594 更明確地說，電荷保祛立 曰 呆持#分取好進一步包括阻止電徐逃 逸之區域，或具有阻I# Μί > ，/μ ρ止兒何逃远功旎之膜。實施阻止電荷 逃逸功能之材料包括氧化發。 電荷保持部分直接或透過絕緣膜在問極電極兩側形成， 且直接或透過閘極絕緣膜或絕緣膜置放在半導體基板(井 ε域、主體區域、式、、原打/ 次源極/汲極區域或擴散層區域）上。閘極 電極兩側的電荷保担Γ胳 持艇可如此形成，以直接或透過該絕緣 膜覆蓋該閘極電極的整個或部分侧面。 在使用導電膜做為電荷 包何保持胰的情形下，置放時最好在 導黾膜中插入絕緣滕 /古/曰 使侍電荷保持膜不會直接與半導體 基板（井區域、主體ρτ # 4 w或或源極/汲極區域或擴散層區域）或 閘極電極接觸。可葬士 &蛀槐” 3由，例如，導電膜與絕緣膜組成的多 層結構、導電f占在结纟矣 / "雜巾散佈之結構以及導電膜置放於 —H ^側壁絕緣膜之内的結構來實施。 m ^ 曰〜構，其中由弟一絕緣體製成 用於儲存f荷之膜伤^ 二/77 " '、 在由第二絕緣體製成的膜與由第 二免、纟豕體製成的膜之門， 、 卜 日。Q為用於儲存電荷之第一絶缘骨# 為膜狀，使其能藉由注入中^ 、，巴 '豕把 内的兩—洛 入电子在短時間内提高第一絕緣體 荇的# , 化弘何岔度。在分佈於用於儲存電 何的罘一絕緣體内的電 ，可"何不均勾的情形下，則在保持期間 了月匕使电何移入第一 靠性惡化。同樣，使用Γ ， 記憶體裝置的可 緣體與導髀邱八m1巴緣體膜使儲存電荷的第-絕 …刀“極電極、擴散層區域以及半導體其板） 分離，將抑制電荷的A漏廿处“ 千竽把基板） /属亚此獲得足夠的保持時間。因此 88593 1231594 :藉由上述的央層結構可致動高速重新寫入操作，提 #性，且狻得足夠的儲存裝置保持時間。 。 上述條件之電荷保持部分最好建構為使第-絕緣體 為见切膜、且第二與第三絕緣體為氧切膜。因存在若 干用=截㈣相層級，氮切膜可獲得較大的滞後特性 。冋樣’最好為氧切膜與氮切膜，因其為⑶過程常用 《材料。進-步’做為第—絕緣體，F余了氮切以外，亦 可使用的材料有氧化給、氧化鈕與氧化乾。做為第二與第 二絕緣體’除了氧切以外，亦可使用的材料有氧化鋁。 應明白，第二與第三絕緣體可為不同材料，亦可為相同的 材料。 該電荷保持部分在閘極電極的兩侧形成，且置放於半導 體基板之上(井區域、主體區域、或源極/汲極區域或擴散層 區域）。 十電荷保持部分中的電荷保持膜直接或透過絕緣膜在問極 電極兩侧形成，且直接或透過閘極絕緣膜或絕緣膜置放在 半導體基极（井區域、主體區域、或源極/汲極區域、或擴散 層區域）上。在閘極電極兩側形成的電荷保持膜最好能直接 或透過絕緣膜覆蓋閘極電極整個或部分的側面。在閘極電 極在較低邊緣側有凹槽部分的應用中，可形成直接或透過 絕緣膜充滿整個或部分凹槽之電荷保持膜。 違閘極電極最妤僅形成於電荷保持部分的侧面（僅面對 電荷保持部分的側面），則閘極電極不會覆蓋電荷保持部分 的較向邵分。在該配置中，可以靠近閘極電極置放一接點 88593 -45 - 1231594 插塞’其有利於小型化該記憶體裝置。同樣，易於製造-此 種簡單置放之記憶體裝置，提高了產量。 該等源極/汲極區域置放在與閘極電極相對的電荷保持 部分一側，做為具有與半導體基板或井區域相反之導電率 類型之擴散層區域。在源極/ ί及極區域與半導體芙板或井區 域接合的部分，雜質濃度最好較高。因為較高的雜質濃度 能夠以較低的電壓，有效的產生熱電子或熱電洞，使其= 較低電壓致動高速操作。 源極/汲極的接面深度並無特定限制，故必要時可根據欲 製造I半導體儲存裝置之性能等調整。應明白，若使用S⑴ 基板做為半導體基板，源極/汲極區域的接面厚度可小於源 極半導體層的膜厚度，但該接面深度最好與表面半導體層 的膜厚度相等。 可置放源極/汲極區域，使其與閘極電極之邊緣重疊（部分 重@ )，或置放使其從閘極電極之邊緣偏移（無重疊置放）。 特定言之，源極/汲極區域最好相對於閘極電極之邊緣偏移 。因為在此情形下，當向閘極電極施加電壓時，電荷保持 月吴下万的偏移區域倒轉的容易度因儲存在電荷保持部分那 的私何I而大幅變化，藉此提高記憶效應並降低短通道效 應。 二而應明白，偏移太大將極大的降低源極與汲極間的 電流。因此，最好的偏移量為，從閘極電極的一個邊緣至 靠近的源極或汲極區域在閘極縱向上的距離，短於平行於 問極縱向之電荷保持膜的厚度。尤其重要的是，在電荷保 88593 -46- 1231594 持部刀中，至少有邵分的電荷儲存區域與作為擴散層區-域 的部分源極/汲極區域重叠。這是因為，組成本發明之半導 體儲存裝置之記憶體裝置的本質在於以穿過電荷保持部分 的電場，藉由僅在記憶體功能部分之側壁部分存在的閘極 電極與源極/汲極區域間的電壓差異來重新寫入記憶體。 部分源極/汲極區域可延伸至高於通道區域之表面的位 且，即，閘極絕緣膜的較低表面。在此情形下，導電膜適 於置於源極/汲極區域上，形成於與源極/汲極整合之半導體 基板上。導電膜的範例包括如多晶矽與非晶矽之半導體、 矽化物以及上述金屬，及如高熔點金屬。其中，最好為多 晶矽。因為多晶矽較之半導體基板有極大的雜質擴散速度 ，很客易讓半導體基板内源極/汲極區域的接面深度變淺， 且易於控制短通道效應。在此情形下，源極々極區域最好 JL放為，至少有邵分電荷保持膜夹在部分源極/汲極區域與 閘極電極之間。 U冓的具體範例為，如圖24所示，部分的源極以及極區 域在同万；逋道區域表面的位置形成。由，例如，多晶矽、 非阳矽或類似物質組成的導電侧壁52形成於電荷保持部分 10A、10B之側上。源極/汲極區域的形成係藉由向導電側壁 52中/王入雜質，並實行熱處理以使雜質在其中擴散。此時 /硪貝亦擴散主半導體基板！丨的内部（區域57、58)。在此情 形下，源極區域（或汲極區域）由側壁52與該區域”（或Μ) 所組成。因此，部分源極/汲極區域係位於較之通道區域之 表面為高的位置處。參考數字51指示一裝置隔離區域。 88593 -47- 1231594 藉由以上構造，因與源極/汲極區域僅包括區域57、58妁 Μ形相比，源極/汲極區域的厚度增大，故可降低源極/汲極 勺弘阻因此，圮憶體裝置能夠執行高速讀取操作。進一 步，在導電侧壁52由多晶矽或非晶矽組成的情形下，熱處 壤期間多晶$或非晶#中雜質的擴散速度極大的超過半導 體基板11中的速度，故很容易製造很薄的區域57、％的厚 度。即，有利於使源極/汲極區域的接面變淺。因此，有利 於記憶體裝置的小型化。 本發明之半導體儲存裝置使用形成於閘極絕緣膜上的單 -閘極電極、源極區域、汲極區域、以及半導體基板作為 四個端子，其藉由向四個端子之—施加規定電位執行窝入 (私式化）、抹除與讀取操作。操作的原理與操作電壓的範例 如上所述。 當本發明之半導體儲存裝置以陣列置放，組成一記憶體 單兀陣列# ’單一控制閘極能夠控制每一記憶骨豊▼元，使 其能夠降低字元線的數目。 本發明之半導體儲存裝置藉由正常的半導體製造程序米 成，例如，以在閘極電極的每一侧上形成多 /喝踣構又側壁 間隔物相似之方法製造。更明確地說，此 、、/ 7 ’左在閘極電極 形成之後，形成由絕緣膜（第二絕緣體）、電荷儲存膜（第 絕緣體）、與絕緣膜（第二絕緣體）組成之多層，然後在滴去 條件下往回蝕刻，使得多層膜為側壁間隔物狀。此外田 據所需電荷保持部分之結構，可適當選擇形 士 成側壁之條件 與沈積。 88593 -48 - 1231594 ^ 之半4體儲'存裝置適應於電池驅動的可攜式雷_子 :備，尤其適用於可攜式資訊終端機。可攜式電子設備的 乾例包括可攜式資訊終端機、蜂巢電話、遊戲裝置及類似 應明白，本發明不必限於上述之具體實施例，可在所附 2專利範圍之範脅内加以改動。同樣，藉由恰當組合所 揭露之具體實施例之技術特徵所獲之修正亦包括在所附申 請專利範圍之範疇之内。 【圖式簡單說明】 Μ圖1為根據本發明之具體實施例1之半導體儲存裝置的 範例中見質邯分的示意性斷面圖； 圖2為圖1之部分之放大視圖； ° 4很據本發明之具體實 正範例中只質邯分的示意性斷面圖； 一 ^為,據本發明之具體實施例i之半導體儲存裝置的 C正範例中貫質邵分的示意性斷面圖； 圖5用於說明向第二電荷保持部分窝人之方法； 圖6用於說明向第—電荷保持部分寫人之方法； 圖7用於說明在半導體搜户淋班 &二、 ，^渚存农且中，閘極絕緣膜與電荷> 持邰为之間的位置關係； 閘極絕緣膜與電荷保 圖8用於說明在半導體儲存裝置中 持部分之間的位置關係； 的基本結構之實質 圖9為顯示本發明之半導體儲存裝置 邵分的示意性斷面圖； 88593 -49 - 1231594 圖1 0為圖9的部分之放大視圖； - 圖1 1為根據本發明之具體實施例2之半導體儲存裝置之 實質部分的示意性斷面圖； 圖12為圖11的部分放大圖； 圖1 3為圖11中修正部分的放大圖； 圖14為顯示一半導體儲存裝置之電子特性的曲線圖，除 了電荷保持部分的底部表面位於與閘極絕緣膜與半導體基 板之間的介面相同之位準以外，其結構與圖11與1 2中的半 導體儲存裝置相同； 圖1 5為根據本發明之具體實施例2之修正範例之實質部 分的示意性斷面圖； 圖16為根據本發明之具體實施例3之半導體儲存裝置之 實質部分的示意性斷面圖； 圖17為根據本發明之具體實施例4之半導體儲存裝置之 實質部分的示意性斷面圖； 圖1 8為根據本發明之具體實施例5之半導體儲存裝置之 實質部分的示意性斷面圖； 圖1 9為根據本發明之具體實施例6之半導體儲存裝置之 實質部分的示意性斷面圖； 圖20為根據本發明之具體實施例7之半導體儲存裝置之 實質部分的示意性斷面圖； 圖2 1為根據本發明之具體實施例8之半導體儲存裝置之 實質部分的示意性斷面圖； 圖22為顯示一半導體儲存裝置之電子特性之曲線圖，除 88593 50 1231594 了電荷保持部分的底部表面位 板之間的介面相同之位準以外 儲存裝置相同； 於與閘極絕緣膜與半導體-其 ，其結構與圖2 1中的半導體 圖23為顯示傳統快閃記憶體之電子特性之曲線圖； 圖24為本發明之半導體儲存裝置之另—具體實施例之會 質邵分的示意性斷面圖；以及 男 圖25為傳統半導體儲存裝置之實質部分的示意性斷面 【圖式代表符號說明】 10A、10B 電何保持部分 11 半導體基板 12 閘極絕緣膜 13 閘極電極 14 氧化矽膜 15 氮化矽膜 17 第一擴散層區域 18 第二擴散層區域 20A、20B 電荷保持部分 21 ^ 23 氧化矽膜 22 氮化矽膜 31 反轉層 42 偏移區域 . 51 裝置隔離區域 52 導電側壁 71 絕緣層 88593 -51 - 1231594 72 半導體層 111 半導體基板 112、 113 擴散層區域 114 閘極絕緣膜 117 閘極電極 141、 143 、 144 氧化矽膜 142 氮化矽膜 161、 162 電荷保持部分 171 偏移區域 183、 184 電力線 188 埋入式氧化膜 189 SOI層 191、 192 P型高密度區域 88593 -52 -

Claims (1)

1231594 拾、申請專利範圍： - 1. 一種半導體儲存裝置，其包括： • 一第一導電率類型之半導體部分（11、111、Ilia、72 、：189)，由一半導體基板（11、nl、illa)、一半導體基 板内提供的一井區域以及置放於一絕緣體（7 1、188)之 上的一半導體膜（72、189)之任何一個所組成； 在該第一導電率類型之半導體部分之上形成的一閘 極絕緣膜（12、114、114 a); 在該閘極絕緣膜上形成的一閘極電極（1 3、11 7、 117a)； 在該閘極電極之相對側形成的電荷保持部分（丨〇 A、 10B ; 20A、20B ; 161、162 ; 162a); 在該第一導電率類型之半導體部分與該等個別電荷 v 保持部分對應的區域中形成，的第二導電率類型之擴散 層區域（17、18 ; 57、58 ; 112、1.13 ; 113a);及 在該閘極電極之下的一通道區域（3丨）；其中 每一孩等電荷保持部分（10A、10B ; 20A、20B ; 161 、162 ’ 162a)皆構造成當向該閘極電極（13、117、117a) 施加寬壓時’根據該等電荷保持部分内保持的一電 荷里’改變經該通道區域從該等第二導電率類型之擴 散層區域 < 一流向另一該等擴散層區域之一電流量；及 每一電荷保持部分（1〇A、10B ; 2〇a、20B ; 161、162 ’ 162a)< 一部分存在於該閘極絕緣膜（12、1 14、114a) 與該逋道區域（31)之一介面之下。. 8859 1231594 如申請專利範圍第1項之半 尸夺岐儲存裝置，其中 在該閘極絕緣膜與該通 二、 、， 品或間的介面，與近似平并 万；通；| IB7並包括每一電荷保括、 兒何保持邵分之一底部的— 間的距離（D)為2 nm至15 nm。 啤 如:請專利範圍第1J頁之半導體儲存裝置，其中 母一该等電荷保持部分包括· 具有保持電荷功能的一第'絕緣體〇5、22、⑷ 、142a、142b);及 〜 藉由使該第-絕緣體與該閉極電極、該通道區域 以及該相對應的擴散層區域分離，從而具有避免保 持在該第-絕緣體内的電荷耗散之功能的一第二p 緣體（14、21、141、I41a、14 句。 巴 4. 如申請專利範圍第3項之半導體儲存裝置，立中 該第一絕緣體為氮切，且該第二絕緣體為氧化I 如申請專利範圍第丨項之半導體儲存裝置，其中 每-該等電荷保持部分包括具有儲存電荷功能之— 第一絕緣體（15、22、142、14：>a a 142b)，與具有避多 保持在該卜絕緣體内的電荷耗散之功能的第二匕 三絕緣體⑺、23;141，143;14ia、i43a;i44)i 孩第-絕緣體插人該第二絕緣體與該第三絕緣體之間。 如申請專利範圍第5項之半導體儲存裝置，其巾 該第一絕緣體為氮化矽，且該也 為氧切。 與弟三絕緣體 如申請專利範圍第5項之半導體儲存裝置，其中 1231594 孩第一絕緣體以使該第一絕緣體與該閘極電極一今 通遺區域、以及該相對應擴散層區域分離之方式提供， 且 > 在该m迢區域上的該第二絕緣體的厚度（τι )較該 極絕緣膜的厚度（τ2)為薄，但大於等於〇 8nm。 μ甲 8. 如申印專利範圍第5項之半導體儲存裝置，其中 d第一纟巴緣體以使該第一絕緣體與該閘極電極、嗦 通道區域、以及該擴散層區域分離之方式形成，且兩 在該通道區域上的該第二絕緣體的厚度(τι) 極絕緣膜的厚度（Τ2)為厚，但不大於2〇腿。 9. 如申請專利範圍第5項之半導體儲存裝置，其中 該罘-絕緣體包括與該閘極絕緣膜的一頂部表面、, 、― 對的^刀，且琢第二絕緣體置放於复 間，孩第一絕緣體之該部分沿該平面延伸。 ’、 1〇.如申請專利範圍第9項之半導體儲存裝置，其中 該第-絕緣體包括與該閘極電極之一側面相〜 部分’且該第二絕緣體置放於其間，該第—絕緣體：二 部分沿該側面延伸。 β u.如申請專利範圍第1項之半導體儲存裝置，其中 該等電荷保持部分係以一通道長度方向配 每一電荷保持部分之至少一部八班 于 唐區域之上。 於則目對應的擴散 12.如申請專利範圍第1項之半導體儲存裝置，其中 設定該等擴散層區域之間的1離（B)大^—通道長 88593 1231594 度方向上一閘極電極的長度（A)，且 · 該等電荷保持部分係以該通道長度方向配置，使得 每一電荷保持部分中僅有部分置於該相對應的擴散層 區域之—L。 88593