JP2002170891A - デュアルビット多準位バリスティックmonosメモリの製造、プログラミング、および動作のプロセス - Google Patents
デュアルビット多準位バリスティックmonosメモリの製造、プログラミング、および動作のプロセスInfo
- Publication number
- JP2002170891A JP2002170891A JP2000354722A JP2000354722A JP2002170891A JP 2002170891 A JP2002170891 A JP 2002170891A JP 2000354722 A JP2000354722 A JP 2000354722A JP 2000354722 A JP2000354722 A JP 2000354722A JP 2002170891 A JP2002170891 A JP 2002170891A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- nitride
- word
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 129
- 230000015654 memory Effects 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 title claims description 39
- 230000008569 process Effects 0.000 title abstract description 42
- 230000009977 dual effect Effects 0.000 title abstract description 9
- 201000006747 infectious mononucleosis Diseases 0.000 title 1
- 150000004767 nitrides Chemical class 0.000 claims abstract description 184
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 102
- 229920005591 polysilicon Polymers 0.000 claims description 102
- 238000009792 diffusion process Methods 0.000 claims description 87
- 125000006850 spacer group Chemical group 0.000 claims description 71
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 61
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 35
- 238000002347 injection Methods 0.000 claims description 31
- 239000007924 injection Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000011049 filling Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 7
- 230000005055 memory storage Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 38
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims 5
- 238000000059 patterning Methods 0.000 claims 3
- 238000005121 nitriding Methods 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000003860 storage Methods 0.000 abstract description 36
- 230000010354 integration Effects 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 101
- 238000005229 chemical vapour deposition Methods 0.000 description 24
- 238000007667 floating Methods 0.000 description 23
- 238000001020 plasma etching Methods 0.000 description 10
- 230000005641 tunneling Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- IYKLQEMQEGWXOQ-UHFFFAOYSA-N 3-(7-amino-4-chloro-1-oxoisochromen-3-yl)oxypropyl carbamimidothioate Chemical compound NC1=CC=C2C(Cl)=C(OCCCSC(=N)N)OC(=O)C2=C1 IYKLQEMQEGWXOQ-UHFFFAOYSA-N 0.000 description 1
- -1 Arsenic ions Chemical class 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Abstract
ャネル、超高集積度、デュアルビット多準位のフラッシ
ュメモリを提供する。 【解決手段】セル構造は、(i)ワードゲートの両サイ
ド上の酸化膜−窒化膜−酸化膜(ONO)の積層膜上に
サイドウォール制御ゲートを配設すること、および(i
i)自己整合によって制御ゲートおよびビット不純膜を
形成し、高集積のために隣接するメモリセル間の制御ゲ
ートおよびビット不純膜を共有することによって実現さ
れる。本プロセスで用いられる主要素は、1)ステップ
構造を有するか、または無しで、超短チャネルおよびサ
イドウォール制御ゲートを製造するための、除去可能な
サイドウォールの製造プロセス、および2)蓄積窒化膜
および不純物膜上の制御ゲートの自己整合による形成で
ある。
Description
ポリシリコン−酸化膜−窒化膜−酸化シリコン膜(MO
NOS)メモリアレイの製造方法および高集積MONO
Sメモリアレイに関する。
MONOSという2つの様式がある。従来の浮遊ゲート
構造では、F−Nトンネリングあるいはソースサイド注
入のどちらかによって、浮遊ゲート上に電子が格納され
る。従来のMONOSデバイスでは通常、メモリワード
ゲート下の酸化膜・窒化膜・酸化膜(ONO)層内の直
接トンネリングによって電子を格納する。電子はONO
積層膜の窒化膜に捕獲される。MONOSトランジスタ
は、浮遊ゲートデバイスよりも1つ少ないポリシリコン
膜しか必要としないので、プロセスが簡略化され、より
一層密なアレイを得ることができる。
般的には、その中のONO積層膜がワードゲートの下に
堆積されるプレーナーデバイスである。プログラム動作
用の直接トンネリングを利用するためには、ONO膜の
底部酸化膜の厚さは3.6nmより薄くなければならな
い。しかしながら1998年に、クォ−タン チャン
(Kuo-Tung Chang)らによる「プログラミングのために
ソースサイド注入を用いる新SONOSメモリ(A New
SONOS Memory Using Source Side Injection for Progr
amming)」(IEEE Electron Letters、1998年7
月、Vol.19,No.7)で、厚さ5.0nmの底部酸化膜、
サイドウォールポリシリコンゲート、およびソースサイ
ド注入プログラムを有するMONOS構造が初めて報告
された。当該構造では、図1に示されるように、典型的
なサイドウォールプロセスによって、ワードゲートの一
方上にサイドウォールスペーサ20が形成されて、従来
のMONOSメモリセルに関するワードゲート下の代わ
りに、サイドウォールゲート下にONO積層膜22があ
る。SONOSサイドウォール制御ゲート下のチャネル
長は100nmより大きいので、プログラム機構は、よ
り厚い底部酸化膜にもかかわらず、電子トンネリングよ
りも高速で低い電圧を必要とするようなソースサイド注
入である。ソースサイド注入の間、サイドウォールゲー
トと選択/ワードゲートとの間隙にチャネル電位が形成
される。チャネル電子30は、前記間隙内で加速され
て、ONO膜内に注入するのに充分な熱電子になる。し
たがって、クォ−タン チャンのSONOSメモリは、
従来の直接トンネリングMONOSセルよりもすぐれた
プログラム性能を達成することができる。
ゲート構造およびソースサイド注入プログラムの点でM
ONOSメモリの内で独特だけれども、その構造および
プログラムの主要部分は、従来のスプリットゲート浮遊
ゲートデバイス用のそれらと類似である。どちらのセル
様式も、ワードゲートとサイドウォールスペーサゲート
とを並べて有する。サイドウォールゲートの利用と電子
蓄積領域の構造に、非常に大きな違いがある。スプリッ
トゲート浮遊ゲートセルでは、サイドウォールスペーサ
は、その上に電子が格納されるような浮遊ゲートであ
る。ワードゲート、拡散領域、および浮遊ゲート間を接
続する電気容量によって浮遊ゲート電圧が決定される。
SONOSセルでは、制御ゲートと呼ばれるサイドウォ
ールスペーサ下の窒化物領域内に電子が格納される。窒
化物領域の電圧は、前記サイドウォールゲート電圧によ
って直接的に制御される。
発明者の米国特許出願第09/313,302号で、よ
り高速なプログラム、およびより高い集積度を有する浮
遊ゲートメモリセルが紹介された。図3Aは前記高速プ
ログラム、デュアルビット、高集積度のメモリセルの配
列図であり、図3Bはその配置断面図である。このメモ
リ構造では、2つのサイドウォール浮遊ゲートを1つの
ワードゲートに組み合わせること(例えば、浮遊ゲート
312、313とワードゲート341)、および互換性
のあるソースドレイン拡散領域(321、322)をセ
ル間に共有することによって高集積度が実現される。す
なわち、1つのメモリセルは2つの電子記憶領域を有す
る。追加したポリシリコン線の「制御ゲート」は、拡散
領域に対して平行に、かつワードゲートに対して直角に
進む。制御ゲート(331、332)は浮遊ゲートに結
合されて、一対の浮遊ゲートから個別に1つの浮遊ゲー
トを選択するように異なる制御方向を提供する。さら
に、このメモリはバリスティック注入による高速プログ
ラミングによって特徴づけられる。同じデバイス構造を
用いて、サイドウォールゲートチャネルが適当な不純物
断面(profile)を含み、40nmより短くされる場合
には、注入機構が、ソースサイド注入から、バリスティ
ック注入と呼ばれるような新しく、極めて一層有効な注
入機構に変化する。エス.オグラ(S.Ogura)による、
1998年発行のIEDM、987頁の「EEPROM
/フラッシュのためのバリスティック直接注入を有する
ステップ・スプリット・ゲートセル」(Step Split Gat
e Cell with Ballistic Direction Injection for EEPR
OM/Flash)で、バリスティック注入機構が証明された。
図2Aでは、浮遊ゲートメモリセルの、バリスティック
注入(線25)および従来のソースサイド注入(線2
7)の結果が比較される。それらの構造は非常に似てい
るけれども、制御ゲートが100nmの場合、注入機構
はソースサイド注入である。しかしながら、図2Bに示
されるように、バリスティック注入(線35)用に必要
な短いチャネル長を満たすように、チャネル長が40n
mにまで低減されると、プログラム速度が、同じバイア
ス条件下で3倍になるか、またはソースサイド注入(線
37)用に必要な浮遊ゲート電圧の半分で加速される。
Sメモリ構造のサイドウォールチャネル長は200nm
であり、したがってプログラム機構はソースサイド注入
である。すなわち、短いチャネル長と注入機構との間に
は重大な相関関係が存在する。
ゲート・サイドウォールプロセスによって、高速低電圧
バリスティックプログラム、超短チャネル、超高集積
度、デュアルビット多準位のフラッシュメモリが達成さ
れる。3〜5Vの低いプログラム電圧で高い電子注入効
果および極めて高速なプログラムを提供するようなバリ
スティック注入(エス.オグラ:S. Ogura)を伴なう、
40nmより短い超短制御ゲートチャネルを有するツイ
ンMONOSセル構造によって、本発明の構造および動
作が実現可能である。セル構造は、(i)ワードゲート
の両サイド上の酸化膜−窒化膜−酸化膜(ONO)の積
層膜上にサイドウォール制御ゲートを配設すること、お
よび(ii)自己整合によって制御ゲートおよびビット
拡散領域を形成し、高集積度用メモリセル間で制御ゲー
トおよびビット拡散領域を共有することによって実現さ
れる。本プロセスに用いられる主要素は、 (i)超短チャネルを製造するための除去可能なサイド
ウォールプロセスおよび段差付きあるいは無しのサイド
ウォール制御ゲート (ii)蓄積窒化膜上の制御ゲートと自己整合された拡
散領域、および制御ゲートと同じ方向に延設されたビッ
ト線拡散領域である。
積度、デュアルビット、多準位のMONOS NVRA
Mの特徴は、 1.制御ゲート下のONO膜内の窒化物領域内の電子メ
モリ 2.セル毎に2つの窒化膜メモリ要素がある高集積デュ
アルビットセル 3.高集積デュアルビットセルが各窒化物領域内に多準
位を記憶できること 4.ワードゲートおよび制御ゲートによって制御される
低電流プログラム 5.制御可能な超短チャネルMONOSを利用するバリ
スティック注入による高速、低電圧プログラム 6.選択されていない隣接の窒化物領域およびメモリセ
ルのメモリ蓄積状態の影響をマスキングアウトする間
に、多準位をプログラムし、かつ読み出すためのサイド
ウォール制御ポリゲートを含む。
次のような配列で整列される。各メモリセルは1つのワ
ードゲート用の2つの窒化物領域、および2分の1のソ
ース拡散領域、2分の1のビット拡散領域を含む。制御
ゲートは、離して区切られるか、または同じ拡散領域上
で共有される。拡散領域はセル間で共有されて、サイド
ウォール制御ゲートに対して平行に、かつワード線に対
して垂直に延設される。
Bに示される。読み出し中は次の条件が満たされなけれ
ばならない。選択されたメモリセル内の選択されない制
御ゲートの電圧は、制御の閾値電圧とソース電圧との和
より大きくなければならない。一対の制御ゲート内のワ
ード選択ゲートは、ワードゲートの閾値電圧と0.5V
付近のオーバーライド増加分(override delta)とソー
ス電圧との和(Vt-wl+Voverdrive+Vs)まで高めら
れる。関連する制御ゲートを0Vまで低減することによ
って、選択されないMONOSセルが無効にされるであ
ろう。プログラム条件は、ワード線電圧が、その閾値
と、低電流プログラムのためのオーバードライブ電圧増
加分との和より大きいこと、選択された一対の制御ゲー
トのいずれもがVt-high(多準位閾値の範囲内での最高
閾値電圧)とオーバーライド増加分との和より大きいこ
と、および同一ワード線電圧を共有する隣接メモリセル
が制御ゲートのみを調整されることによって無効とされ
ることである。
って、2つの窒化膜メモリ要素および2分割された制御
ゲートを有するバリスティックツインMONOSメモリ
セルのための製造方法が提供される。その方法は、フラ
ットチャネルを有するデバイス、および/あるいはMO
NOSセル内の窒化膜の下にステップチャネルを有する
デバイスに適用できる。
手順は、従来のCMOS手法のそれと同じなので示され
ない。ポリシリコンワードゲートもまた、図4Aに示さ
れるような従来のCMOSプロセスによって形成され
る。ワードゲートを形成するために、メモリゲート酸化
シリコン膜221が、約5〜10ナノメートルの間の厚
さに形成される。それから、ゲート材料用に、化学気相
成長法(CVD)によって、約150〜250nmの厚
さのポリシリコン245が堆積される。化学的機械研磨
(chemical mechanical polishing:CMP)に対する
エッチングストッパとして後に使用される窒化膜232
が、CVDよって約50〜100nmの厚さに堆積され
る。標準的なCMOSプロセスでメモリワードゲートを
形成する。すなわち、フォトレジストプロセス、露光お
よび現像を伴うマスキングプロセス、および反応イオン
エッチング(RIE)による窒化膜232およびポリシ
リコン245への水平エッチングが実現される。ホウ素
202が追加的に、浮遊ゲート下のVTを調整するため
に、1平方センチメートルあたり3E12〜3E13の
ドーズ量で、かつ低エネルギ(約10KeVエネルギよ
り低い)で注入される。ワードゲートを形成するために
用いられたフォトレジストの除去後に、ワードゲートは
図4Aに示されるようになる。
ポリシリコンの表面に、約5〜10nmの薄い酸化シリ
コン膜234が熱的に成長されるか、または二酸化シリ
コンおよび/あるいは窒化シリコンフィルムが共通のC
VD法によって堆積される。それから、制御可能な短チ
ャネルを限定し、高い電子注入効果による高速プログラ
ミングを提供する除去可能なサイドウォールの製造プロ
セスが実行される。典型的には30〜50nmの厚さを
有する1つの薄いポリシリコン膜が堆積される。さら
に、図4Bに示されるように、ワードゲート245の両
サイド上に除去可能なサイドウォールスペーサ242を
形成するような、垂直または異方性のポリシリコンエッ
チングが施される。ヒ素などのNドーパント203の注
入が、10〜15KeVで3E13〜4E13/cm2
のイオンドーズ量で実行される。つまり、ポリシリコン
膜の厚さが制御ゲート下の有効チャネル長を決定する。
ッチングによって、除去可能なサイドウォールスペーサ
242が徐々に除去される。この段階での典型的なエッ
チング環境は、HBr/Cl2/O2である。次に、(例
えば水酸化アンモニウム水で)緩衝されたフッ化水素酸
(BHF)、気相HF、あるいはCF2/O2のような反
応イオンエッチングによって、底部酸化シリコン膜22
1が徐々に食刻(etching out)される。酸化膜(O)
−窒化膜(N)−酸化膜(O)の積層膜230が形成さ
れる。膜230は、簡略にするために3層では示されな
い。底部酸化膜は熱成長され、その厚さは直接トンネリ
ングの限界値(3.6nm)より僅かに厚い3.6〜5
nmであり、CVDによって堆積された窒化シリコン膜
は約2〜5nmであり、さらに頂部酸化膜はCVD堆積
法によって堆積されて、それは約4〜8nmである。頂
部酸化膜の品質を高めるために、熱酸化を加えることが
できる。また底部酸化膜の信頼性を高めるために、窒化
膜の堆積の前にN2O環境内での短時間の窒化を加える
こともできる。
シリコン薄膜および60〜100nmのタングステンシ
リサイドがCVDにより堆積される。ポリシリコンおよ
びタングステンシリサイドの積層膜は制御サイドウォー
ルスペーサゲートになる。図4Cに示されるように、サ
イドウォール制御ゲート240を形成するために、垂
直、異方向性反応エッチングが実行される。酸化膜−窒
化膜−酸化膜の積層膜も貫通してエッチングされて、サ
イドウォール制御ゲート下のみに、このONO膜230
が残る。
窒化膜の薄いCVD膜233が堆積される。図4Cに示
されるように、n+注入領域204のためのリンおよび
/あるいはヒ素が、3E14〜5E15イオン/cm2
のドーズ量で注入される。合計の厚さは90〜150n
mであり、それは有効な制御ゲートチャネル長とn+注
入領域の外部拡散領域の和に等しい。
ゲート240は、ポリシリコンとタングステンシリサイ
ドの積層膜ではなく、単純に、リンあるいはヒ素添加ポ
リシリコン膜であってよい。制御ゲートをシリサイド化
して低抵抗化するのであれば、図4Dに示されるよう
に、n+注入領域の形成、および厚さ約10nmの酸化
シリコン膜あるいは窒化膜の薄いCVD膜233の堆積
の後に、ゲート240上にサイドウォール酸化膜スペー
サ233を形成するために垂直反応イオンエッチングが
実行される。典型的なシリサイド化では、プラズマスパ
ッタ法(sputtering)によって約10nmのコバルトあ
るいはチタンが堆積され、約650℃で高速熱焼きなま
し(アニール)が実行される。ゲート240および拡散
領域204の頂部上のシリサイド層241の構成が図4
Dに示される。図4Dにはシリサイド層241が図示さ
れるが、それは必須ではない。動作、読み出し、プログ
ラム、および消去の全モードのパフォーマンスを向上す
るために、制御ゲート線あるいは拡散領域線のRC時定
数を低減することは一つの選択である。
膜235がCVDによって堆積される。次に、間隙を埋
めるためにCVD酸化シリコン膜あるいはBSGの膜2
47が堆積される。間隙充填材はCMPによって磨かれ
て窒化膜232になる。
イドウォールゲートのRC時定数あるいは必要に応じて
はビット拡散領域を低減するために用いることができる
ような、ポリシリコンあるいはタングステンなどの導電
性材料であることができる。導電膜がCMPによって磨
かれて窒化膜232になる時に、導電膜は垂直反応イオ
ンエッチングによって数百ナノメートル(50nm)へ
こまされる。次に、CVDにより二酸化シリコン膜(約
50nm)が堆積されて、図4Eの236によって示さ
れるようにCMPが実行される。
て、あるいは乾式の化学的エッチングによって選択的に
エッチングされる。150〜200nmの厚さのポリシ
リコン膜がCVDによって堆積される。当該ポリシリコ
ン膜248および下層のポリシリコンワードゲート24
5が、通常のフォトレジストおよびRIEプロセスによ
って限定される。この時点の構造が図4Fに示される。
よって、ポリシリコン膜248がワード線ワイヤとして
機能する。最終的なメモリセルがこの時点で完成され
る。シート抵抗を低減するために、当該ワードポリシリ
コン膜はチタンあるいはコバルトでシリサイド化され得
る。メモリセルの典型的な平面図が図4Gに示される。
浅溝分離領域が図4Gに領域209で示される。
(30〜50nm)を有するプレーナーチャネル浮遊ゲ
ートの製造を説明する。少しのプロセス段階を変更およ
び追加することによって、プレーナー構造と同じ集積配
列を用いて、より効果的なバリスティック注入を伴なう
ステップスプリット構造が構成され得る。本発明の、こ
の第2の実施例は図5B、5C、および5Fを参照して
詳述される。
ングすることによって除去可能なサイドウォールスペー
サ242を形成した後に、図4Bに対応するように、酸
化シリコン膜221が垂直にエッチングされる。ステッ
プスプリットメモリセルを形成するためのプロセス変更
は、エッチングをシリコン基板内におよそ20〜50n
mの深さまで続けることから始まる。次に、図5Bに示
されるようにポリサイドウォールをマスクとして用い
て、10〜15KeVのエネルギでドーズ量が3E13
〜4E13/cm2であるようなN領域203を形成す
るために、段差部の底部にヒ素が僅かに埋め込まれる。
次に、除去可能なN+添加ポリシリコンスペーサが、湿
式エッチング(HNO3/HF/Acitic酸、ある
いはH3PO 4またはNH4OH)か乾式プラズマエッチ
ングのどちらかによって、ドープされたバルクN-領域
まで選択的に除去される。この除去可能なスペーサエッ
チング中のバルクエッチングは、段差状エッチングの一
部として含まれ得る。除去可能なポリシリコンスペーサ
下に残されたゲート酸化膜221を徐々に食刻した後
に、シリコン表面が一掃される。シリコン内への総段差
は約20〜50nmでなければならない。段差部の角が
尖っている場合には、約60秒間の約1000〜110
0℃での高速熱焼きなまし(RTA)による角の丸めが
選択的に加えられるか、あるいは900℃、200〜3
00mトール圧での水素焼きなましが実行され得る。こ
れらの変更または追加の後に、製造工程は前述の手順に
戻る。
酸化膜の積層膜が形成される。膜230は簡明にするた
めに3層では示されない。底部酸化膜は熱酸化により形
成され、その厚さは直接トンネリングの限界(3.6n
m)よりも僅かに厚い3.6〜5nmである。CVDに
よって堆積された窒化シリコン膜は約2〜5nmであ
る。さらに頂部酸化膜がCVDによって堆積されて、そ
れは約4〜8nmである。頂部酸化膜の品質を高めるた
めに熱酸化を加えることができる。また底部酸化膜の信
頼性を高めるために、窒化膜を堆積する前に酸化窒素環
境内での短時間の窒化を加えることもできる。
コン膜が90〜180nmの厚さで堆積されて、図5C
に示されるように、サイドウォールゲート240を形成
するために、垂直あるいは異方性のエッチングが実行さ
れる。プレーナースプリットデバイス用に与えられた製
造工程を続けることによって、図5Fに示されるよう
に、ステップスプリットデバイスを製造できる。当該サ
イドウォールポリシリコンゲートは、シリサイド化され
るか、または平坦チャネルMONOSツインセルの第1
の実施例で実現されるような耐熱性シリサイドによって
置き換えることができる。
用の前述の製造工程においては、除去可能なサイドウォ
ールスペーサ242は、ポリシリコンの代わりに、プラ
ズマ窒化膜、酸化膜またはホウ素リンガラス(BPS
G)でも良い。なぜならば、熱酸化シリコン膜に対す
る、H3PO4酸または希釈HF内でのエッチング割合は
非常に高い(例えば少なくとも10−100倍)からで
ある。
よび6Fを参照して述べられる。本発明の第3の実施例
では、2つのサイドウォールスペーサの代わりに単一の
大きなスペーサを用いることによって制御可能性が喪失
され、その結果、僅かにプログラム速度が遅くなるもの
の、第1の実施例のプレーナーツインMONOSメモリ
セルの製造工程が簡略化される。通常のCMOSプロセ
スからの変更がワードゲートポリシリコン245の堆積
の前から始まる。図6Aの酸化膜−窒化膜−酸化膜(O
NO)の積層膜230が形成される。膜230はここで
も簡略化のために3層では示されない。底部酸化シリコ
ン膜は約3.6〜5nmの厚さで熱酸化により形成され
るのが好ましく、CVDによって堆積された窒化シリコ
ン膜は約2〜5nmであり、頂部の酸化膜はCVDによ
って堆積されて、約5〜8nmの厚さである。ポリシリ
コンおよび除去可能なサイドウォールスペーサが連続し
てエッチングされないように、頂部のCVD酸化膜は第
1および第2のプロセス実施例に較べて僅かに厚い。次
に、CVDによってゲート材料用のポリシリコン245
が堆積され、引き続きCVD窒化シリコン膜232が約
50〜100nmの厚さに堆積される。
に、フォトレジスト膜が形成され、露光および現像を伴
なうマスキングプロセスが実行される。次いで、下層の
積層膜230内の頂部の酸化シリコン膜をエッチングス
トッパとして、反応イオンエッチング(RIE)によっ
てポリシリコン膜が垂直にエッチングされる。次に、図
6Aに示されるように、ホウ素202が低エネルギ(1
0KeVより低い)、かつ5E12〜2E13イオン/
cm2のドーズ量で追加的にイオン打ち込みされ、ヒ素
もまた、前記ホウ素と同じ程度の約5E12〜1.5E
13KeVで同時に浅く打ち込まれる。ヒ素の影響によ
り、チャネル閾値が非常に低いけれども、短チャネル領
域内にチャネル電位降下を生じるための不純物は多く存
在する。
コンの側面上に熱酸化で形成されるか、あるいは同様に
CVDにより堆積される。次に、典型的には約90〜1
50nmの厚さを有する除去可能なポリシリコン膜が堆
積される。さらに、図6Bの除去可能なサイドウォール
スペーサ243を形成するような、垂直あるいは異方向
性のポリシリコンエッチングが実行される。このスペー
サは第1および第2の実施例のスペーサより厚い。次
に、N+注入領域204を形成するために、酸化膜−窒
化膜の積層膜を貫通して、1E15〜5E15/cm2
のドーズ量、かつ20〜50KeVのエネルギレンジ
で、ヒ素イオンが打ち込まれる。低電力での高いバリス
ティック注入効果のために、焼きなましの温度と時間
(850〜900℃で5〜20秒)で外部拡散領域を調
整することによって、ワードゲートのエッジからN+注
入領域204のエッジまでで定義されるチャネル長が、
約30〜50nm(電子の平均自由工程の3〜4倍)に
設計される。
よって、除去可能なサイドウォールスペーサ243が徐
々に除去される。この段階での典型的なエッチング環境
はHBr/CL2/O2である。緩衝フッ化水素酸によっ
て、窒化膜上の露出された酸化シリコン膜が徐々に食刻
される。図6Cに示される積層膜ONO230内の頂部
酸化膜に代わって、CVDによって約4〜6nmの新し
い酸化シリコン膜244が堆積される。頂部酸化膜の品
質を高めるために、頂部膜が堆積された後に熱酸化が加
えられる。
ルスペーサ234の除去の前に、RIEによって酸化膜
−窒化膜の露光された頂部2層がエッチングされる。次
に、頂部酸化膜を改質するために、CVDおよび連続的
な熱酸化によって約4〜6nmの新しい酸化膜が堆積さ
れる。ウェットな二酸化環境内での約859〜900℃
で20分の前記酸化プロセス中に、図6Dに244で示
されるように、n+注入領域上の窒化膜除去領域上に約
20nmの酸化膜が追加的に形成される。この厚い酸化
膜が、制御ゲート240とビット拡散領域204との間
の接続静電容量を低減する。
32の高さの和よりもわずかに厚い、およそ300nm
のポリシリコン膜が堆積されて、エッチングストッパと
して窒化膜を用いたCMPが実行される。次に、充填さ
れたポリシリコン膜240が、垂直、異方向性反応イオ
ンエッチングによって、約50nmへこまされる。次
に、約10nmの薄いチタンあるいはコバルトが堆積さ
れてシリサイド化が実行される。シリサイド膜241は
制御ゲート抵抗を低減するためのものである。236に
よって図示されるように、CVDによる二酸化シリコン
の堆積およびCMPが再度実行される。この時点でのデ
バイスの断面が図6Cおよび6Dに示される。
チングによって、窒化膜232が選択的にエッチングさ
れる。約150〜200nmの厚さを有するポリシリコ
ン膜248がCVDによって堆積される。通常のフォト
レジストおよびRIEプロセスによって、当該ポリシリ
コン膜および下層のワードゲートポリシリコン245が
加工される。この時点での構造が図6Dに示される。
よって、ポリシリコン膜248がワード線ワイヤとして
機能する。最終的なメモリセルがこの時点で完成され
る。シート抵抗を低減するために、当該ワードポリシリ
コン膜は、チタンあるいはコバルトでシリサイド化され
る。メモリセルの典型的な平面図が図4Gに示される。
浅溝分離領域が領域209によって提供される。これら
の臨界寸法が、臨界寸法が低減されるような技術で決定
されることが理解される。
集積度を高めるために、2つの用法が組み合わされてい
た。第1の用法では、できるだけ多くのセル要素を共有
することによって、集積度が2倍より大きい。1つのワ
ード選択ゲートが2つの窒化膜蓄積領域間で共有され、
制御ゲート線と同じソース線/ビット線が接合セル間で
共有される。第2の用法では、複数の閾値が制御ゲート
下の窒化物領域に記憶され、各閾値間のマージンを適正
に保ちながら、高集積度アレイを可能にする多準位の感
知およびプログラムを実現するために、所定の電圧およ
び制御条件が開発されている。
かりでなく、制御ゲート下の窒化物領域内に記憶される
ための、Vt-hiおよびVt-lowがそれぞれ閾値電圧の最
高値および最低値であるような単一ビット/2準位記憶
用法にも適用される。メモリセルのデュアルビット性
は、単一のワードゲートに組み合わされた2つの窒化物
領域の関連およびセル間のソースおよびドレイン領域の
互換性に由来する。当該セル構造はサイドウォール堆積
プロセスによって得られ、製造および動作の概念は、ス
テップスプリット・バリスティックトランジスタおよび
/あるいはプレーナースプリットゲート・バリスティッ
クトランジスタのどちらにも適用することができる。ス
テップスプリットおよびプレーナーバリスティックトラ
ンジスタは、低いプログラミング電力、高速プログラミ
ング、および薄い酸化膜を有する。
クトランジスタアレイの断面が図7Bに示される。ワー
ドゲート340、341、および342は全て第1準位
ポリシリコン内に形成され、相互に接続されてワード線
350を形成する。ワードゲート340、341、およ
び342の両サイド上に堆積される一対のサイドウォー
ルの下にONOが形成される。各サイドウォール下のO
NO膜内の窒化膜は、電子メモリ用の事実上の領域であ
る。これらの窒化物領域は、図7Bおよび7Cの31
0、311、312、313、314、315である。
周辺復号化回路を単純にするために、プロセス実施例
3、および間隙充填材料247が導電体であるような実
施例1および2によって単一制御ゲート330、33
1、332、333を形成することにより、同じ拡散領
域を共有する2つのサイドウォール制御ゲートが結合さ
れる。1つの拡散領域を共有する2つのサイドウォール
ゲートがお互いに隔離される(間隙充填材料が絶縁材で
ある)ようなプロセス実施例1および2の場合には、メ
モリアレイのワイヤアウトサイドでこれら2つのゲート
を電気的に接続することが実現可能である。個別のサイ
ドウォールゲートを制御ゲートとしてメモリアレイを操
作することも可能だが、周辺論理回路は、高集積度メモ
リの利点を損なうような、さらなる負担となるであろ
う。
ト331を共有し、窒化物領域313および314は制
御ゲート332を共有する。メモリセル301は、ソー
ス拡散領域321およびビット拡散領域322を有し、
そのソース拡散領域とビット拡散領域との間に連続する
3つのゲート、すなわち下層に窒化物領域312を具備
する制御ゲート331、ワードゲート341、および下
層に窒化物領域313を具備する他方の制御ゲート33
2を有するように説明することができる。ワードゲート
341は単純論理オン/オフスイッチであり、制御ゲー
トは、読み出し中の選択された窒化物領域の電圧状態を
個別に出力することを可能にする。同じワードゲートを
共有する2つの窒化物蓄積領域は、本明細書において以
下「窒化物蓄積領域ペア」と表現される。単一メモリセ
ル301内では、窒化物蓄積領域ペア内の1つの窒化物
蓄積領域313が、読み出しアクセスあるいはプログラ
ム動作のために選択される。「選択された窒化物蓄積領
域」313とは、選択された窒化膜ペアのうちの選択さ
れた窒化物領域のことである。「選択されない窒化物蓄
積領域」312とは、選択された窒化物蓄積領域ペアの
うちの選択されない窒化物蓄積領域のことである。「近
位隣接窒化物蓄積領域」311および314とは、選択
されたメモリセル301に最も隣接するような選択され
ないメモリセル内の窒化膜充填ペアの窒化物蓄積領域の
ことである。「遠位の選択されない隣接窒化物蓄積領
域」310および315とは、同一の選択されない隣接
メモリセル窒化物蓄積領域ペア内の隣の選択されない隣
接窒化物蓄積領域の反対側の窒化物蓄積領域のことであ
る。さらに、選択されたメモリセルの「ソース」拡散領
域321は、選択された窒化物蓄積領域からの2つのメ
モリセル拡散領域であり、選択された窒化物蓄積領域に
最も接近した接合部は、「ビット」拡散領域322と呼
ばれる。
方の窒化物蓄積領域の働きを消去するために、制御ゲー
ト電圧が操作される。制御ゲート電圧の3つの状態、す
なわち「オーバーライド(over-ride)」、「エクスプ
レス(express)」、および「抑止(suppress)」があ
る。制御ゲート電圧状態は、ワード線電圧の合計が2.
0Vになり、「ビット」拡散領域電圧が0Vであり、か
つ「ソース」拡散領域電圧の合計が1.2Vになるよう
に説明される。与えられた電圧は、プロセス技術の特徴
に基づく多数の適用可能例のうちの1例であり、いかな
る限定でもないということが理解されなければならな
い。オーバーライド状態では、制御ゲート下のチャネル
が窒化物領域内に蓄積された電荷に関わらず導電化され
るように、V(CG)が高電圧(〜5V)まで高められ
る。エクスプレス状態では、制御ゲート電圧が約Vt-hi
(2.0V)まで高められ、制御ゲート下のチャネル
は、窒化物領域のプログラム状態に依存して導電化され
るであろう。抑止モードでは、下層のチャネルの導電化
を抑止するために、制御ゲートが0Vに設定される。
み出し中の電圧である。
の制御ゲート電圧(約−0.7V)で窒化膜閾値領域を
抑止することができる。
出し動作中、ソース線321は、ある中間の電圧(〜
1.2V)に設定されることができ、ビット線322は
あらかじめ0Vに設定されてよい。さらに、選択された
窒化物蓄積領域から読み出すためには、次の条件が満た
されなければならない:1)ワード選択ゲート電圧が0
Vから、ワード選択ゲートの閾値電圧(Vt-wl=0.5
V)とソース電圧(1.2V)との合計よりも大きな増
加分である電圧(2.5V)まで高められなければなら
ない、および2)選択された窒化物蓄積領域上の制御ゲ
ートの電圧がVt-hi(「エクスプレス」)に近くなけれ
ばならない。選択されない窒化物蓄積領域上の制御ゲー
トの電圧は、ソース電圧+Vt-hi(「オーバーライ
ド」)より大きくなければならない。選択されない隣接
窒化物蓄積領域上の制御ゲートの電圧は、ゼロ(「抑
止」)でなければならない。シリアルあるいはパラレル
読み出しのそれぞれにおいて、窒化物蓄積領域313の
閾値電圧に対応するバイナリ値を決定するために、ビッ
ト拡散領域322の電圧がセンス増幅器によって監視さ
れ、切換え可能な基準電圧、あるいはそれぞれ異なる基
準電圧を有する複数のセンス増幅器と比較される。つま
り、選択されたメモリセル内の選択されない窒化物領域
をオーバーライドし、次に隣接セルの選択されない窒化
物領域を抑止することによって、個々の選択された窒化
物領域の閾値状態が決定される。
れるバリスティックチャネルのホットエレクトロン注入
用に、電子が高いソースドレイン電位によって励起され
る。プログラムされた閾値電圧の大きさは、ソースドレ
イン電位およびプログラム時間によって制御される。表
2は、選択された窒化物領域313に対して複数の閾値
電圧をプログラムするための電圧を示す。これらの電圧
は、単にプログラム方法の説明をするための例であっ
て、いかなる限定でもない。表2Aでは、窒化物蓄積領
域312および313をオーバーライドするために、選
択されたメモリセル301に関連する制御ゲート33
1、332が高電圧(5V)まで高められる。
322によって決定される。2.0V、1.6V、およ
び1.2Vの閾値をプログラムするために、ビット拡散
領域322がそれぞれ5V、4.5V、および4.0V
に固定される。ワード線350の電位がワードゲート3
41の閾値近くに高められた時に、高エネルギの電子が
チャネル内に放出されて、注入が始まる。隣接するメモ
リセル内でのプログラムを防止するために、遠位の隣接
制御ゲートは0Vに設定されるので、隣接メモリセルの
チャネル内には電子が存在しないであろう。つまり、当
該高集積度メモリアレイ用のビット拡散領域の電位制御
によって、多準位閾値プログラムが達成される。例え
ば、1.2V、1.6V、および2.0Vをプログラム
するために、それぞれ4.5V、5V、および5.5V
にワード線電圧を変更することによって複数の閾値をプ
ログラムすることもできる。
閾値を得るために制御ゲート電圧を変更するものであ
る。多準位が制御ゲート電圧によって得られるものであ
るならば、選択されたメモリセル301内の選択されな
い制御ゲート331は、窒化物領域312をオーバーラ
イドするために5Vにまで高めて設定されるであろう。
閾値電位1.2V、1.6V、および2.0Vを得るた
めに、選択された窒化物領域313上の制御ゲート33
2は、それぞれ4.5V、5V、および5.5Vに変更
されるだろう。
に対する第4のプログラム方法が表2Bに示されてお
り、選択された制御ゲート電圧はビット電圧に一致し、
それぞれVd=5V、4.5V、4.0VとVcg=5
V、4.5V、4.0Vである。
プログラミング構成によって、並列動作で同じワード線
上の複数のセルをプログラムすることができる。さら
に、ビット拡散領域あるいは制御ゲートのプログラム方
法が用いられる場合には、周辺の復号化回路によって、
複数の閾値が同時にプログラムされることもできる。し
かしながら、適当な絶縁性を得るためには、選択された
メモリセルが、それらの間に2つ以上ものメモリセルを
具備しなければならないことに注意しなければならな
い。また、多準位動作のために必要な狭いVt範囲を得
るために、読み出し動作と類似のプログラム確認サイク
ルによって、プログラムの間中、閾値電圧が定期的に検
査されなければならない。本発明におけるバリスティッ
ク短チャネルサイドウォールMONOS用のプログラム
確認は、プログラム電圧が極めて低く、読み出し電圧条
件に非常に似ているので、従来の浮遊ゲートおよびMO
NOSメモリよりも単純である。
窒化物領域から拡散領域へのホットホール注入による
か、あるいは窒化物領域から制御ゲートへのF−Nトン
ネリングによってなされる。ホットホール注入では、基
板がアース接地され、拡散領域が5Vに設定され、かつ
−5Vが制御ゲートに給電される。F−Nトンネリング
では、−3.5Vが基板と拡散領域の両方に給電され、
5Vが制御ゲートに給電される。窒化物領域の障壁は同
時に除去されなければならない。単一窒化物領域は除去
されることができない。
が、0.25μプロセス用のシミュレーションに基づい
て説明される。図8Aは、メモリセルおよび窒化物蓄積
領域313の読み出し用の電圧条件を示す。記憶された
4つの準位の閾値電圧は「11」、「10」、「0
1」、および「00」状態用に、それぞれ0.8V、
1.2V、1.6V、および2.0Vである。このこと
が図8Bに示される。ワード選択ゲート用の閾値電圧は
0.5Vである。読み出し中、ソース電圧は1.2Vに
固定される。選択されない窒化物蓄積領域上の制御ゲー
トは、全ての可能な閾値状態をオーバーライドするよう
な5Vに設定され、選択された窒化物蓄積領域上の制御
ゲートは、全ての可能な閾値状態の最高閾値電圧である
2.0Vに設定される。その他の制御ゲートは全てゼロ
に設定されて、ビット接合部はあらかじめゼロに設定さ
れる。ワード線は0Vから1.0Vに高められて、ビッ
ト接合部が監視される。
るようなカーブを生じる。窒化物蓄積領域313からの
読み出し中のビット線電圧感知カーブ71、73、7
5、および77が、それぞれ異なる閾値0.8V、1.
2V、1.6V、および2.0Vと対応して示される。
電圧カーブから、それぞれの状態間の電圧差が、感知マ
ージンに良好な約300mVであることが解る。シミュ
レーションはまた、選択されないセルの状態が、図8C
のビット接合部電圧カーブで変化を示さないことも裏付
ける。
ONO窒化膜蓄積記憶領域を有するダブルサイドウォー
ル制御ゲートを形成するための方法を提供する。拡張モ
ードチャネルは35nm位であり、サイドウォールスペ
ーサによって限定される。自己整合による二酸化シリコ
ンの充填技術によって、ワードゲート間の絶縁が形成さ
れる。化学機械的研磨を用いる自己整合技術によって、
ポリシリコン制御ゲートが形成される。本発明のプロセ
スは、2つの実施例、すなわち、バリスティック注入を
有するプレーナー短チャネル構造、およびバリスティッ
ク注入を有するステップスプリットチャネル構造を含
む。第3の実施例は、制御ゲート形成後の隣接ワードゲ
ートの絶縁を提供する。
きたが、本発明の精神や範囲を逸脱することなく詳細や
形式上の変更が可能なことを当業者は理解するであろ
う。
ックプログラム、超短チャネル、超高集積度、デュアル
ビット多準位のフラッシュメモリが、2つまたは3つの
ポリシリコン・スプリット・ゲート・サイドウォール・
プロセスで実現される。
窒化膜−酸化膜−シリコン)のデバイス構造である。
サイド注入が高電圧動作を必要とすることを証明するよ
うな、スプリットゲート浮遊ゲートトランジスタの実験
結果を示す図である。
ティック注入動作が、はるかに低い電圧および/あるい
は、はるかに高速なプログラム速度で動作することを示
すような、スプリットゲート浮遊ゲートトランジスタの
実験結果を示す図である。
のダブルサイドウォールデュアルビットスプリット浮遊
ゲートセルの配列概要図である。
のダブルサイドウォールデュアルビットスプリット浮遊
ゲートセルの配置断面図である。
例の断面図である。
例の断面図である。
例の断面図である。
例の断面図である。
例の断面図である。
例の断面図である。
ある。
例の断面図である。
例の断面図である。
例の断面図である。
例の断面図である。
例の断面図である。
例の断面図である。
例の断面図である。
例の断面図である。
電圧状態を示す。
を示す図である。
を示す図である。
を示す図である。
…n+注入領域、221、234……酸化シリコン膜、
235……酸化膜および/あるいは窒化膜、240……
サイドウォール制御ゲート、241……シリサイド層、
245……ポリシリコン、247……間隙充填材、24
8……ポリシリコン膜
Claims (86)
- 【請求項1】 半導体基板の表面上にゲートシリコン酸
化膜を形成すること、 前記ゲートシリコン酸化膜を覆うように第1のポリシリ
コン膜を堆積すること、 前記第1ポリシリコン膜を覆うように第1の窒化膜を堆
積すること、 ワードゲートが、その間に間隙が残るように形成される
ように、前記第1のポリシリコン膜および前記第1の窒
化膜をパターニングすること、 前記ワードゲートのサイドウォール上に第1の絶縁膜を
形成すること、 前記ワードゲートおよび前記ゲートシリコン酸化膜を覆
うようにスペーサ膜を堆積すること、 除去可能なスペーサが前記ワードゲートのサイドウォー
ル上に残るように、前記スペーサ膜を異方性エッチング
により除去すること、 浅いドープ領域を形成するために、前記除去可能なスペ
ーサをイオン打ち込みマスクとして機能させて、前記半
導体基板内にイオンを打ち込むこと、 その後に前記除去可能なスペーサを取り除くこと、 前記間隙内の前記半導体基板上に窒化物含有膜を堆積す
ること、 前記ワードゲートおよび前記窒化物含有膜上に第2のポ
リシリコン膜を堆積すること、 前記ワードゲートのサイドウォール上に、制御サイドウ
ォールスペーサゲートとなるポリシリコンスペーサが残
り、電荷が蓄積される窒化物領域を形成する窒化物含有
膜が前記制御サイドウォールスペーサゲートのそれぞれ
の下に形成されるように、前記第2のポリシリコン膜お
よび前記窒化物含有膜を異方性エッチングにより除去す
ること、 前記制御サイドウォールスペーサゲート上に第2の絶縁
膜を形成すること、ビット拡散領域を形成するために、
前記制御サイドウォールスペーサゲートを打ち込みマス
クとして機能させて、前記半導体基板内にイオンを打ち
込むこと、 前記2つのサイドワードゲート間の間隙を充填するよう
な間隙充填材で前記基板の表面を被覆すること、 前記間隙充填材料を平坦にすること、 その後に前記ワードゲート上の前記第1の窒化膜を除去
すること、およびMONOSメモリ素子の前記製造を完
了させるために、前記ワードゲート下で接続されるワー
ド線を形成するような第3のポリシリコン膜を、前記基
板上に堆積することを含むMONOSメモリデバイスの
製造方法。 - 【請求項2】 前記ゲートシリコン酸化膜が約5〜10
nmの厚さを有する請求項1の製造方法。 - 【請求項3】 前記第1のポリシリコン膜がCVDによ
り約150〜250nmの厚さにまで堆積される請求項
1の製造方法。 - 【請求項4】 前記第1の窒化膜がCVDにより約50
〜100nmの厚さにまで堆積される請求項1の製造方
法。 - 【請求項5】 前記第1の絶縁膜が、前記ワードゲート
のサイドウォールの表面を熱酸化して約5〜10nmの
厚さに形成されたシリコン酸化膜である請求項1の製造
方法。 - 【請求項6】 前記第1の絶縁膜が、CVDによって前
記ワードゲートのサイドウォール上に約5〜10nmの
厚さに堆積されたシリコン酸化膜である請求項1の製造
方法。 - 【請求項7】 前記第1の絶縁膜が、前記ワードゲート
のサイドウォール上に約5〜10nmの厚さに堆積され
たシリコン窒化膜である請求項1の製造方法。 - 【請求項8】 前記第1の絶縁膜が、前記ワードゲート
のサイドウォール上に、合わせて約5〜10nmの厚さ
に堆積されたシリコン酸化膜およびシリコン窒化膜であ
る請求項1の製造方法。 - 【請求項9】 前記スペーサ膜が、ポリシリコン、プラ
ズマ窒化膜、プラズマ酸化窒化膜、およびホウ素リンガ
ラス(BPSG)を含むグループ内のいずれかによって
構成され、約30〜50nmの厚さである請求項1の製
造方法。 - 【請求項10】 前記除去可能なスペーサを除去する段
階が乾式の化学的異法性エッチングを含む請求項1の製
造方法。 - 【請求項11】 前記窒化物含有膜を堆積する段階が、
前記半導体基板上に、約3.6〜5.0nmの厚さにま
で第1のシリコン酸化膜を成長させること、 前記第1のシリコン酸化膜上に、約2〜5nmの厚さを
有するシリコン窒化膜を堆積すること、および前記シリ
コン窒化膜上に、約4〜8nmの厚さを有する第2のシ
リコン酸化膜を堆積することを含む請求項1の製造方
法。 - 【請求項12】 前記シリコン窒化膜を堆積する段階の
前に、前記第1のシリコン酸化膜を窒化することをさら
に含む請求項1の製造方法。 - 【請求項13】 前記第2のポリシリコン膜が約30〜
50nmの厚さを有する請求項1の製造方法。 - 【請求項14】 前記第2のポリシリコン膜が約30〜
50nmの厚さを有し、約60〜100nmの厚さを有
するタングステンシリサイド層を堆積することをさらに
含み、前記第2のポリシリコン膜およびタングステンシ
リサイド層が共に前記制御サイドウォールスペーサゲー
トを形成する請求項1の製造方法。 - 【請求項15】 前期第2の絶縁膜が、CVDによって
約10nmの厚さにまで堆積されたシリコン酸化膜を含
む請求項1の製造方法。 - 【請求項16】 前記第2の絶縁膜が、CVDによって
約10nmの厚さにまで堆積されたシリコン窒化膜を含
む請求項1の製造方法。 - 【請求項17】 前記制御サイドウォールスペーサゲー
トの下層部分にサイドウォール酸化膜スペーサを形成す
るために、前記第2の絶縁膜に異方性エッチングを施す
こと、およびその後に、前記制御サイドスペーサゲート
の上層部分および前記ビット拡散領域をシリサイド化す
ることをさらに含む請求項1の製造方法。 - 【請求項18】 前記間隙充填材が、シリコン酸化膜お
よびホウ素リンガラス(BPSG)を含むグループのい
ずれかにより構成される請求項1の製造方法。 - 【請求項19】 前記間隙充填材が伝導性材料を含み、
さらに前記伝導性材料を前記第1の窒化膜の表面下にへ
こませること、 前記へこまされた伝導性材料上にシリコン酸化膜を堆積
すること、および前記シリコン酸化膜を平坦にすること
を含み、 前記伝導性材料および下層の前記制御サイドウォールス
ペーサゲートが共に制御ゲートを形成する請求項1の製
造方法。 - 【請求項20】 前記第3のポリシリコン膜が約150
〜200nmの厚さを有する請求項1の製造方法。 - 【請求項21】 前記ワード線をシリサイド化すること
をさらに含む請求項1の製造方法。 - 【請求項22】 半導体基板の表面上にゲートシリコン
酸化膜を形成すること、 前記ゲートシリコン酸化膜を覆うように第1のポリシリ
コン膜を堆積すること、 前記第1ポリシリコン膜を覆うように第1の窒化膜を堆
積すること、 ワードゲートが、その間に間隙が残るように形成される
ように、前記第1のポリシリコン膜および前記第1の窒
化膜をパターニングすること、 前記ワードゲートのサイドウォール上に第1の絶縁膜を
形成すること、 前記ワードゲートおよび前記ゲートシリコン酸化膜を覆
うようにスペーサ膜を堆積すること、 除去可能なスペーサが前記ワードゲートのサイドウォー
ル上に残るように、前記スペーサ膜を異方性エッチング
により除去すること、 前記半導体基板の1部を露出するために、前記ワードゲ
ートおよび前記除去可能なスペーサによって覆われない
部分の前記ゲートシリコン酸化膜をエッチングするこ
と、 前記半導体基板の露出部分をエッチングすることによ
り、前記基板に段差を形成すること、 浅いドープ領域を形成するために、前記除去可能なスペ
ーサをイオン打ち込みマスクとして機能させて、前記半
導体基板内にイオンを打ち込むこと、 その後に前記除去可能なスペーサを取り除くこと、 前記除去可能なポリシリコンスペーサ下のゲートシリコ
ン酸化膜を除去すること、 前記半導体基板上に酸化膜−窒化膜−酸化膜の積層膜を
形成すること、 前記ワードゲートおよび前記第2のゲートシリコン酸化
膜上に第2のポリシリコン膜を堆積すること、 前記ワードゲートのサイドウォール上に、サイドウォー
ル制御ゲートとなるポリシリコンスペーサが残り、電荷
が蓄積される窒化物領域を形成する酸化膜−窒化膜−酸
化膜の積層膜の窒化部分が前記サイドウォール制御ゲー
トのそれぞれの下に形成されるように、前記第2のポリ
シリコン膜および前記酸化膜−窒化膜−酸化膜の積層膜
を異方性エッチングにより除去すること、 前記制御サイドウォールスペーサゲート上に第2の絶縁
膜を形成すること、 ビット拡散領域を形成するために、前記制御サイドウォ
ールゲートを打ち込みマスクとして機能させて、前記半
導体基板内にイオンを打ち込むこと、 前記2つのサイドワードゲート間の間隙を充填するよう
な間隙充填材で前記基板の表面を被覆すること、 前記間隙充填材料を平坦にすること、 その後に前記ワードゲート上の前記第1の窒化膜を除去
すること、およびMONOSメモリ素子の前記製造を完
了させるために、前記ワードゲート下で接続されるワー
ド線を形成するような第3のポリシリコン膜を、前記基
板上に堆積することを含むステップスピリット構造MO
NOSメモリデバイスの製造方法。 - 【請求項23】 前記第1のポリシリコン膜がCVDに
より約150〜250nmの厚さにまで堆積される請求
項22の製造方法。 - 【請求項24】 前記第1の窒化膜がCVDにより約5
0〜100nmの厚さにまで堆積される請求項22の製
造方法。 - 【請求項25】 前記第1の絶縁膜が、前記ワードゲー
トのサイドウォールの表面を熱酸化して約5〜10nm
の厚さに形成されたシリコン酸化膜である請求項22の
製造方法。 - 【請求項26】 前記ワードゲートのサイドウォール上
の第1の絶縁膜が約5〜10nmの厚さである請求項2
2の製造方法。 - 【請求項27】 前記スペーサ膜が、ポリシリコン、プ
ラズマ窒化膜、プラズマ酸化窒化膜、およびホウ素リン
ガラス(BPSG)を含むグループ内のいずれかによっ
て構成され、約30〜50nmの厚さである請求項22
の製造方法。 - 【請求項28】 前記除去可能なスペーサを除去する段
階が乾式の化学的異法性エッチングを含む請求項22の
製造方法。 - 【請求項29】 前記半導体基板に形成される段差が約
20〜50nmの深さを有する請求項22の製造方法。 - 【請求項30】 前記除去可能なスペーサ下の前記ゲー
トシリコン酸化膜を除去する工程の後に、前記段差の角
を丸めることをさらに含む請求項22の製造方法。 - 【請求項31】 前記段差の角の丸め工程が、約100
0〜1100℃で、約60秒間の高速熱焼きなましを含
む請求項30の製造方法。 - 【請求項32】 前記段差の角の丸め工程が、約900
℃、約200〜300mトール圧の水素内での焼きなま
しを含む請求項30の製造方法。 - 【請求項33】 前記酸化膜−窒化膜−酸化膜の積層膜
が、 約3.6〜5.0nmの厚さを有する第1のシリコン酸
化膜、 約2〜5nmの厚さを有する第2のシリコン窒化膜、お
よび約4〜8nmの厚さを有する第3のシリコン酸化膜
を含む請求項22の製造方法。 - 【請求項34】 前記第2のポリシリコン膜が約30〜
50nmの厚さを有する請求項22の製造方法。 - 【請求項35】 前記第2のポリシリコン膜が約30〜
50nmの厚さを有し、約60〜100nmの厚さを有
するタングステンシリサイド層を堆積することをさらに
含み、前記第3のポリシリコン膜およびタングステンシ
リサイド層が共に前記制御サイドウォールゲートを形成
する請求項22の製造方法。 - 【請求項36】 前記第2の絶縁膜が、CVDによって
約10nmの厚さにまで堆積されたシリコン酸化膜を含
む請求項22の製造方法。 - 【請求項37】 前記第2の絶縁膜が、CVDによって
約10nmの厚さにまで堆積されたシリコン窒化膜を含
む請求項22の製造方法。 - 【請求項38】 前記制御サイドウォールスペーサゲー
トの下層部分にサイドウォール酸化膜スペーサを形成す
るために、前記第2の絶縁膜に異方性エッチングを施す
こと、およびその後に、前記制御サイドスペーサゲート
の上層部分および前記ビット拡散領域をシリサイド化す
ることをさらに含む請求項22の製造方法。 - 【請求項39】 前記間隙充填材が、シリコン酸化膜お
よびホウ素リンガラス(BPSG)を含むグループのい
ずれかにより構成される請求項22の製造方法。 - 【請求項40】 前記間隙充填材が伝導性材料を含み、
さらに前記伝導性材料を前記第1の窒化膜の表面下にへ
こませること、 前記へこまされた伝導性材料上にシリコン酸化膜を堆積
すること、および前記シリコン酸化膜を平坦にすること
を含み、 前記伝導性材料および下層の前記制御サイドウォールス
ペーサゲートが共に制御ゲートを形成する請求項22の
製造方法。 - 【請求項41】 前記第3のポリシリコン膜が約90〜
180nmの厚さを有する請求項22の製造方法。 - 【請求項42】 前記ワード線をシリサイド化すること
をさらに含む請求項22の製造方法。 - 【請求項43】 前記ワード線をシリサイド化すること
をさらに含む請求項22の製造方法。 - 【請求項44】 半導体基板の表面上に窒化物含有膜を
形成すること、 前記窒化物含有膜上を覆うように第1のポリシリコン膜
を堆積すること、 前記第1ポリシリコン膜上を覆うように第2の窒化膜を
堆積すること、 ワードゲートが、その間に間隙が残るように形成される
ように、前記第1のポリシリコン膜および前記第2の窒
化膜をパターニングすること、 前記ワードゲートのサイドウォール上に第1の絶縁膜を
形成すること、 前記ワードゲートおよび前記ゲートシリコン酸化膜を覆
うようにスペーサ膜を堆積すること、 除去可能なスペーサが前記ワードゲートのサイドウォー
ル上に残るように、前記スペーサ膜を異方エッチングに
より除去すること、 ビット拡散領域を形成するために、前記除去可能なスペ
ーサをイオン打ち込みマスクとして機能させて、前記半
導体基板内にイオンを打ち込むこと、 その後に前記除去可能なスペーサを取り除くこと、 前記ワードゲート上を覆い、前記間隙を充填する第2の
ポリシリコン膜を堆積すること、 前記第2のポリシリコン膜を前記第2の窒化膜の表面下
までへこませること、 前記へこまされた第2のポリシリコン膜をシリサイド化
し、そのシリサイド化され、へこまされた第2のポリシ
リコン膜が制御ゲートを形成すること、 前記シリサイド化され、へこまされた第2のポリシリコ
ン膜上に酸化膜を堆積すること、 その後に前記ワードゲート上の前記第2の窒化層を除去
すること、およびMONOSメモリ素子の前記製造を完
了させるために、前記ワードゲート下で接続されるワー
ド線を形成するような第3のポリシリコン膜を、前記基
板上に堆積することを含むMONOSメモリデバイスの
製造方法。 - 【請求項45】 前記窒化物含有膜を形成する段階が、
前記半導体基板上に、約3.6〜5.0nmの厚さにま
で第1のシリコン酸化膜を成長させること、 前記第1のシリコン酸化膜上に、約2〜5nmの厚さを
有するシリコン窒化膜を堆積すること、および前記シリ
コン窒化膜上に、約4〜8nmの厚さを有する第2のシ
リコン酸化膜を堆積することを含む請求項44の製造方
法。 - 【請求項46】 前記シリコン窒化膜を堆積する段階の
前に、前記第1のシリコン酸化膜を窒化することをさら
に含む請求項45の製造方法。 - 【請求項47】 前記第1のポリシリコン膜がCVDに
より約150〜250nmの厚さにまで堆積される請求
項44の製造方法。 - 【請求項48】 前記第1の窒化膜がCVDにより約5
0〜100nmの厚さにまで堆積される請求項44の製
造方法。 - 【請求項49】 前記第1の絶縁膜が、前記ワードゲー
トのサイドウォール上に約5〜10nmの厚さである請
求項44の製造方法。 - 【請求項50】 前記スペーサ膜が、ポリシリコン、プ
ラズマ窒化膜、プラズマ酸化窒化膜、およびホウ素リン
ガラス(BPSG)を含むグループ内のいずれかによっ
て構成され、約30〜50nmの厚さである請求項44
の製造方法。 - 【請求項51】 前記除去可能なスペーサを除去する工
程の前に、 前記除去可能なスペーサによって被覆されない前記第2
のシリコン酸化膜をエッチングすること、 前記窒化膜上に約4〜6nmの厚さにまで第3のシリコ
ン酸化膜を堆積すること、および前記制御ゲートおよび
前記ビット拡散領域間の結合容量が低減されるように、
前記第3のシリコン酸化膜を酸化することによって、前
記窒化膜上に約20nmの厚さを有する酸化膜を形成す
ることをさらに含む請求項44の製造方法。 - 【請求項52】 前記除去可能なスペーサを除去する段
階が乾式の化学的異法性エッチングを含む請求項44の
製造方法。 - 【請求項53】 前記第2のポリシリコン膜が約30〜
50nmの厚さを有する請求項44の製造方法。 - 【請求項54】 前期第2の絶縁膜が、CVDによって
約10nmの厚さにまで堆積されたシリコン酸化膜を含
む請求項44の製造方法。 - 【請求項55】 前期第2の絶縁膜が、CVDによって
約10nmの厚さにまで堆積されたシリコン酸化膜を含
む請求項44の製造方法。 - 【請求項56】 前記第3のポリシリコン膜が約150
〜200nmの厚さを有する請求項44の製造方法。 - 【請求項57】 間隙がその間に残るように、半導体基
板の表面上のゲートシリコン酸化膜上にワードゲートを
提供すること、 前記ワードゲートのサイドウォール上に除去可能なスペ
ーサを形成すること、 浅いドープ領域を形成するために、前記除去可能なスペ
ーサをイオン打ち込みマスクとして機能させて、前記半
導体基板内にイオンを打ち込むこと、 その後に前記除去可能なスペーサを取り除くこと、 窒化膜注入領域として機能するような窒化物含有膜を下
層にそれぞれ有するサイドウォールポリシリコンゲート
を前記サイドワードゲート上に形成すること、 ビット拡散領域を形成ために、前記制御サイドウォール
ポリシリコンゲートをイオン打ち込みマスクとして機能
させて、前記半導体基板内にイオンを打ち込むこと、 前記サイドウォールゲート上に絶縁膜を形成すること、 前記2つのワードゲート間の間隙を第2のポリシリコン
膜で充填すること、 前記第2のポリシリコン膜をへこませること、 前記へこまされた第2のポリシリコン膜をシリサイド化
すること、 前記へこまされ、シリサイド化された第2のポリシリコ
ン層が前記下層のサイドウォールポリシリコンゲートと
共に制御ゲートを形成するような酸化膜で、前記へこま
され、シリサイド化された第2のポリシリコン膜を被覆
すること、およびフラッシュメモリデバイスの製造を完
了させるために、前記ワードゲート下で接続されるワー
ド線を形成するような第3のポリシリコン膜を、前記基
板上に堆積することを含むフラッシュメモリデバイスの
製造方法。 - 【請求項58】 前記第1のポリシリコン膜が約150
〜250nmの厚さを有する請求項57の製造方法。 - 【請求項59】 前記スペーサ膜が、ポリシリコン、プ
ラズマ窒化膜、プラズマ酸化窒化膜、およびホウ素リン
ガラス(BPSG)を含むグループ内のいずれかによっ
て構成される請求項57の製造方法。 - 【請求項60】 前記窒化物含有膜が、酸化シリコン膜
の第1層、窒化シリコン膜の第2層、および酸化シリコ
ン膜の第3層を含む請求項57の製造方法。 - 【請求項61】 前記除去可能なスペーサの除去の後
に、約20〜50nmの深さを有する段差を前記半導体
基板内に形成するために、前記半導体基板内にエッチン
グすることをさらに含む請求項57の製造方法。 - 【請求項62】 前記段差の角を丸める工程をさらに含
む請求項57の製造方法。 - 【請求項63】 前記段差の角の丸め工程が、約100
0〜1100℃で、約60秒間の高速熱焼きなましを含
む請求項62の製造方法。 - 【請求項64】 前記段差の角の丸め工程が、約900
℃、約200〜300mトール圧の水素内での焼きなま
しを含む請求項62の製造方法。 - 【請求項65】 前記ワードゲート縁から前記ビット拡
散領域の縁までに限定されるチャネル長が約30〜50
nmであり、これによってバリスティック電子注入が発
生する請求項57の製造方法。 - 【請求項66】 半導体基板表面上のワードゲートと、 前記ワードゲートのサイドウォール上で絶縁膜によって
前記ワードゲートから絶縁されたサイドウォール制御ゲ
ートと、 前記サイドウォール制御ゲート下のONO膜内に形成さ
れ、電子メモリ蓄積が実行される窒化物領域と、 前記ワードゲートおよび他のメモリセル内のワードゲー
トを覆って、これらを相互に接続し、さらに、絶縁膜に
よって前記サイドウォール制御ゲートから絶縁されて、
当該サイドウォール制御ゲートを覆うポリシリコンワー
ド線と、 前記半導体基板内で前記サイドウォール制御ゲートのそ
れぞれに隣接するビット線拡散領域とを含むMONOS
メモリセル。 - 【請求項67】 各サイドウォールゲートが、絶縁膜に
よって前記他のメモリセルのサイドウォール制御ゲート
から絶縁された請求項66のMONOSメモリセル。 - 【請求項68】 各制御ゲートが、前記ビット拡散領域
および前記サイドウォール制御ゲートを覆うポリシリコ
ン膜を2つのワードゲート間に含み、前記窒化物領域が
前記サイドウォール制御ゲート下のみに形成された請求
項66のMONOSメモリセル。 - 【請求項69】 前記ワードゲート縁から前記ビット拡
散領域の縁までに限定されるチャネル長が約30〜50
nmであり、これによってバリスティック電子注入が発
生する請求項66のNOMOSメモリセル。 - 【請求項70】 前記窒化物領域の一方が選択窒化物領
域であり、他方の窒化物領域が非選択窒化領域であっ
て、前記選択窒化物領域に近いビット線拡散領域がビッ
ト拡散領域であり、前記非選択窒化物領域に近いビット
線拡散領域がソース拡散領域であって、セルの読み出し
動作が、 前記非選択窒化物領域をオーバーライドすること、 ワードゲート閾値電圧、オーバードライブ電圧、および
前記ソース拡散領域上の電圧の和を前記ワードゲートに
供給すること、 前記選択窒化物領域に隣接する前記制御ゲートに、選択
窒化物領域からの読み出しを可能にするのに充分な電圧
を供給すること、および前記ビット拡散領域上の電圧準
位を測定することによって前記セルを読み出すことによ
って実行される請求項66のMONOSメモリセル。 - 【請求項71】 前記メモリセルがMONOSメモリア
レイ内の多数のメモリセルの1つであって、読み出され
る以外の全てのセルに0Vの制御ゲート電圧を供給する
ことをさらに含む請求項70のMONOSメモリセル。 - 【請求項72】 前記メモリセルがMONOSメモリア
レイ内の多数のメモリセルの1つであって、リークを防
ぐために、読み出される以外の全てのセルに−0.7V
の制御ゲート電圧を供給することをさらに含む請求項7
0のMONOSメモリセル。 - 【請求項73】 前記ビット拡散領域上の電圧準位が、
前記セルの複数の閾値準位の内の1つを代表する請求項
66のMONOSメモリセル。 - 【請求項74】 前記窒化物領域の一方が選択窒化物領
域であり、他方の窒化物領域が非選択窒化領域であっ
て、前記選択窒化物領域に近いビット線拡散領域がビッ
ト拡散領域であり、前記非選択窒化物領域に近いビット
線拡散領域がソース拡散領域であって、セルのプログラ
ム動作が、 前記非選択窒化物領域をオーバーライドするために前記
非選択制御ゲート上に高圧を供給すること、 前記選択窒化物領域の制御ゲート電圧を高めること、 前記ビット拡散領域上に一定の電圧を供給すること、 前記ワードゲート閾値電圧より大きな電圧を前記ワード
線上に供給すること、およびその時にチャネル領域から
前記選択窒化物領域への電子のバリスティック注入が生
じるような、前記ソース拡散領域から前記ビット拡散領
域への電流が流れるように、前記ソース拡散領域の電圧
を低くすることによって実行される請求項66のMON
OSメモリセル。 - 【請求項75】 前記ビット拡散線上の電圧を変えるこ
とによって複数の閾値がプログラムされる請求項74の
MONOSメモリセル。 - 【請求項76】 前記メモリセルがMONOSメモリア
レイ内の多数のメモリセルの1つであって、1つのワー
ド線を共有する隣接したセルの窒化物領域を、そのセル
に0Vの制御ゲート電圧を供給することによって無効に
することをさらに含む請求項74のMONOSメモリセ
ル。 - 【請求項77】 前記制御ゲートの一方が選択制御ゲー
トであり、その下層の窒化物領域が選択窒化物領域であ
り、かつ、他方の制御ゲートが非選択制御ゲートであ
り、その下層の窒化物領域が非選択窒化物領域であっ
て、前記選択窒化物領域に近いビット線拡散領域がビッ
ト拡散領域であり、前記非選択窒化物領域に近いビット
線拡散領域がソース拡散領域であって、セルのプログラ
ム動作が、 前記非選択窒化物領域をオーバーライドするように前記
非選択制御ゲート上に高電圧を供給すること、および前
記選択制御ゲート上の電圧を変えることによって実行さ
れる請求項66のMONOSメモリセル。 - 【請求項78】 前記メモリセルが、1つのワード線を
共有するフラッシュメモリアレイ内の多数のセルの1つ
であり、前記制御ゲートあるいは前記ビット拡散領域の
どちらかの電圧を変えることによって、複数のセルを異
なる閾値で同時にプログラムすることをさらに含む請求
項66のMONOSメモリセル。 - 【請求項79】 窒化物領域の1つのブロックの消去動
作が、 前記ビット線拡散領域に正の電圧を供給すること、およ
び前記ビット線拡散領域上の制御ゲートに負の電圧を供
給することによって実行される請求項66のMONOS
メモリセル。 - 【請求項80】 窒化物領域の1つのブロックの消去動
作が、 前記半導体基板および前記ビット線拡散領域に負の電圧
を供給すること、および前記制御ゲートに正の電圧を供
給することによって実行される請求項66のMONOS
メモリセル。 - 【請求項81】 半導体基板表面上のワードゲートと、 前記ワードゲートのサイドウォール上で絶縁膜によって
前記ワードゲートから絶縁されたサイドウォール制御ゲ
ートと、 前記サイドウォール制御ゲート下のONO膜内に形成さ
れ、電子メモリ蓄積が実行される窒化物領域と、 前記ワードゲートおよび他のメモリセル内のワードゲー
トを覆って、これらを相互に接続し、さらに、絶縁膜に
よって前記サイドウォール制御ゲートから絶縁されて、
当該サイドウォール制御ゲートを覆うポリシリコンワー
ド線と、 前記半導体基板内で前記サイドウォール制御ゲートのそ
れぞれに隣接するビット線拡散領域とを含み、 前記窒化物領域の一方が選択窒化物領域であり、他方の
窒化物領域が非選択窒化領域であって、前記選択窒化物
領域に近いビット線拡散領域がビット拡散領域であり、
前記非選択窒化物領域に近いビット線拡散領域がソース
拡散領域であって、セルの読み出し動作が、 前記非選択窒化物領域をオーバーライドすること、 ワードゲート閾値電圧、オーバードライブ電圧、および
前記ソース拡散領域上の電圧の和を前記ワードゲートに
供給すること、 前記選択窒化物領域に隣接する前記制御ゲートに、選択
窒化物領域からの読み出しを可能にするのに充分な電圧
を供給すること、および前記ビット拡散領域上の電圧準
位を測定することによって前記セルを読み出すことによ
って実行されるMONOSメモリセルの書込み方法。 - 【請求項82】 半導体基板表面上のワードゲートと、 前記ワードゲートのサイドウォール上で絶縁膜によって
前記ワードゲートから絶縁されたサイドウォール制御ゲ
ートと、 前記サイドウォール制御ゲート下のONO膜内に形成さ
れ、電子メモリ蓄積が実行される窒化物領域と、 前記ワードゲートおよび他のメモリセル内のワードゲー
トを覆って、これらを相互に接続し、さらに、絶縁膜に
よって前記サイドウォール制御ゲートから絶縁されて、
当該サイドウォール制御ゲートを覆うポリシリコンワー
ド線と、 前記半導体基板内で前記サイドウォール制御ゲートのそ
れぞれに隣接するビット線拡散領域と含み、 前記窒化物領域の一方が選択窒化物領域であり、他方の
窒化物領域が非選択窒化領域であって、前記選択窒化物
領域に近いビット線拡散領域がビット拡散領域であり、
前記非選択窒化物領域に近いビット線拡散領域がソース
拡散領域であって、セルの読み出し動作が、 前記非選択窒化物領域をオーバーライドすること、 ワードゲート閾値電圧、オーバードライブ電圧、および
前記ソース拡散領域上の電圧の和を前記ワードゲートに
供給すること、 前記選択窒化物領域に隣接する前記制御ゲートに、選択
窒化物領域からの読み出しを可能にするのに充分な電圧
を供給すること、および前記選択制御ゲート上の電圧を
変える段階を含むMONOSメモリセルのプログラム方
法。 - 【請求項83】 半導体基板表面上のワードゲートと、 前記ワードゲートのサイドウォール上で絶縁膜によって
前記ワードゲートから絶縁されたサイドウォール制御ゲ
ートと、 前記サイドウォール制御ゲート下のONO膜内に形成さ
れ、電子メモリ蓄積が実行される窒化物領域と、 前記ワードゲートおよび他のメモリセル内のワードゲー
トを覆って、これらを相互に接続し、さらに、絶縁膜に
よって前記サイドウォール制御ゲートから絶縁されて、
当該サイドウォール制御ゲートを覆うポリシリコンワー
ド線と、 前記半導体基板内で前記サイドウォール制御ゲートのそ
れぞれに隣接するビット線拡散領域とを含み、 窒化物領域の1つのブロックの消去方法が、 前記ビット線拡散領域に正の電圧を供給する段階、およ
び前記ビット線拡散領域上の制御ゲートに負の電圧を供
給する段階を含むMONOSメモリセルの消去方法。 - 【請求項84】 半導体基板表面上のワードゲートと、 前記ワードゲートのサイドウォール上で絶縁膜によって
前記ワードゲートから絶縁されたサイドウォール制御ゲ
ートと、 前記2つのサイドウォール制御ゲート間の半導体基板内
のビット線拡散領域と、 前記サイドウォール制御ゲート下の窒化物充填領域とを
含むフラッシュメモリデバイス。 - 【請求項85】 前記サイドウォール制御ゲート上の絶
縁膜と、 前記制御ゲート上にあって、前記ワードゲートを接続す
るワード線とをさらに含む請求項84のデバイス。 - 【請求項86】 前記ワードゲートの縁から前記ビット
拡散領域の縁までに限定される前記チャネル長が約30
〜50nmであり、そこでバリスティック電子注入が生
じる請求項84のMONOSメモリセル。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000354722A JP2002170891A (ja) | 2000-11-21 | 2000-11-21 | デュアルビット多準位バリスティックmonosメモリの製造、プログラミング、および動作のプロセス |
CNB01803926XA CN1258231C (zh) | 2000-11-21 | 2001-11-21 | 双位多值弹道monos存储器及其制造方法以及编程、动作过程 |
EP01997853A EP1345273A4 (en) | 2000-11-21 | 2001-11-21 | DOUBLE-BIT MULTI-LEVEL BALLISTIC MONOS BALANCE MEMORY, METHOD FOR PRODUCING THE SAME, PROGRAMMING AND METHOD FOR OPERATING THE MEMORY |
KR1020027009298A KR100884788B1 (ko) | 2000-11-21 | 2001-11-21 | 듀얼비트 다준위 벌리스틱 monos메모리, 그제조방법, 프로그래밍 및 동작의 프로세스 |
PCT/JP2001/010156 WO2002043158A1 (fr) | 2000-11-21 | 2001-11-21 | Memoire monos balistique multiniveaux a double bit, procede de production, programmation et procede de fonctionnement de cette memoire |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000354722A JP2002170891A (ja) | 2000-11-21 | 2000-11-21 | デュアルビット多準位バリスティックmonosメモリの製造、プログラミング、および動作のプロセス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002170891A true JP2002170891A (ja) | 2002-06-14 |
Family
ID=18827253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000354722A Pending JP2002170891A (ja) | 2000-11-21 | 2000-11-21 | デュアルビット多準位バリスティックmonosメモリの製造、プログラミング、および動作のプロセス |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1345273A4 (ja) |
JP (1) | JP2002170891A (ja) |
KR (1) | KR100884788B1 (ja) |
CN (1) | CN1258231C (ja) |
WO (1) | WO2002043158A1 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004034474A1 (ja) * | 2002-10-09 | 2004-04-22 | Sharp Kabushiki Kaisha | 半導体記憶装置 |
JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6958939B2 (en) | 2003-09-15 | 2005-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash memory cell having multi-program channels |
US7061043B2 (en) | 2003-02-28 | 2006-06-13 | Seiko Epson Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
JP2007220914A (ja) * | 2006-02-16 | 2007-08-30 | Nec Electronics Corp | 不揮発性半導体記憶装置 |
JP2008027566A (ja) * | 2006-07-20 | 2008-02-07 | Winbond Electron Corp | 窒化メモリセルのマルチレベル操作 |
US7541637B2 (en) | 2002-08-23 | 2009-06-02 | Infineon Technologies Ag | Non-volatile semiconductor memory element and corresponding production and operation method |
JP2011014920A (ja) * | 2010-08-30 | 2011-01-20 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
JP2013058795A (ja) * | 2006-11-14 | 2013-03-28 | Nec Corp | 半導体装置 |
JP2013123072A (ja) * | 2013-01-28 | 2013-06-20 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
US8901637B2 (en) | 2005-01-24 | 2014-12-02 | Spansion Llc | Semiconductor memory device having lowered bit line resistance |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1215681B1 (en) * | 2000-12-05 | 2008-04-16 | Halo Lsi Design and Device Technology Inc. | Program and erase methods in twin MONOS cell memories |
DE60133259D1 (de) | 2000-12-15 | 2008-04-30 | Halo Lsi Design & Device Tech | Schnelles Programmier- und Programmierverifikationsverfahren |
KR100518583B1 (ko) * | 2003-07-02 | 2005-10-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
JP2017045947A (ja) * | 2015-08-28 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05145080A (ja) * | 1991-11-25 | 1993-06-11 | Kawasaki Steel Corp | 不揮発性記憶装置 |
JPH05326976A (ja) * | 1992-05-20 | 1993-12-10 | Rohm Co Ltd | 半導体記憶装置およびその製法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4422791C2 (de) * | 1993-06-29 | 2001-11-29 | Toshiba Kawasaki Kk | Halbleitervorrichtungen mit einem eine Inversionsschicht in einem Oberflächenbereich eines Halbleitersubstrats induzierenden leitenden Film |
DE19600422C1 (de) * | 1996-01-08 | 1997-08-21 | Siemens Ag | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
US6255166B1 (en) * | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
JP4547749B2 (ja) * | 1999-09-29 | 2010-09-22 | ソニー株式会社 | 不揮発性半導体記憶装置 |
US6177318B1 (en) * | 1999-10-18 | 2001-01-23 | Halo Lsi Design & Device Technology, Inc. | Integration method for sidewall split gate monos transistor |
US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
JP2001357681A (ja) | 2000-06-12 | 2001-12-26 | Sony Corp | 半導体記憶装置およびその駆動方法 |
-
2000
- 2000-11-21 JP JP2000354722A patent/JP2002170891A/ja active Pending
-
2001
- 2001-11-21 WO PCT/JP2001/010156 patent/WO2002043158A1/ja not_active Application Discontinuation
- 2001-11-21 CN CNB01803926XA patent/CN1258231C/zh not_active Expired - Fee Related
- 2001-11-21 EP EP01997853A patent/EP1345273A4/en not_active Withdrawn
- 2001-11-21 KR KR1020027009298A patent/KR100884788B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05145080A (ja) * | 1991-11-25 | 1993-06-11 | Kawasaki Steel Corp | 不揮発性記憶装置 |
JPH05326976A (ja) * | 1992-05-20 | 1993-12-10 | Rohm Co Ltd | 半導体記憶装置およびその製法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7541637B2 (en) | 2002-08-23 | 2009-06-02 | Infineon Technologies Ag | Non-volatile semiconductor memory element and corresponding production and operation method |
US7141849B2 (en) | 2002-10-09 | 2006-11-28 | Sharp Kabushiki Kaisha | Semiconductor storage device having a function to convert changes of an electric charge amount to a current amount |
WO2004034474A1 (ja) * | 2002-10-09 | 2004-04-22 | Sharp Kabushiki Kaisha | 半導体記憶装置 |
JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
US7061043B2 (en) | 2003-02-28 | 2006-06-13 | Seiko Epson Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
US6958939B2 (en) | 2003-09-15 | 2005-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash memory cell having multi-program channels |
US8901637B2 (en) | 2005-01-24 | 2014-12-02 | Spansion Llc | Semiconductor memory device having lowered bit line resistance |
US9496275B2 (en) | 2005-01-24 | 2016-11-15 | Monterey Research, Llc | Semiconductor memory device having lowered bit line resistance |
JP2007220914A (ja) * | 2006-02-16 | 2007-08-30 | Nec Electronics Corp | 不揮発性半導体記憶装置 |
JP2008027566A (ja) * | 2006-07-20 | 2008-02-07 | Winbond Electron Corp | 窒化メモリセルのマルチレベル操作 |
JP4620068B2 (ja) * | 2006-07-20 | 2011-01-26 | ウインボンド エレクトロニクス コーポレイション | 窒化メモリセルのマルチレベル操作 |
US7656704B2 (en) | 2006-07-20 | 2010-02-02 | Winbond Electronics Corp. | Multi-level operation in nitride storage memory cell |
JP2013058795A (ja) * | 2006-11-14 | 2013-03-28 | Nec Corp | 半導体装置 |
JP2011014920A (ja) * | 2010-08-30 | 2011-01-20 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
JP2013123072A (ja) * | 2013-01-28 | 2013-06-20 | Renesas Electronics Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2002043158A1 (fr) | 2002-05-30 |
KR100884788B1 (ko) | 2009-02-23 |
EP1345273A4 (en) | 2007-05-09 |
CN1395747A (zh) | 2003-02-05 |
KR20030020259A (ko) | 2003-03-08 |
CN1258231C (zh) | 2006-05-31 |
EP1345273A1 (en) | 2003-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6248633B1 (en) | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory | |
US7208376B2 (en) | Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate and pointed channel region | |
US7091091B2 (en) | Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer | |
US6133098A (en) | Process for making and programming and operating a dual-bit multi-level ballistic flash memory | |
US6882572B2 (en) | Method of operating a semiconductor memory array of floating gate memory cells with horizontally oriented edges | |
US7169667B2 (en) | Nonvolatile memory cell with multiple floating gates formed after the select gate | |
US6177703B1 (en) | Method and apparatus for producing a single polysilicon flash EEPROM having a select transistor and a floating gate transistor | |
US7238983B2 (en) | Fabrication of conductive lines interconnecting conductive gates in nonvolatile memories, and non-volatile memory structures | |
US6542412B2 (en) | Process for making and programming and operating a dual-bit multi-level ballistic flash memory | |
US7294883B2 (en) | Nonvolatile memory cells with buried channel transistors | |
US7126188B2 (en) | Vertical split gate memory cell and manufacturing method thereof | |
US8138524B2 (en) | Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby | |
US7312497B2 (en) | Fabrication of conductive lines interconnecting first conductive gates in nonvolatile memories having second conductive gates provided by conductive gate lines, wherein the adjacent conductive gate lines for the adjacent columns are spaced from each other, and non-volatile memory structures | |
US7163863B2 (en) | Vertical memory cell and manufacturing method thereof | |
US20050148173A1 (en) | Non-volatile memory array having vertical transistors and manufacturing method thereof | |
KR100884788B1 (ko) | 듀얼비트 다준위 벌리스틱 monos메모리, 그제조방법, 프로그래밍 및 동작의 프로세스 | |
US8952536B2 (en) | Semiconductor device and method of fabrication | |
US6440798B1 (en) | Method of forming a mixed-signal circuit embedded NROM memory and MROM memory | |
JP4502801B2 (ja) | 不揮発性メモリー素子の製造方法 | |
US9806087B2 (en) | Low cost high performance EEPROM device | |
JP3947041B2 (ja) | 半導体装置及びその製造方法 | |
JP4502802B2 (ja) | 不揮発性メモリー素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110819 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |