TWI231570B - Dual fully-silicided gate MOSFETs - Google Patents

Dual fully-silicided gate MOSFETs Download PDF

Info

Publication number
TWI231570B
TWI231570B TW093105446A TW93105446A TWI231570B TW I231570 B TWI231570 B TW I231570B TW 093105446 A TW093105446 A TW 093105446A TW 93105446 A TW93105446 A TW 93105446A TW I231570 B TWI231570 B TW I231570B
Authority
TW
Taiwan
Prior art keywords
metal
gate
semiconductor device
transistor
item
Prior art date
Application number
TW093105446A
Other languages
English (en)
Other versions
TW200514199A (en
Inventor
Chuan-Yi Lin
Yee-Chia Yeo
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200514199A publication Critical patent/TW200514199A/zh
Application granted granted Critical
Publication of TWI231570B publication Critical patent/TWI231570B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1231570 五、發明說明α) 【發明所屬之技術領域】 本發明是有關於一種半導體元件，且特別是有關於一種具 有矽化金屬閘極之半導體元件。 【先前技術】 在超大型積體電路元件的製程中經常使用互補型金氧半導 體元件，例如場效型電晶體，而元件尺寸的縮小及低功率 消耗的要求是目前的趨勢。場效型電晶體尺寸的減少可改 善積體電路單位功能的操作速度、密度及成本 第1圖是基材11 0上之金氧半場效型電晶體。金氧半場效型 電晶體設有源極/汲極11 2及閘極11 6，在源極與沒極11 2之 間形成一通道11 8，閘極11 6係形成於一介電層1 2 0上，間 隙壁1 2 2位於閘極11 6的侧邊，並且在源極/汲極11 2及閘極 116上形成接觸墊或是矽化金屬墊124，源極/汲極112及/ 或接觸墊124可為凸起結構。隔離溝渠126用於互相隔離金 氧半場效型電晶體，或是隔離其他元件（未圖示）。 接觸墊124用於降低接觸電阻，並且常是由矽化金屬所組 成。此外，閘極11 6上接觸墊124之製程步驟與源極/汲極 112上接觸墊124之製程步驟相同，故具有相同的電氣特 性。然而’通常需要使源極/沒極11 2的碎化金屬具有不同 的操作特性。 此外’隨著半導體元件尺寸的縮小，需要使用金屬閘極 (例如完整的砍化金屬閘極）來進一步降低電阻值。習知技 術係於多晶半導體閘極上使用金屬石夕化製程來製造高導電
1231570 五、發明說明（2) 性的閘極，其中 材質。一般而言 換成鬲導電性材 NiSi金屬閘極之 矽化金屬閘極之 文獻。 然而為了產生不 要使用不同的石夕 因此需要一種雙 調整其特性或是 多晶半導體閘極為多晶矽材質或多晶矽鍺 ，金屬矽化反應製程將多晶半導體材質轉 質’在美國第6475874號專利之「鑲喪 高介電常數電晶體」中敘述一種具有完整 半導體元件的製造方法，在此引用為Z $ 同的半導體元件之功函數及電氣特性，需 化金屬，或是不同程度的金屬矽化製程。 重金屬矽化閘極結構之半導體元件，且可 使其特性最佳化’以用於特定的應用中。 【發明内容】 2此本發明提供一種具有雙重金屬矽化閘極之半導體元 件’用以減少、解決或是避免上述之問題，達到技術之功 效。 =本發明一較佳實施例中提供一種具有複數個電晶體之半 ^體7G件，其中係使用不同的金屬材質對電晶體的閘極進 行金屬矽化製程，且電晶體之源極/汲極區域進行矽化製 程所使用的金屬材質可與電晶體的閘極所使用的金屬材質 相同或是不相同。 在本發明另一較佳實施例中提供一種具有一電晶體之半導 體疋件的製造方法，此方法係對電晶體的閘極區域進行完 整的石夕化製程，並且在源極/汲極區域上形成蝕刻終止 層’之後對閘極進行金屬矽化製程，閘極與源極/汲極區
1231570 五、發明說明（3) ' *------ 二：使用的矽化金屬可為相同或是不相同。 體> ί =又7較佳實施例中提供一種具有第一及第二電晶 # ίΛ Μ導體疋件的製造方法，此方法係對第一及第二電晶 、/極進行矽化製程。於分別對第一及第二電晶體的源 厶/、極β區域進行發化製程時’係使用相同或是不相同的 ρ屬或是製程參數。同樣地，分別對第一及第二電晶體的 ^，進行石夕化製程時，係使用相同或是不相同的金屬或是 •程參數’此方法使源極/汲極區域及閘極分別產生金屬 石夕化物’產生不同的電氣特性，以適用於不同應用中。 【實施方式】 ^發明較佳之製程步驟及使用方法如下所述。然而值得注 意的是’本發明之精神適用於不同的實施態樣，特別是本 發明形成電晶體之閘極、源極及汲極的方法，熟悉此領域 技藝者於領悟本發明之精神，在不脫離本發明之精神範圍 内’當可對使用金屬矽化結構之態樣作些許更動潤飾及等 同之變化替換，其專利保護範圍當視後附之申請專利範圍 及其等同領域而定。 第2a-2i圖係繪示依照本發明一較佳實施例中進行第一種 方法之各個步驟時之一部份的晶圓2 0 0製程剖面示意圖。 在第2a圖中，晶圓200包括基材202，基材202上具有第一 電晶體204及第二電晶體206，第一電晶體204及第二電晶 體206分別包括閘極212、源極/汲極區域218以及在閘極 212與基材202之間的閘介電層216，間隙壁220位於閘極
1231570 、發明說明（4) 212的邊緣，隔離結構214隔絕第一電晶體2〇4、第二電晶 體206及其他結構。基材2〇2例如可為大型的半導體基材， 主要是摻雜濃度介於l〇i5 cnr3至1〇18 CDf3之基材2〇2，或是 h 絕，層上有半導體（S0I)之晶圓。其他材質例如可為鍺、· 石英、藍寶石及玻璃，亦可作為基材2〇2的材質。第2a圖 的結構係以標準的製程步驟進行，且可為題〇§、pM〇s結 或是其組合。 第2b圖繪示第一金屬層222形成於第2&圖之晶圓2〇〇上，覆 蓋第一電晶體204及第二電晶體206，第一金屬層222可& 單層或是多層…金屬，例如錄、銘、^屬 鈕、鎢、铒、锆、鉑及其組合之一，以鎳或是包含鎳之金 屬杈佳。在第2 c圖中，在自行對準之金屬矽化製程中使用 第一金屬層222形成第一電晶體204及第二電晶體2〇6之療 極/汲極區域218及閘極212的接觸墊。 、 車父佳貫施例中，使用習知的沉積製程形成第一金屬層 222，例如蒸鍍、濺鍍、化學氣相沉積（CVD)或是類似的製 程’第一金屬層222的厚度介於1〇至500埃之間，以1〇至 3 0 0埃之間較佳。 第2c圖顯示施行金屬矽化製程於第21)圖之晶圓2〇〇上，教 移除多餘之第一金屬層222。在鈍氣（較佳為氮氣）環境W 下’金屬矽化製程使用的溫度介於3 〇 〇 °c至11 〇 〇 °c之間， 持續〇·1至300秒，較佳為使用的溫度介於3〇〇 °c至750 ¾史 間，持續1至200秒。亦可選擇進行快速熱回火（RTA)製 程’以形成低電阻值的石夕化物。特定而言，在快速熱回
第9頁 1231570 五、發明說明（5) (RTA)製程中形成CoSh及TiSi2較佳，其使用的溫度介於 300 °C至1100°C之間，持續秒，回火溫度又以75〇 °C至1 000 °C之間較佳。 回火製程使第一金屬層222選擇性地與曝露的石夕區域（例如 源極/汲極區域21 8)及多晶半導體區域（例如閘極區域21 2) 進行反應’以形成金屬石夕化物。例如在較佳實施例中形成 錄金屬石夕化物’其中第一金屬層222的材質包括鎳，閘極 212的材質包括多晶矽。形成矽化金屬層之區域作為接觸 區域224。如熟習該項技術者所熟知，源極/汲極區域218 及閘極區域21 2的接觸區域224降低金屬内連線或是接觸插 塞（未圖式）與源極/汲極區域218之間的接觸阻值，或是降 低金屬内連線或是接觸插塞（未圖式）與閘極區域212之間 的接觸阻值。 接著移除高於第一金屬層222(第2b圖）的多餘材質，例如 ，用為接觸區域2 24與多餘的第一金屬層222材質之間具有 高選擇比的蝕刻劑。較佳實施例中，第一金屬層222包括 鎳，接觸區域224包括鎳金屬矽化物，較佳的蝕刻劑包括 硫，/過氧化氫、鹽酸（HC1)/過氧化氫、氨水（NH4〇H)/過氧 化氲或是混有以上敍刻劑的溶液。 第2d圖顯不形成介電層或是蝕刻終止層226於第2c圖的晶 圓200上。蝕刻終止層或是介電層2 26作為下述第“圖中 學機械研磨（CMP)製程之終止層，並使接觸窗的蝕刻製程 停止於蝕刻終止層之上，而不會對接觸區域224產生過蝕 刻（Over-etching)的情形。蝕刻終止層226為包含矽、
第10頁 1231570 五、發明說明（6) • 〜、 _ 氮、氧或是碳等成分之材質，以氮化石夕或是氮氧化石夕較 佳。亦可在温度介於250 C至650 C之間’以含珍及含氮氣 體作為其反應氣體來源，使用化學氣相沉積或是物理氣象 沉積形成钱刻終止層2 2 6。餘刻終止層2 2 6的厚度介於5 〇至 2000埃之間’以50至800埃之間較佳。本發明亦可選擇使 用氧化碎覆盍钱刻終止層2 2 6 ’並於後續的製程步驟中使 用低介電常數的介電層覆蓋閘極，以移除連結於閘極之多 餘的Ml内連線部份，本發明係使用介於250 °c至650 °C之溫 度進行化學氣相沉積來形成氧化矽。 第2e圖顯示進行化學機械研磨（CMP)製程，以曝露閑極212 之晶圓200。化學機械研磨（CMP)製程係停止於閘極212之 金屬矽化區域，或是閘極212之多晶半導體區域之上。接 著移除閘極212上的蝕刻終止層226，以曝露出閘極212， 以進行後續的金屬矽化製程。當進行閘極2丨2區域的金屬 石夕化製程時，閘極21 2區域以外的蝕刻終止層2 2 6仍然保 留’以保護位於源極/汲極區域218的接觸區域224。 第2f圖繪示第二金屬層23〇形成於第。圖之晶圓2〇〇上並進 型圖案化。如上所述，本發明之一較佳實施例十，提供一 種選擇性地形成源極/汲極區域218及閘極212之金屬矽化 ，觸區域的方法，本發明第2a-2i圖之較佳實施例中使用 f 一製程步驟形成金屬矽化的源極/汲極區域，並且在後 續的步，中分別形成金屬矽化的閘極區域，因此本發明之 製程使每個閑極對其操作功能或是特性最佳化，例如改變 電晶體的功函數。
1231570 五、發明說明（7) 因此，在第2f圖中顯示形成並且圖案化第二金屬層23〇， 使第一金屬層230覆盍弟一電晶體2〇4的閘極212。第二金 屬層230可為單層或是多層之矽化金屬，例如鎳、始、 銅、鉬、鈦、鈕、鎢、餌、锆、鉑及其組合之一，如上所 述，第二金屬層230也可覆蓋其他結構，例如第二電晶體 206之閘極212，以提供一種與第一電晶體2〇4的閘極21 2不 同之源極/汲極區域21 8金屬矽化物之形成方法。 第二金屬層2 3 0所使用的矽化物金屬可與源極/汲極區域 2 1 8之碎化物金屬相同或是不同，且本發明係使用化學氣 相沉積（CVD)或是物理氣象沉積（PVD)來形成第二金屬層 230 〇 第2g圖顯示施行金屬矽化製程於第2f圖之晶圓2〇〇上，並 移除第二金屬層230之多餘材質。值得注意的是，因為第 二金屬層230僅與第一電晶體204的閘極212之多晶半導體 接觸，所以只有第一電晶體204的閘極212在第二金屬矽化 製程步驟的部分才會產生金屬矽化物。 金屬矽化製程例如可使用回火製程，較佳實施例中，第二 金屬層230包含鎳，且閘極212的厚度介於1〇〇至1〇〇〇埃之 間，回火的溫度介於300 °C至llOOt：之間，持續0.1至300 秒，其中又以溫度介於300 °C至750。0之間，持續1至200秒 較佳。亦可遠則性地再進行快速熱回火（RTA )製程，以進 一步使其物質相（phase)轉變成低電阻值的矽化物。特定 而言，在快速熱回火（RTA)製程中形成CoSi2及TiSi2較佳， 使用的溫度介於300 °C至1100 °C之間，持續0· 1至300秒，
第12頁 1231570 五、發明說明（8) 又以750 °C至1 〇0〇 °C之間較佳。回火製程的參數係根據不 同的金屬材質及其厚度而改變，此外本發明利用回火參數 控制金屬矽化製程的深度’其中對閘極2丨2進行完全的金 屬石夕化製程較佳。 接者移除第一金屬層230的多餘材質，例如使用對第二金 屬層230、第二電晶體206及蝕刻介電層226之間具有高選 擇比的#刻劑進行餘刻。較佳實施例中，第二金屬層23〇 包括鎳，蝕刻終止層2 2 6包含矽及氮，較佳的蝕刻劑包括 硫，/過氧化氫、鹽酸（HC1) /過氧化氫、氨水（NH4〇H) /過氧 化氫或疋混有以上餘刻劑的溶液。例如當第二金屬層2 3 〇 的材質為鈦，則使用硫酸及H2〇2或是氨水（NH4〇H)及仏％之 溶液為韻刻劑，當第二金屬層23〇的材質為鈷，則使用硫 酉文及H2 〇2之溶液為餘刻劑。 ^2h圖繪示第三金屬層232形成於第2§圖之晶圓2〇〇上並進 ，圖案化。如上所述，在本發明之一實施例中，當分別對 巧一電晶體204及第二電晶體2〇6之閘極212進行金屬矽化 製，時’本發明係利用單一製程對第一電晶體2 0 4及第二 體2 0 6之閘極21 2進行金屬矽化製程。本發明之一較佳 只施例中’對第一電晶體204及第二電晶體206之閘極212 $金屬石夕化製程使其閘極2丨2的操作特性客製化，第三金 .層232形成於第二電晶體2 06之閘極212上並進行圖案 化。 $二金屬層23 2可為單層或是多層結構，且其材質可包含 ”金屬化第一電晶體204及第二電晶體206之源極/汲極區
第13頁 1231570 五、發明說明（9) 域218及閘極212所使用的相同金屬。此外，第三金屬層 232使用的材質亦可包含與金屬化第一電晶體204之源極/ 汲極區域218及/或閘極212所使用的不相同金屬。第三金 屬層232可為錄、銘、銅、麵、欽、钮、鶴、斜、錯、名白 及其組合之一，且本發明係使用化學氣相沉積（CVD)或是 物理氣象沉積（PVD)來形成第三金屬層232，厚度介於50至 1 0 0 0埃之間。 第2i圖顯示施行金屬矽化製程於第2h圖之晶圓200上，並 移除第三金屬層232之多餘材質。值得注意的是，因為第 三金屬層232僅與第二電晶體206的閘極212之多晶半導體 接觸，所以只有第二電晶體206的閘極212在第三金屬矽化 製程步驟的部分才會產生金屬矽化物。 金屬矽化製程例如可使用回火製程，較佳實施例中，第三 金屬層232及第二電晶體206的閘極212之厚度介於5〇至 1〇〇〇埃之間，回火的溫度介於300 °C至1100 °c之間，在氮 氣中持續0· 1至300秒，以溫度介於300 °c至750 °C之間，持 續1至200秒較佳。亦可選擇再進行快速熱回火（RTA)製 程’以形成低電阻值的矽化物。特定而言，在快速熱回火 UTA)製程中形成Cosh及TiSh較佳，使用的溫度介&3〇〇 C至11〇〇 c之間’持續0.1至300秒，又以750 °C至1〇〇〇 °c 之間較佳。回火衣私的參數係根據不同的材質及厚度而改 變，此外本發明利用回火參數來控制金屬矽化製程的深 度。 / 值得注意的是，第二回火製程可能影響前面步驟所形成的
1231570 五、發明說明（10) 金屬石夕化物之電阻值或片電阻值，例 步驟的阻值會增加，在較佳實施例中每屬石夕化製程 算低於前一個回火步驟的熱預算。在 =火步驟的熱預 沉積第二及第三金屬層之後再進行回火中， 製程。 表程或疋金屬矽化 接著移除第三金屬層232的多餘材質，例 第三金屬層232材質與餘刻終止層2 26之吏子多餘的 糊’或是使用對多餘的第三金屬層232-有-選擇比的 晶體204及第二電晶體206之閘極21 2之間且：：：：-電 餘刻劑。較佳實施例中，第三金屬層232包：3^比的 止層2 2 6包切及氮，較佳的钱刻劑包括二鎳’，刻， 鹽酸（HC1)/過氧化氫、氨水（NH4〇H)/過氧化、氧、 上钱刻劑的溶液。 里3疋混有以 之後進行標準的製程步驟，以完成半導體元 驟，例如形成内層介電層（ILD)及接觸區域。、。構之步 第3a-3k圖係繪示依照本發明一較佳實施例中進 方法之各個步驟時之一部份晶圓2〇〇的製程刊面一種 熟悉此領域技藝者應能領悟上述本發明之種方愚圖。 提供對第一電晶體的間極與第二電晶體的閉即 化製程之方法，在單-製程步驟中，第一電晶;=行石夕 晶體的源極/汲極區域之金屬矽化製程類似。 弟一電 不對第一電晶體及第二電晶體的源極/汲極區域以圖顯 電晶體及第二電晶體的閘極分別進行金屬矽化製 一 有效地控制半導體元件的電氣特性。 ’以更
第15頁 1231570 五、發明說明（11) 在第3a圖中，晶圓300類似於第2a圖之晶圓200。晶圓300 包括基材302，基材302上具有第一電晶體304及第二電晶 體3 06，第一電晶體3〇4及第二電晶體3〇6分別包括閘極 308、源極/汲極區域310以及在閘極3〇8與基材3〇2之間的 閘介電層31 2，間隙壁31 4位於閘極3 0 8的邊緣，隔離結構 316隔絕第一電晶體304、第二電晶體3〇6及其他結構。基 材302例如可為大型的半導體基材，主要是摻雜濃度介於 1〇15 cnr3至1(P cnr3之基材302，或是絕緣層上有半導體 (SOI)之晶圓，其他材質例如可為鍺、石英、藍寶石及玻 璃亦可作為基材3 0 2的材質。第3 a圖的結構係以標準的製 程步驟進行之，且可為⑽⑽、PM〇s結構或是其組合。 $3b圖繪示第一金屬層32〇形成於第仏圖之晶圓3〇〇上，覆 蓋第一電晶體304，第一電晶體3〇4用於後續的製程，以對 第一電晶體304的源極/汲極區域310及閘極3〇8進行矽化製 耘。第一金屬層320可為單層或是多層之矽化金屬，例如 鎳、鈷、銅、鉬、鈦、鈕、鎢、餌、鍅、鉑及其組合之 一，以鎳或是包含鎳之金屬較佳。較佳實施例中，使用習 知的沉積製程形成第一金屬層32〇，例如蒸鍍、濺鍍或是 化學氣相沉積（CVD)，第一金屬層32〇的厚度介於1〇至5〇() 埃之間，以10至300埃之間較佳。 第3c圖顯示施行金屬矽化製程於第化圖之晶圓3〇〇上， 移除第一金屬層320之多餘材質，金屬矽化 度介於·。C至之間，在氮氣下持續〇1至二的：， 較佳實施例中，所使用的溫度介於3〇〇。〇至6〇〇。〇之間，持
1231570
續1至j00秒較佳。回火製程使第一金屬層320選擇與接觸 f曝路的石夕區域及多晶半導體區域進行反應，亦即第一電 曰^體304之源極/汲極區域310及閘極308。由於進行回火製 程之故’ 一部份的源極/汲極區域3 10及閘極308產生金屬 石夕化物’以提供内連線（未圖示）具低阻值之接觸區域，此 金屬石夕化區域係作為接觸區域322。 接著移除多餘之第一金屬層320 (第3b圖）的材質，例如對 使用接觸區域3 22與多餘的第一金屬層320材質之間具有高 選擇比的蝕刻劑。較佳實施例中，第一金屬層320包括 鎳，接觸^區域322包括鎳金屬矽化物，較佳的蝕刻劑包括 硫，/過氧化氫、鹽酸（HC1)/過氧化氫、氨水（nH4〇h)/過氧 化氫或是混有以上蝕刻劑的溶液。 =3d及3e圖顯示對第3c圖之晶圓進行類似第扑及仏圖之製 私二驟主要疋針對弟二電晶體306而非第一電晶體， ，第3d圖中，形成第二金屬層33〇於第二電晶體上，在 苐3e圖中，進行金屬矽化物製程並移除多餘的第二金 類似於第一金屬層320，第二金屬層33〇可為單層声， 石夕化金屬例如可為鎳、始、銅、鉬、鈦、组、鶴、 ，、始及其組合之-，以鎳或是包含銻之金屬較佳、。較 巧例中’使用習知的沉積製程形成第二金屬層33。，你 如療鍍、濺鍍或是化學氣相沉積（C VD)，篦-a g 厚度介於10至50 0埃之間，以10至3 00埃之間較佳層330的 第二金屬層330的材質可與第一金屬層32〇的姑哲 何為相同或是
1231570 五、發明說明（13) 不相同。此外，第3e圖的矽化製程參數可與第3c圖的矽化 製程參數相同或是不相同，根據時間、溫度、周圍氣體或 是其組合之一作變動。藉由使用不同的金屬材質及不同的 金屬矽化製程參數，用以分別調整第一電晶體304及第二 電晶體306的源極/没極區域310之電氣特性。 接著移除高於第二金屬層330(第3d圖）的材質，例如使用 對第一電晶體304金屬矽化區域、第二電晶體306金屬矽化 區域及多餘的第二金屬層330材質之間具有高選擇比之蝕 刻劑。較佳實施例中，第二金屬層330包括鎳，接觸區域 3 2 2包括鎳金屬石夕化物，較佳的姓刻劑包括硫酸/過氧化 氫、鹽酸（HC1)/過氧化氫、氨水（ΝΗ40Η)/過氧化氫或是混 有以上蝕刻劑的溶液。 第3f圖繪示形成一钱刻終止層332於第3e圖之晶圓3〇〇上， 蝕刻終止層332作為以下所述之化學機械研磨（CMp)製程之 蝕刻終止層，如第3g圖所示。例如在250 °C至650 〇C溫度之 間’使用化學氣相沉積（CVD)或是物理氣象沉積（pyd)，使 用含石夕、氮的氣體來反應形成钱刻終止層3 3 2。钱刻終止 層332的厚度介於50至2000埃之間，以50至800埃之間較 佳。 ' 弟3g圖繪示對第3f圖之晶圓300進行化學機械研磨（cjjp)， 以曝露第一電晶體304及第二電晶體306之閘極3〇8。化學 機械研磨（CMP)係停止於第一電晶體304及第二電晶體3〇6 之閘極308的金屬矽化區域上，或是停止於第一電晶體3〇4 及第二電晶體306之閘極308的多晶半導體上。閘極3〇8以
1231570
五、發明說明（14) 外的區域之姓刻終止層3 3 2仍然存在，以於石夕化製程中保 護源極/汲極區域310。 μ 第3h圖顯示形成第三金屬層340於晶圓300之第一電晶體上 304。值得注意的是，第三金屬層340接觸於第一電晶體 304的閘極308，但由於蝕刻終止層332介於其間，故不盘 第一電晶體304的源極/沒極310接觸。此種方式，可以分 別決定第一電晶體304的閘極308及源極/汲極區域31〇之"7金 屬矽化程度。 較佳實施例中，第三金屬層340所形成的矽化金屬與第一 電晶體304的源極/汲極區域310之矽化金屬相同，然而， 亦可使用不同的矽化金屬。本發明使用習知的沉積技術， 例如濺鍍來形成第三金屬層340，第三金屬層340的厚度介 於100至1 000埃之間，以100至800埃之間較佳。 第3 i圖顯示施行金屬石夕化製程於第3 h圖之晶圓3 〇 〇上，並 移除多餘之第三金屬層340 (第3h圖）。金屬矽化製程使用 的溫度介於300 °C至1100 °C之間的回火製程，在氮氣下持 、、灵〇 · 1至3 0 0秒。較佳實施例中，所使用的溫度介於3 〇 〇 〇c 至7 5 0 C之間’持續1至2 0 0秒較佳。由於使用回火製程， 第一電晶體304的閘極308將產生金屬矽化的效果，並可針 對特殊的應用調整矽化的程度。 接著移除多餘之第三金屬層340 (第3h圖），例如使用對多 餘的第三金屬層340與第一電晶體304及第二電晶體306之 砂化閘極308之間具有高選擇比之蝕刻劑。較佳實施例 中’第三金屬層340包括鎳，接觸區域3 22包括鎳金屬矽化
1231570 五、發明說明（15) 物，較佳的银刻劑包括硫酸/過氧化氫、鹽酸) /過氧 化氫、氨水（NH4〇H)/過氧化氫或是混有以上蝕刻劑的溶 液0 第3 j及3k圖顯示第3i圖之晶圓300進行類似第3h及3i圖之 製程步驟，主要是針對第二電晶體3〇6而非第一電晶體 304。在第3j圖中，形成第四金屬層35〇於第二電晶體上 306上，在第3k圖中，進行金屬矽化物製程並移除多餘的 第四金屬層350。 類似於第三金屬層340，第四金屬層350可為單層或多層的 矽化金屬，矽化金屬例如可為鎳、鈷、銅、鉬、鈦、鈕、 鎬、卸1、錯、鉑及其組合之一。較佳實施例中，使用習知 的沉積製程形成第四金屬層350，例如濺鍍或是化學氣相 沉積（CVD)。第四金屬層350所形成的硬化金屬與第二電晶 體306的源極/汲極區域31〇之矽化金屬相同，然而，亦可 使用不同的矽化金屬。第四金屬層35〇的厚度介於1〇〇至 1 0 0 0埃之間，以1 〇 〇至8 〇 〇埃之間較佳。 此外’第3k圖的矽化製程與第3i圖的矽化製程不相同。可 修改時間、溫度、周圍氣體或是其組合之一的製程參數， 以說明不同的金屬或是矽化製程之使用。藉由使用不同的 金屬材質及不同的金屬矽化製程，以分別調整第一電晶體 304及第二電晶體3〇6的閘極3〇8之電氣特性。 接著移除多餘之第四金屬層350 (第3j圖），例如使用對多 餘的第四金屬層350與第一電晶體304及第二電晶體306之 間極308矽化區域之間具有高選擇比的蝕刻劑。較佳實施 1231570 五、發明說明（16) 例中，第四金屬層350包括鎳，接觸區域322包括鎳金屬矽 化物，較佳的蝕刻劑包括硫酸/過氧化氫、鹽酸（HC1)/過 氡化氫、氨水（ΝΙΟΗ)/過氧化氫或是混有以上蝕刻劑的溶 液0 之後進行標準的製程步驟，以完成半導體元件的結構之步 驟’例如形成内層介電層（ILD)及接觸區域。 在前述說明書中，以用特定的實施例說明本發明，任 習此技藝者，在不脫離本發明之精神和範圍内，合、 種之更動與潤飾，因此說明書及圖式係為說明之=音各 非用以限定本發明。 "圖’ 例如，當本發明已用於製造兩個半導體元件，更 多的半導體元件之製造，其中係料個半導體元件 屬矽化製程。料，即使是在單一製程步驟 ：金 汲極區域之矽化製程，亦可對源極及汲極分別進^極/ 程，以使源極及汲極具有不同的電氣特性。 匕製 雖然本發明已以較佳實施例揭露如上，然其並 本發明，任何熟習此技藝者，在不脫離本^明之=限定 圍内，當可作各種之更動與潤飾，因此本發明之二:和範 當視後附之申請專利範圍所界定者為準。例如;'邊範阖 同的材質及不同的厚度，因此本發明適用於盆=使用不 構及材質，故說明書及圖式係為說明之示音^，不同的麵 定本發明。 Μ鬩，非用以限
1231570 圖式簡單說明 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂，特舉較佳實施例，並配合所附圖式，作詳細說明如 下： 第1圖是一對電晶體之剖面示意圖。 第2a-2 i圖係繪示依照本發明一較佳實施例中形成雙金屬 矽化閘極電晶體之製程剖面示意圖。 第3a-3k圖係繪示依照本發明一較佳實施例中分別形成源 極/汲極與閘極之金屬矽化電晶體之製程剖面示意圖。 [元 丨件 代 表符號簡單說明 ] 112 源 極/ >及極 116 閘 極 118 通 道 120 介 電 層 122 間 隙 壁 124 接 觸 墊 126 溝 渠 200 晶 圓 202 基材 204 第 一 電 晶 體 206 第 二 電晶體 212 閘 極 214 隔 離 結構 216 閘 介 電 層 218 源 極/汲極區域 220 間 隙 壁 222 第 一 金屬層 224 接 觸 區 域 226 蝕 刻 終止層 230 第 二 金 屬 層 232 第 三 金屬層 300 晶 圓 302 基材 304 第 - 電 晶 體 306 第 電晶體 308 閘 極
第22頁 1231570 圖式簡單說明 310 源極/汲極區域 314 間隙壁 320第一金屬層 330第二金屬層 340第三金屬層 31 2閘介電層 31 6 隔離結構 322接觸區域 3 3 2蝕刻終止層 350第四金屬層
第23頁

Claims (1)

1231570 六、申請專利範圍 1 · 一種製造半導體元件的方、土 f 厶廛切外六立从v々键 万去，至少包含下列步驟·· 金屬碎化在基材上之第—雷曰μ 域· 日日體的一源極區域及一汲極區 在該源極區域及該汲極區域卜π 人_ Α „ ^ 4上形成一介電層；以及 金屬石夕化該第一電晶體的閘極。 2·如申睛專利範圍第1項所述之製造半導體元件的方法， 其中在金屬矽化該源極區域及該汲極區域的步驟中， 用相同的製程步驟。 ” 3 ·如申請專利範圍第1項所述之製造半導體元件的方法， 其中在金屬矽化該源極區域及該汲極區域的步驟中，係局 部金屬矽化該閘極。 〃 ° 4·如申請專利範圍第1項所述之製造半導體元件的方法， 其中在金屬矽化該源極區域及該汲極區域的步驟中，係完 整金屬矽化該閘極。 5 ·如申請專利範圍第1項所述之製造半導體元件的方法， 其中金屬矽化該閘極的方法係形成第一金屬層於該閘極上 並且進行回火製程。 6.如申請專利範圍第5項戶斤述之製造半導體元件的方法， 其中該第一金屬層至少包含複數層金屬層。
I231570 六 、申請專利範圍 7·如申請專利範圍第1項所述之製造半導體元件的方法， 其中金屬矽化該源極區域及該汲極區域的方法係形成第一 金屬層於該源極區域及該汲極區域上並進行回火製程，而 且金屬矽化該閘極的方法係形成第二金屬層於該閘極上並 進行回火製程。 8·如申請專利範圍第7項所述之製造半導體元件的方法， 其中該第一金屬層的材質與該第二金屬層的材質不同。 9·如申請專利範圍第7項所述之製造半導體元件的方法， 其中該第二金屬層至少包含複數層金屬層。 1 〇·=申請專利範圍第7項所述之製造半導體元件的方 法八在金屬石夕化該源極區域及該；j；及極區域的步驟中， 係局部金屬矽化該閘極。 11 ·如申請專利範圍 法，其中該介電層至 第1項所述之製造半導體元件的方 少包含氮化矽層或是氮氧化矽層。 12· 法 13. 如申請專利範囹 更包含形点，第1項所述之製造半導體元件的方 更…成乳化秒層於該介電層上之步驟。 一種製造半導辦_ 疋件的方法，至少包含下列步驟
1231570
金屬矽化第一電晶體的第一源極/汲極區域； 金屬矽化第二電晶體的第二源極/汲極區域； =^二電層於該第一電晶體的該第一源極/汲極區域上 口乂 電日日體的該第二源極/沒極區域上； 金屬石夕化該第一電晶體的第一閘極；以及 金屬矽化該第二電晶體的第二閘極。
14·如申請專利範圍第13項所述之製造半導體元件的方 法其中金屬石夕化該第一源極/沒極區域的步驟係沉積第 一金屬層並且進行回火製程。 15·如I中請專利範圍第丨4項所述之製造半導體元件的方 法’其中該第一金屬層至少包含複數層金屬層。 16·如申請專利範圍第13項所述之製造半導體元件的方 法’其中在金屬矽化該第一源極/汲極區域及該第二源極/ 沒極區域的步驟中係使用不同的金屬材質。 1 7 ·如申請專利範圍第13項所述之製造半導體元件的方 法，其中金屬矽化該第一閘極及該第二閘極的步驟中係使 用不同的金屬材質。 1 8·如申請專利範圍第1 3項所述之製造半導體元件的方 法，其中在金屬矽化該第一源極/汲極區域的步驟中，係
第26頁 !231570
局部金屬矽化該第一閘極。 19·如申請專利範圍第丨3項所述之製造半導體元件的方 法’其中在金屬矽化該第二源極/汲極區威進行的步驟 中’係局部金屬矽化該第二閘極。 20·如申請專利範圍第13項所述之製造半導體元件的方 法’其中在金屬矽化該第一閘極的步驟中，係完整金屬矽 化該第一閘極。 21·如申請專利範圍第13項所述之製造半導體元件的方 法，其中在金屬矽化該第二閘極的步驟中，係完整金屬石夕 化該第二閘極。 22·如申請專利範圍第13項所述之製造半導體元件的方 法，其中在金屬矽化該第一閘極的步驟中，係形成第三金 屬層於該第一閘極上並且進行回火製程。 2 3 ·如申請專利範圍第1 3項所述之製造半導體元件的方 法，其中在金屬矽化該第二閘極的步驟中，係形成第四金 屬層於該第二閘極上並且進行回火製程。 24·如申請專利範圍第13項所述之製造半導體元件的方 法，其中該介電層至少包含氮化石夕層或疋氮氧化石夕層。
第27頁 1231570
25. 法 如申請專利範圍第i 3 更包含形成氧化矽層 項所述之製造半導體元件的 於該介電層上之步驟。 方 26· —種半導體元 一第一電晶體；以 一第二電晶體，其 源極、一沒極及一 晶體的閘極使用不 件，至少包括： 及 中該第一電晶體及 閘極，該第一電晶 同的金屬材質進行 該第二電晶體包含— 體的閘極與該第二電 金屬矽化製程。 2 7·如申請專利範圍第26項所述之半導體元件，其中該 一電晶體的閘極具有完整的矽化金屬物。 28·如申請專利範圍第26項所述之半導體元件，其中該第 二電晶體的閘極具有完整的矽化金屬物。 29·如申請專利範圍第26項所述之半導體元件，其中該第 一電晶體的源極及汲極的矽化製程使用第一金屬，且該第 二電晶體的源極及汲極的矽化製程使用第二金屬。 30.如申請專利範圍第26項所述之半導體元件，其中該第 一電晶體的源極及汲極之矽化製程所使用的金屬係選自 鎳、鈷、銅、鉬、鈦、钽、鎢、铒、锆、顏及其組合之
1231570 六、申請專利範圍 31. 如申請專利範圍第26項所述之半導體元件，其中該第 一電晶體的閘極之矽化製程所使用的金屬係選自鎳、鈷、 銅、錮、鈦、钽、鎢、斜、錯、始及其組合之一。 32. 如申請專利範圍第26項所述之半導體元件，其中該第 二電晶體的源極及汲極之矽化製程所使用的金屬係選自 錄、始、銅、19、鈦、组、鶴、斜、錯、麵及其組合之
33.如申請專利範圍第26項所述之半導體元件，其中該第 二電晶體的閘極之矽化製程所使用的金屬係選自鎳、鈷、 銅、鉬、鈦、鈕、鶴、斜、結、顧及其組合之一。
第29頁
TW093105446A 2003-10-03 2004-03-02 Dual fully-silicided gate MOSFETs TWI231570B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/678,710 US6905922B2 (en) 2003-10-03 2003-10-03 Dual fully-silicided gate MOSFETs

Publications (2)

Publication Number Publication Date
TW200514199A TW200514199A (en) 2005-04-16
TWI231570B true TWI231570B (en) 2005-04-21

Family

ID=34393996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093105446A TWI231570B (en) 2003-10-03 2004-03-02 Dual fully-silicided gate MOSFETs

Country Status (2)

Country Link
US (1) US6905922B2 (zh)
TW (1) TWI231570B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849509B2 (en) * 2002-12-09 2005-02-01 Intel Corporation Methods of forming a multilayer stack alloy for work function engineering
US7056782B2 (en) * 2004-02-25 2006-06-06 International Business Machines Corporation CMOS silicide metal gate integration
US7498641B2 (en) * 2004-05-28 2009-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Partial replacement silicide gate
US7667275B2 (en) * 2004-09-11 2010-02-23 Texas Instruments Incorporated Using oxynitride spacer to reduce parasitic capacitance in CMOS devices
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
DE102004052577B4 (de) * 2004-10-29 2010-08-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
JP4440080B2 (ja) * 2004-11-12 2010-03-24 株式会社東芝 半導体装置およびその製造方法
US7064025B1 (en) * 2004-12-02 2006-06-20 International Business Machines Corporation Method for forming self-aligned dual salicide in CMOS technologies
US7122472B2 (en) * 2004-12-02 2006-10-17 International Business Machines Corporation Method for forming self-aligned dual fully silicided gates in CMOS devices
US7645687B2 (en) * 2005-01-20 2010-01-12 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate variable work function gates for FUSI devices
US7148097B2 (en) * 2005-03-07 2006-12-12 Texas Instruments Incorporated Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
JP5015446B2 (ja) * 2005-05-16 2012-08-29 アイメック 二重の完全ケイ化ゲートを形成する方法と前記方法によって得られたデバイス
US20060281255A1 (en) * 2005-06-14 2006-12-14 Chun-Jen Chiu Method for forming a sealed storage non-volative multiple-bit memory cell
EP1744351A3 (en) 2005-07-11 2008-11-26 Interuniversitair Microelektronica Centrum ( Imec) Method for forming a fully silicided gate MOSFET and devices obtained thereof
US20070013012A1 (en) * 2005-07-13 2007-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Etch-stop layer structure
US7273777B2 (en) * 2005-08-02 2007-09-25 International Business Machines Corporation Formation of fully silicided (FUSI) gate using a dual silicide process
JP2007141903A (ja) * 2005-11-15 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
US20080299767A1 (en) * 2005-11-21 2008-12-04 Freecale Semiconductor, Inc Method for Forming a Semiconductor Device Having a Salicide Layer
US20070120199A1 (en) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc. Low resistivity compound refractory metal silicides with high temperature stability
KR100698013B1 (ko) * 2005-12-08 2007-03-23 한국전자통신연구원 쇼트키 장벽 관통 트랜지스터 및 그 제조 방법
US20070178683A1 (en) * 2006-02-02 2007-08-02 Texas Instruments, Incorporated Semiconductive device fabricated using a two step approach to silicide a gate and source/drains
US7560379B2 (en) * 2006-02-07 2009-07-14 Texas Instruments Incorporated Semiconductive device fabricated using a raised layer to silicide the gate
US20070222035A1 (en) * 2006-03-23 2007-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Stress intermedium engineering
US7459382B2 (en) * 2006-03-24 2008-12-02 International Business Machines Corporation Field effect device with reduced thickness gate
US20070296052A1 (en) * 2006-06-26 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicide regions and resulting MOS devices
US7429526B1 (en) 2006-07-11 2008-09-30 Xilinx, Inc. Method of forming silicide gate with interlayer
KR20080008797A (ko) * 2006-07-21 2008-01-24 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
US7675118B2 (en) * 2006-08-31 2010-03-09 International Business Machines Corporation Semiconductor structure with enhanced performance using a simplified dual stress liner configuration
US7410854B2 (en) * 2006-10-05 2008-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making FUSI gate and resulting structure
US20080093682A1 (en) * 2006-10-18 2008-04-24 Liang-Gi Yao Polysilicon levels for silicided structures including MOSFET gate electrodes and 3D devices
KR100836763B1 (ko) * 2006-12-28 2008-06-10 삼성전자주식회사 반도체 소자 및 그 형성 방법
US20080164529A1 (en) * 2007-01-08 2008-07-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US7768072B2 (en) * 2007-03-27 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Silicided metal gate for multi-threshold voltage configuration
US7861406B2 (en) * 2007-03-29 2011-01-04 Intel Corporation Method of forming CMOS transistors with dual-metal silicide formed through the contact openings
US7678694B2 (en) * 2007-04-18 2010-03-16 Taiwan Semicondutor Manufacturing Company, Ltd. Method for fabricating semiconductor device with silicided gate
US7960280B2 (en) * 2007-08-24 2011-06-14 Texas Instruments Incorporated Process method to fully salicide (FUSI) both N-poly and P-poly on a CMOS flow
US20090053883A1 (en) * 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
DE102008064671B4 (de) * 2008-11-28 2011-03-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
US8241971B2 (en) * 2009-09-17 2012-08-14 International Business Machines Corporation MOSFET with a nanowire channel and fully silicided (FUSI) wrapped around gate
US9093424B2 (en) 2013-12-18 2015-07-28 International Business Machines Corporation Dual silicide integration with laser annealing
US9209252B2 (en) 2013-12-18 2015-12-08 Taiwan Semiconductor Manufacturing Company Limited Formation of nickel silicon and nickel germanium structure at staggered times

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303309A (ja) * 1997-02-25 1998-11-13 Sanyo Electric Co Ltd 半導体装置及び半導体装置の製造方法
US6610564B2 (en) * 2000-03-03 2003-08-26 Shinichi Fukada Method of fabricating semiconductor device
US6037233A (en) * 1998-04-27 2000-03-14 Lsi Logic Corporation Metal-encapsulated polysilicon gate and interconnect
US6074915A (en) * 1998-08-17 2000-06-13 Taiwan Semiconductor Manufacturing Company Method of making embedded flash memory with salicide and sac structure
US6204103B1 (en) * 1998-09-18 2001-03-20 Intel Corporation Process to make complementary silicide metal gates for CMOS technology
US6136705A (en) * 1998-10-22 2000-10-24 National Semiconductor Corporation Self-aligned dual thickness cobalt silicide layer formation process
US6040606A (en) * 1998-11-04 2000-03-21 National Semiconductor Corporation Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
US6150243A (en) * 1998-11-05 2000-11-21 Advanced Micro Devices, Inc. Shallow junction formation by out-diffusion from a doped dielectric layer through a salicide layer
US6211026B1 (en) * 1998-12-01 2001-04-03 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors
JP3235583B2 (ja) * 1999-01-19 2001-12-04 日本電気株式会社 半導体装置の製造方法
US6620718B1 (en) * 2000-04-25 2003-09-16 Advanced Micro Devices, Inc. Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device
US6475874B2 (en) 2000-12-07 2002-11-05 Advanced Micro Devices, Inc. Damascene NiSi metal gate high-k transistor
US6465309B1 (en) 2000-12-12 2002-10-15 Advanced Micro Devices, Inc. Silicide gate transistors
US6660600B2 (en) * 2001-01-26 2003-12-09 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors
US6518154B1 (en) 2001-03-21 2003-02-11 Advanced Micro Devices, Inc. Method of forming semiconductor devices with differently composed metal-based gate electrodes
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
US6642119B1 (en) * 2002-08-08 2003-11-04 Advanced Micro Devices, Inc. Silicide MOSFET architecture and method of manufacture

Also Published As

Publication number Publication date
US20050074932A1 (en) 2005-04-07
US6905922B2 (en) 2005-06-14
TW200514199A (en) 2005-04-16

Similar Documents

Publication Publication Date Title
TWI231570B (en) Dual fully-silicided gate MOSFETs
TWI241689B (en) Semiconductor device including insulated-gate field-effect transistor, and method for manufacturing the same
JP4722448B2 (ja) 半導体の接続領域の接触抵抗を低減する方法
CN108074820A (zh) 半导体器件及其形成方法
TW445646B (en) Fabrication method of semiconductor device using selective epitaxial growth
JP2008515190A (ja) 金属ゲート電極半導体デバイス
WO2008106413A2 (en) Formation of fully silicided gate with oxide barrier on the source/drain silicide regions
JP5372617B2 (ja) 半導体装置の製造方法
TW200810110A (en) Semiconductor device and manufacturing method thereof
TW200820437A (en) Semiconductor devices and fabrication methods thereof
TWI650798B (zh) 半導體元件結構及其形成方法
US6187675B1 (en) Method for fabrication of a low resistivity MOSFET gate with thick metal silicide on polysilicon
KR100722936B1 (ko) 모스 전계효과 트랜지스터 및 그 제조방법
JP2008527743A (ja) Ｃｍｏｓデバイスの自己形成金属シリサイド化ゲート
US6326291B1 (en) Fabrication of a wide metal silicide on a narrow polysilicon gate structure
JP2002184717A5 (zh)
JP2005303261A (ja) 半導体装置およびその製造方法
EP1035565A2 (en) Method of manufacturing semiconductor device including high-temperature heat treatment
US20060228844A1 (en) Integration scheme for fully silicided gate
JP4882287B2 (ja) 半導体装置
JP3101568B2 (ja) 半導体装置の製造方法
KR20110021782A (ko) 컨택트 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
TW486752B (en) Double self-aligned silicide manufacture process
TWI220535B (en) A novel process for preparation of the metal silicide
TW531795B (en) Self-aligned metal silicide process using cobalt silicide

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent