TWI225705B - Electrostatic discharge protection device and manufacturing method thereof - Google Patents

Electrostatic discharge protection device and manufacturing method thereof Download PDF

Info

Publication number
TWI225705B
TWI225705B TW092112088A TW92112088A TWI225705B TW I225705 B TWI225705 B TW I225705B TW 092112088 A TW092112088 A TW 092112088A TW 92112088 A TW92112088 A TW 92112088A TW I225705 B TWI225705 B TW I225705B
Authority
TW
Taiwan
Prior art keywords
source
drain
layer
doped region
gate
Prior art date
Application number
TW092112088A
Other languages
English (en)
Other versions
TW200425458A (en
Inventor
An Shih
Original Assignee
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp filed Critical Toppoly Optoelectronics Corp
Priority to TW092112088A priority Critical patent/TWI225705B/zh
Priority to US10/837,263 priority patent/US20040217424A1/en
Publication of TW200425458A publication Critical patent/TW200425458A/zh
Application granted granted Critical
Publication of TWI225705B publication Critical patent/TWI225705B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

1225705
案號 921120SR
五、發明說明（1) 發明所屬之技術韻 本發明是有關於一種靜電放電保護（Electr〇static Discharge， ESD)元件及其製造方法，且特別是有關於_ 種能夠提升電容耦合率，以使靜電放電保護元件夠快速啟 動的靜電放電保護元件及其製造方法。 先前技術 隨著訊號電路以及驅動電路直接製造在液晶顯示面板 (Liquid crystal display panel，LCD panel)上，這些 電路亦會如同互補式金屬氧化半導體（Complementary Metal Oxide Semiconductor, CMOS)的積體電路 (Integrated Circuit, IC) —般面臨靜電放電而損傷的問 題’尤其是薄膜電晶體（Thin Film Transistor)元件係製 造在絕緣的玻璃基板上，當靜電放電發生時瞬間（約為 10ns)的所產生的高熱不易經由絕緣的玻璃基板散熱，因 而更容易燒毁薄膜電晶體元件。當玻璃基板上之任一控制 電路或驅動電路遭受靜電放電而損害時，即使顯示晝素仍 然完好，然而整塊液晶顯示面板就會變得無法使用。因 此，對於將液晶顯示器所需的訊號控制電路以及驅動電路 製作在玻璃基板上的系統而言，薄膜電晶體的靜電放電防 護設計變得更加重要。
第1圖所繪示為習知一種頂閘式（Top gate)低溫多晶 石夕（low temperature polysilicon， LTPS)之薄膜電晶體 所構成之靜電放電保護元件的上視圖。在頂閘式低溫多晶 矽薄膜電晶體的架構中，藉由準分子雷射熱退火製程（ELA
10694twf1.ptc 第5頁 1225705
声112的絲％1/成的島狀多晶石夕（1"〇11：^]^11(1)可作為通道 ^ / ’而通道層1 1 2兩側的多晶矽在經過離子摻雜 源極換雜區域108與汲極摻雜區域110。閘極 -置於通道區1 1 2上，而源極金屬1 0 4、汲極金屬1 0 6 Λ、至由接觸窗開口114、116電性連接於源極摻雜區域 、、/、/及極摻雜區域1 1 0。值得注意的是，在閘極丨0 2與通 道層112之間通常配置有閘介電層（Gate Insulat〇；r， G I ) ’而在源極金屬丨〇 4、汲極金屬丨〇 6與源極掺雜區域 1 0 8、汲極摻雜區域丨丨〇之間通常配置有内介電層 (Inter-layer Dielectric，ILD)，為了方便說明，未將 閘介電層與内介電層繪示於本圖中。 清繼績參照第1圖，一般而言，頂閘式低溫多晶矽薄 膜電晶體會使用閘極當罩幕以形成如圖所示的自對準結 構’此處的自對準結構係指源極摻雜區域丨〇 8與汲極摻雜 區域1 1 0會與閘極1 〇 2的邊緣切齊。 第2圖所繪示為習知使用第1圖之靜電放電保護元件所 構成的一種靜電放電防護電路的示意圖。請參照第2圖， 當靜電進入電路中時，靜電會藉由汲極耦合到閘極以將金 屬氧化半導體二極體（Μ 0 S d i 〇 d e )打開，然後由金屬氧化 半導體二極體將靜電導出。然而，由第1圖所繪示的結構 可知，閘極與没極之間的耦合電容Cgd或是閘極與源極之 間的耗合電容Cgs的值並不大，原因在於源極金屬1〇4、汲 極金屬106在佈局上並未與閘極102重疊（overlap)。也因 此，金屬氧化半導體二極體開啟的速度太慢，造成靜電無
10694twfl.ptc 第6頁 1225705 _案號92112088_年月曰 修正_ 五、發明說明（3) 法有效地從金屬氧化半導體二極體導出，使得面板整體的 靜電放電防護效果不佳。 發明内容 因此，本發明的目的就是提供一種靜電放電保護元件 及其製造方法，係能夠加快開啟靜電放電保護元件的反應 速度，使得靜電放電係經由靜電放電保護元件導出，進而 提供較佳的靜電放電防護效果。 本發明的再一目的就是在提供一種靜電放電保護元件 及其製造方法，此靜電放電保護元件的製程能夠完全相容 於現行的製程，而不會增加製程的複雜度。 本發明提出一種靜電放電保護元件，至少具有一源極 端、一汲極端與一閘極端，其特徵在於部分源極端與部分 汲極端係重疊於閘極端。 而且，於本發明較佳實施例中，源極端更包括一源極 摻雜區域與一源極金屬，且汲極端更包括一汲極摻雜區域 與一沒極金屬，而靜電放電保護元件更包括一通道層、一 閘絕緣層、一内介電層，其中通道層係設置於一基板上， 源極摻雜區域與汲極摻雜區域係個別設置於通道層兩側之 基板上且與通道層電性連接，閘絕緣層係設置於通道層 上，閘極端係設置於閘絕緣層上，内介電層係設置於基板 上並覆蓋閘極端、源極摻雜區域與汲極摻雜區域，源極金 屬係設置内介電層上，並藉由内介電層中之一源極接觸窗 電性連接至源極掺雜區域，並且汲極金屬係設置於内介電 層上，並藉由内介電層中之一汲極接觸窗電性連接至源極
10694twfl.ptc 第7頁 1225705 _案號92112088_年月曰 修正_ 五、發明說明（4) 摻雜區域，其中源極金屬與汲極金屬係間隔内介電層重疊 於閘極端的上方。 本發明提出一種靜電放電保護元件的製造方法，此方 法包括一閘極端’以及一源極端與一沒極端的形成步驟’ 其特徵在於依照汲極端與源極端的形成步驟所形成的部分 汲極端與部分源極端係重疊於閘極端。 並且，於本發明較佳實施例中，源極端更包括一源極 摻雜區域與一源極金屬，且汲極端更包括一汲極摻雜區域 與一汲極金屬，而此靜電放電保護元件的製造方法係於一 基板上形成一島狀多晶矽層，再於島狀多晶矽層上形成一 閘絕緣層，接著於閘絕緣層上形成一^閘極端，再於閘極端 兩側之島狀多晶矽層中形成源極摻雜區域與汲極摻雜區 域，然後於基板上形成一内介電層以覆蓋閘極端、源極摻 雜區域與汲極摻雜區域，再於内介電層中形成一源極接觸 窗開口與一汲極接觸窗開口 ，並於源極接觸窗開口與汲極 接觸窗開口底部個別暴露出源極摻雜區域表面與汲極摻雜 表面，其後於内介電層上與源極接觸窗開口中形成一源極 金屬，並同時於内介電層上與汲極接觸窗開口中形成一汲 極金屬，其中源極金屬與汲極金屬係間隔内介電層重疊於 閘極端的上方。 而且，於上述靜電放電保護元件及其製造方法中，亦 可以僅以源極端與汲極端其中之一重疊於閘極端。 由上述可知，由於所形成之源極金屬與汲極金屬係間 隔著内介電層而重疊於部分閘極端的上方，因而使得靜電
10694twfl.ptc 第8頁 1225705 案號 92112088 年 月 曰 修正 五、發明說明（5) 放電保護元件的耦合電容值Cgd得以提高，當產生靜電 時，係能夠藉由較高的耦合電容值Cgd而較快的打開閘極 端，進而將靜電完全由靜電放電保護元件導出，進而提升 靜電放電防護的效能。 而且，由於本發明之靜電放電保護元件是和訊號控制 電路以及驅動電路的薄膜電晶體以相同的製程一起製造出 來的，因此，本發明僅需要對定義源極金屬與汲極金屬的 光罩，在形成靜電放電保護元件的區域進行適當的修改， 不需額外的光罩就能形成本發明之靜電放電保護元件’因 而此靜電放電保護元件的製程係與現行製程完全相容，不 會增加製程的複雜度。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 實施方式 請同時參照第3圖與第4圖，第3圖所繪示為依照本發 明一較佳實施例的一種靜電放電保護元件之上視圖，第4 圖所繪示為第3圖中沿著A-A切線之剖面示意圖。本發明之 靜電放電保護元件的製造方法係首先提供一基板2 0 0，其 中基板2 0 0例如是一玻璃基板。接著在基板2 0 0上形成一緩 衝層2 0 2，其中緩衝層2 0 2的材質例如是氮化矽，形成緩衝 層的目的係用以防止基板2 0 0中的雜質（例如是鈉離子）擴 散進入後續形成的靜電放電保護元件中。 接著，在擴散層2 0 2上形成島狀多晶矽層，其中此島
10694twfl.ptc 第9頁 1225705 一年 月 曰 案號 92112088 五、發明說明（6)
i ,1(ELA
w ◦ c e s s )所形成，用以作A 石夕層係用以在後續的製程中、欠‘而2 :且此島狀多晶 島狀多晶石夕層係由第4圖 2〇6、汲極摻雜區域2 0 8所中組之成 1道層2 0 4、源極摻雜區域 212然㈣上依序形成閘絕緣層210以及閘極 = ί2η“ /Λ閘/緣層21G與閘極212的方法，例如是 'Λ板iiΐ序形成絕緣層（未繪示）與導體層（未繪 :i 19圖案化此導體層與絕緣層以形成閘絕緣層21 〇 Υ β ，並且閘絕緣層2 1 0的材質例如是氧化矽或是 :夕，並且閘極212的材質例如是鉻CCrO、鎢（W)、 & <^ίΤΐ、）、铜（Μ0)、1呂（A1)或是合金等金屬材質。 +驟，fΓ極212為罩幕，對基板2 0 0進行摻質的摻雜 ^ ^ 9 n $極2 1 2下方之外的島狀多晶矽層形成源極摻 ，，域2 0 6以及汲極摻雜區域2〇8，並且位於閘極212下方 的島狀多晶矽層係成為通道層2〇4。 其後，在基板2〇〇上覆蓋一層内介電層213，其中内 Ϊ : Γ 3 2材質例如是氧化矽或是氮化矽。之後，在内介 9 1 3形成各別暴露出源極摻雜區域2 0 6與汲極摻雜區 域2 08表面的接觸窗開口214與接觸窗開口216。 此後’在内介電層2 1 3上形成填滿接觸窗開口 2 1 4、 2 1 6的金屬層（未繪示），然後再圖案化金屬層，以同時形
第10頁 10694twfl.ptc 1225705 案號 92112088 發明說明（7) 接源極摻雜區域2G8與汲極摻雜區域210的源 金屬2 1 8與汲極金屬2 2 0。而且，於本實施例 ^區域2 0 6與源極金屬218係構成靜電放電保護元件的'源▲ 汲極摻雜區域2 0 8與汲極金屬2 2 0係構成靜電放電保 118(僅繪示汲極金屬側），重疊（overlap)至閘極212上 方。 在本發明上述較佳實施例之靜電放電保護元件的 ，由於所形成之源極金屬218與汲極金屬2 2 0係間隔 者内；I電層2 1 3而個重疊於部分閘極2 1 2的上方，因 θ 閑極對汲極的搞合電容Cgd得以提高，當產生靜電 ^ ，參照第2圖），本發明之靜電放電保護元件係能夠藉:較 同的麵合電容值Cgd而開啟閘極，進而將靜電 放電保護元件導出，提升靜電放電防護的效能。 e “ 另一方面，由於本發明之靜電放電保罐二 控制電路以及驅動電路的薄膜電晶體以相# 2 2$ 造出來的，因此，本發明僅需要對定義 ^ ^ 屬的光罩，在形成靜電放電保護元件的區域^適 改，不需額外的光罩就能形成本發明之靜電二的u 件’因此並不會增加製程的複雜度。 ’…元 5月繼續參照第4圖以說明本發明輕你眷 電保護元件的結構，本發明之靜電放電電放 置在面板上之非顯示區以連接訊號源與顯$ ^件3:於，
^25705
五、發明說明（8) 、一汲極摻雜區域2 0 8、 内介電層2 1 3、一源極金 通道層2 0 4、一源極摻雜區域20 6 —閘絕緣層2 1 0、一閘極2 1 2 屬218與一汲極金屬220。 其中通道層204設置於一基板200上，源極2〇6盥汲極 2〇8係個別設置於通道層2 0 4兩侧之基板2 〇〇上，並^源極 2 0 6與汲極2 0 8係個別與通道層2 1 〇電性連接。 ’、 閘絕緣層210係設置於通道層20 4上，閘極（亦 極端）2 1 2係設置於閘絕緣層2 1 〇上。 内介電層213係設置於基板2 0 0上，以覆蓋基板2〇〇、 源極摻雜區域2 0 6、汲極摻雜區域2〇8以及閘極？"。 ，，在内介電層2 1 3中係具有源極接觸窗 巧窗開口216’且在源極接觸窗開口 214與= 係個別暴露出源極摻雜區域2°6與沒極摻 源極金屬2 1 8係設置於内介電層2丨3 二214中’此源極金屬218係藉由填入源極接：開 的部分與源極2G6電性連接，且源極摻口 21 4 屬218係構成靜電放電保護元件的源極Π2 0 6與源極金 明較佳實施例中，源極金屬218係間 ，士，於本發 於部分閘極212的上方。 内"電層213重疊 沒極金屬220係设置於内介電芦21] μ k、 口 216中，此汲極金屬2 2 0係藉由填曰入 二汲極接觸窗開 的部分與汲極2 〇 8電性連接，且、、及、木接觸窗開口 2 1 6 屬2 2 0係構成靜電放電保護元件的^端區域2 0 8與汲極金 旳及極鳊。而且，於本發
1225705
明較佳實施例中，汲極金屬2 2 0係間隔著内介電層213重聶 於部分閘極212的上方。 9 ^ 、此外，在本發明較佳實施例中，還可以在基板2 0 0以 及通道層2 0 4、源極摻雜區域2 0 6、汲極摻雜區域2 〇 8、内 介電層2 1 3之間配設一緩衝層2 〇 2。配設此缓衝層2 0 2的目 的係用以阻擋基板2 〇 〇中的一些雜質擴散進入靜電放電保 護元件中。 在本發明上述較佳實施例所揭示的靜電放電保護元件 及其製造方法中，靜電放電保護元件係應用於頂閘式低溫 多晶矽薄膜電晶體顯示面板，然而，本發明亦可以應用於 底閘（bottom gate)式薄膜電晶體顯示面板，其例如是依 序在基板上形成閘極、閘絕緣層、通道層以及源極、汲 極’以在面板上之顯示區與信號來源之間形成靜電放電保 護元件，其中在定義源極與汲極時，將源極以及汲極定義 為部分重疊於閘極上，如此就能夠增加閘極與源極、汲極 之間的耦合電容，加快靜電保護放電元件的開啟速度。 因此，由上述所舉之頂閘式低溫多晶矽薄膜電晶體顯 示面板與底閘式薄膜電晶體顯示面板的範例可知，本發明 對於靜電放電保護元件的形式並沒有特別的限定，只要是 靜電放電保護元件具有一源極端（例如在本發明較佳實施 例中，係由源極摻雜區域2 0 6與源極金屬2 1 8所組成）、一 汲極端（由汲極摻雜區域2 〇 8與汲極金屬2 1 0所組成）與一閘 極端（亦即是閘極2 1 2 )，其中只要源極端與汲極端形成步 驟所形成的部分源極端與部分汲極端與閘極端重疊，就包
10694twf1.ptc 第13頁 1225705 _案號92112088_年月日 修正_ 五、發明說明（10) 含在本發明的技術特徵之中。 而且，在本發明上述較佳實施例中，源極金屬與汲極 金屬都與部分的閘極重疊，使用此設計的話，將具有無論 靜電放電保護電元件無論正接或反接，靜電放電保護電元 件都具有提高耦合電容值的效果，因此在電路的設計上具 有較大的彈性。然而，本發明並不限定於此，依本發明較 佳實施例為例，請參照第2圖，由於僅會影響到一側的耦 合電容Cgd，因此亦可以僅將汲極金屬形成為重疊於部分 閘極的上方，而源極金屬則未重疊於閘極的上方。 綜上所述，本發明至少具有下列特徵： 在本發明之靜電放電保護元件中，由於所形成之部分 源極端（源極金屬）與部分汲極端（汲極金屬）係間隔著内介 電層而重疊於閘極端，因而使得靜電放電保護元件的耦合 電容值（Cgd)得以提高，當產生靜電放電時，係能夠藉由 較高的耦合電容Cgd值而打開閘極，以將靜電放電完全由 靜電放電保護元件導出，進而提升靜電放電防護的效能。 而且，由於本發明之靜電放電保護元件是和訊號控制 電路以及驅動電路的薄膜電晶體以相同的製程一起製造出 來的，因此，本發明僅需要對定義源極金屬與汲極金屬的 光罩，在形成靜電放電保護元件的區域進行適當的修改， 不需額外的光罩就能形成本發明之靜電放電保護元件，因 而此靜電放電保護元件的製程係與現行製程完全相容，不 會增加製程的複雜度。 雖然本發明已以較佳實施例揭露如上，然其並非用以
10694twfl.ptc 第14頁 1225705 _案號92112088_年月曰 修正_ 五、發明說明（11) 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
10694twfl.ptc 第15頁 1225705 _案號92112088_年月日 修正_ 圖式簡單說明 第1圖所繪示為習知一種頂閘式低溫多晶矽之薄膜電 晶體所構成之靜電放電保護元件的上視圖。 第2圖所繪示為習知使用第1圖之靜電放電保護元件所 構成的一種靜電放電防護電路的不意圖。 第3圖所繪示為依照本發明一較佳實施例的一種靜電 放電保護元件之上視圖。 第4圖所繪示為第3圖中沿著A - A切線之剖面示意圖。 圖式標示說明 1 0 2、2 1 2 :閘極 1 0 4、2 1 8 :源極金屬 106、220 :汲極金屬 1 0 8、2 0 6 ··源極摻雜區域 1 1 0、2 0 8 :汲極摻雜區域 1 1 2、2 0 4 :通道層 1 1 4、1 1 6 :接觸窗開口 1 1 8 :金屬端緣 2 0 0 :基板 2 0 2 :緩衝層 2 1 0 :閘絕緣層 2 1 3 :内介電層 2 1 4 :源極接觸窗開口 2 1 6 :汲極接觸窗開口 C g d :閘極與汲極之間的耦合電容值 C g s :閘極與源極之間的耦合電容值
10694twfl.ptc 第16頁 1225705 案號 92112088 曰 修正
圖式簡單說明 R1， VDD R2、R3、R4 ：電源線 R5 :電阻
10694twfl.ptc 第17頁

Claims (1)

1225705 _案號92112088_年月日 修正_ 六、申請專利範圍 1 . 一種靜電放電保護元件，包括： 一通道層，設置於一基板上；
一源極摻雜區域與一汲極摻雜區域，個別設置於該通 道層兩侧之該基板上且與該通道層電性連接； 一閘絕緣層，設置於該通道層上； 一閘極端，設置於該閘絕緣層上； 一内介電層，設置於該基板上並覆蓋該閘極端、該源 極摻雜區域與該汲極摻雜區域； 一源極金屬，設置於該内介電層上，並藉由該内介電 層中之一源極接觸窗電性連接至該源極摻雜區域；以及
一沒極金屬，設置於該内介電層上，並藉由該内介電 層中之一汲極接觸窗電性連接至該源極摻雜區域； 其中該汲極金屬係部分重疊於該閘極端的上方。 2 .如申請專利範圍第1項所述的靜電放電保護元件， 其中該通道層與該源極摻雜區及該汲極摻雜區為一多晶矽 層。 3. —種靜電放電保護元件的製造方法，包括下列步 驟： 於一基板上形成一島狀多晶石夕層； 於該島狀多晶石夕層上形成一閘絕緣層； 於該閘絕緣層上形成一閘極端；
於該閘極端兩側之該島狀多晶矽層中形成一源極摻雜 區域與一汲極摻雜區域； 於該基板上形成一内介電層，以覆蓋該閘極端、該源
第18頁 1225705 _案號 92112088_年月日__ . 六、申請專利範圍 極摻雜區域與該汲極摻雜區域； 於該内介電層中形成一源極接觸窗開口與一汲極接觸 窗開口 ，並於該源極接觸窗開口與該汲極接觸窗開口底部 個別暴露出該源極摻雜區域表面與該汲極摻雜區域表面； - 於該内介電層上與該源極接觸窗開口中形成一源極金 屬，並同時於該内介電層上與該汲極接觸窗開口中形成一 汲極金屬； 其中該汲極金屬係部分重疊於該閘極端的上方。 4.如申請專利範圍第3項所述的靜電放電保護元件的 製造方法，其中於該閘極端兩側之該導體層中形成該源極 摻雜區域與該汲極摻雜區域的方法，包括以該閘極端為罩 Φ 幕，對該島狀多晶矽層進行摻質的摻雜。 5 .如申請專利範圍第3項所述的靜電放電保護元件的 製造方法，其中於該内介電層上與該源極接觸窗開口中形 成該源極金屬，並同時於該内介電層上與該汲極接觸窗開 . 口中形成該汲極金屬的方法，包括： 於該源極接觸窗、該汲極接觸窗中與該内介電層上形 ‘ 成一金屬層；以及 圖案化該金屬層以同時形成該源極金屬以及該汲極金 屬。
第19頁
TW092112088A 2003-05-02 2003-05-02 Electrostatic discharge protection device and manufacturing method thereof TWI225705B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092112088A TWI225705B (en) 2003-05-02 2003-05-02 Electrostatic discharge protection device and manufacturing method thereof
US10/837,263 US20040217424A1 (en) 2003-05-02 2004-04-30 Semiconductor device structure facilitating electrostatic discharge protection and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092112088A TWI225705B (en) 2003-05-02 2003-05-02 Electrostatic discharge protection device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW200425458A TW200425458A (en) 2004-11-16
TWI225705B true TWI225705B (en) 2004-12-21

Family

ID=33308939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092112088A TWI225705B (en) 2003-05-02 2003-05-02 Electrostatic discharge protection device and manufacturing method thereof

Country Status (2)

Country Link
US (1) US20040217424A1 (zh)
TW (1) TWI225705B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470942B2 (en) * 2005-09-07 2008-12-30 Chunghwa Picture Tube., Ltd. Thin film transistor array and electrostatic discharge protective device thereof
EP1814173B1 (en) * 2006-01-30 2017-01-04 Micron Technology, Inc. Electronic device containing semiconductor polymers and corresponding manufacturing process
US7514714B2 (en) * 2006-02-16 2009-04-07 Stmicroelectronics, Inc. Thin film power MOS transistor, apparatus, and method
DE102007040791B4 (de) 2007-08-28 2018-09-13 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US20090114630A1 (en) * 2007-11-05 2009-05-07 Hawryluk Andrew M Minimization of surface reflectivity variations
CN110085584B (zh) * 2019-04-29 2023-05-30 深圳市华星光电半导体显示技术有限公司 Esd防护薄膜晶体管及esd防护结构
KR20210111983A (ko) * 2020-03-04 2021-09-14 주식회사 디비하이텍 Esd 보호소자 및 제조방법
WO2021207969A1 (zh) * 2020-04-15 2021-10-21 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
KR20210128544A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6215156B1 (en) * 1999-08-02 2001-04-10 Taiwan Semiconductor Manufacturing Corporation Electrostatic discharge protection device with resistive drain structure
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
KR100365519B1 (ko) * 2000-12-14 2002-12-18 삼성에스디아이 주식회사 유기 전계발광 디바이스 및 이의 제조 방법
JP2002353245A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法

Also Published As

Publication number Publication date
TW200425458A (en) 2004-11-16
US20040217424A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
US10297694B2 (en) Semiconductor device and method for manufacturing same
US8049255B2 (en) Display device and method of manufacturing the same
CN103972298B (zh) 薄膜晶体管及其制造方法
JP2001066638A (ja) 液晶表示装置およびその製造方法
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
KR940010289A (ko) 반도체장치 및 광밸브장치
JP2001066631A (ja) 液晶表示装置およびその製造方法
US9123820B2 (en) Thin film transistor including semiconductor oxide layer having reduced resistance regions
WO2020154876A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
JPH11186561A (ja) 薄膜半導体装置及び表示装置
TWI225705B (en) Electrostatic discharge protection device and manufacturing method thereof
US20190296050A1 (en) Active matrix substrate and method for manufacturing same
JP2006229185A (ja) 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置
WO2012004925A1 (ja) 半導体装置及びその製造方法並びに液晶表示装置
JP2019078862A (ja) アクティブマトリクス基板およびその製造方法
JP2722890B2 (ja) 薄膜トランジスタおよびその製造方法
JP2006209130A (ja) 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法
TWI814340B (zh) 半導體裝置及其製造方法
JPH11271807A (ja) アクティブマトリックス基板及び液晶表示装置
TW480732B (en) Polysilicon thin film transistor having gate-overlapped lightly doped drain
JP3504993B2 (ja) アクティブマトリクス回路
JP4238155B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法
KR100569736B1 (ko) 액정 표시 장치 및 그 제조 방법
CN100428463C (zh) 静电放电保护元件及其制造方法
JP2016048285A (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees