TWI224700B - Semiconductor apparatus, electro-optics apparatus, electronic machine, method for manufacturing the semiconductor apparatus - Google Patents

Semiconductor apparatus, electro-optics apparatus, electronic machine, method for manufacturing the semiconductor apparatus Download PDF

Info

Publication number
TWI224700B
TWI224700B TW092125510A TW92125510A TWI224700B TW I224700 B TWI224700 B TW I224700B TW 092125510 A TW092125510 A TW 092125510A TW 92125510 A TW92125510 A TW 92125510A TW I224700 B TWI224700 B TW I224700B
Authority
TW
Taiwan
Prior art keywords
area
insulating film
gate insulating
channel formation
photoresist layer
Prior art date
Application number
TW092125510A
Other languages
English (en)
Other versions
TW200407609A (en
Inventor
Satoshi Takenaka
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200407609A publication Critical patent/TW200407609A/zh
Application granted granted Critical
Publication of TWI224700B publication Critical patent/TWI224700B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)

Description

(1) (1)1224700 玖、發明說明 【發明所屬之技術領域】 本發明是有關在基板上形成有MIS(Metal-InSulat〇r-Semiconductor)型電晶體、或 MOS(Metal-Oxide-Semiconductor)型電晶體之類的場效型電晶體的半導體裝 置、及利用此半導體裝置來保持光電物質的光電裝置、以 及使用該光電裝置的電子機器、及半導體裝置的製造方法 【先前技術】 在主動矩陣型液晶裝置或有機電激發光顯示裝置等的 光電裝置中會使用形成有作爲畫素開關用的主動元件之複 數個薄膜電晶體（場效型電晶體/以下稱爲 TFT(Thin Film Transistor))的基板。 就形成於如此的基板之TFT的代表性構造而言，例 如有圖21(A)所示的自調整構造，及圖21(B)所示的 LDD 構造。 在該等TFT中，就自調整構造的TFT而言，如圖 21(A)所示，在閘極電極460的端部隔著閘極絕緣膜45 0而 呈對向的部份之源極領域420及汲極領域43 0會形成高濃度 領域。因此，如圖2及圖6中點線L 2所示，具有Ο N電流 位準高的優點。 但，在自調整構造的TFT中，由於汲極端的電場強 度高，因此如圖2及圖6中點線L2所示，會有待機時洩漏 -4- (2) (2)1224700 電流位準高，且該電流位準急速上升的問題點。 相對的，就圖21(B)所示之LDD構造的TFT而言，在 源極領域420及汲極領域43 0中’在閘極電極460的端部隔 著閘極絕緣膜4 5 0而呈對向的部份會形成低濃度源極領域 421及低濃度汲極領域431。因此，在LDD構造的TFT中 ，因爲汲極端的電場強度會被緩和，所以如圖2及圖6中一 點虛線L3所示，不僅待機時洩漏電流位準低，且電流位 準的急速上升也會被解消（例如，參照非專利文獻献1)。 【非專利文獻献1】 M . Yazaki 、 S . Takenaka and H . Ohshima : Jpn . J.Appl.Phys. vol· 31(1992)Pt. 1、No2A pp.206-209 【發明內容】 [發明所欲解決的課題] 但，在LDD構造的TFT中，由於源極領域420與汲極 領域4 3 0之間介在低濃度領域，因此如圖2及圖6中一點虛 線L 3所示，會有ON電流位準低的問題發生。並且，在 LDD構造的TFT中，在必須使待機時洩漏電流更低時， 若採取使低濃度源極領域4 2 1及低濃度汲極領域4 3 1的尺寸 更長的對策，則會有導致ON電流更明顯降低問題點發生 〇 如此一來，在以往的構造中，ON電流特性與待機時 洩漏電流特性會處於權衡的關係，若提升一方的特性，則 另一方的特性會被犧牲。 -5- (3) (3)1224700 有髮於上述問題點’本發明的課題是在於提供一種具 備ON電流特性及待機時洩漏電流特性等雙方皆優的電晶 體之半導體裝置、及利用此半導體裝置來保持光電物質的 光電裝置、以及使用該光電裝置的電子機器、及半導體裝 置的製造方法。 [用以解決課題的手段] 爲了解決上述課題，本發明之半導體裝置，係於基板 上形成有電晶體，該電晶體係具備：可在源極領域與汲極 領域之間形成通道的通道形成領域，及在該通道形成領域 隔著閘極絕緣膜而呈對向的聞極電極，其特徵爲： 在上述通道形成領域中，至少和鄰接於上述汲極領域 的境界領域重疊的部份之上述閘極絕緣膜的膜厚要比和上 述通道形成領域的通道長方向的中央部份重疊的部份之上 述閘極絕緣膜的膜厚更厚。 本案說明書中所謂的「MIS型」或 「MOS型」，並 非只限於閘極電極爲金屬者，亦包含將導電性的半導體使 用於閘極電極者。 在本發明的電晶體中，因爲汲極端的閘極絕緣膜較厚 ，所以在汲極端的電場強度會被緩和。因此，待機時洩漏 電流位準低，且電流位準的急速上升也會被解消。並且， 在通道形成領域的中央部份，因爲閘極絕緣膜較薄，所以 ON電流位準高。因此，若利用本發明，則可提升ON電 流特性及待機時洩漏電流特性雙方。 -6 - (4) (4)ip4700 又，本發明中，在上述通道形成領域中，和鄰接於上 述源極領域的境界領域重疊的部份之上述閘極絕緣膜的膜 厚亦可比和上述通道形成領域的通道長方向的中央部份重 疊的部份之上述閘極絕緣膜的膜厚還要厚。 又，本發明中，上述源極領域及上述汲極領域在上述 閘極電極隔著上述閘極絕緣膜而對峙的部份具有低濃度領 域或偏置領域。如此的電晶體構造稱爲LDD構造或偏置 閘極構造。在本案說明書中，所謂「偏置領域」是意指在 閘極電極的端部隔著閘極絕緣膜而對峙的部份中以和通道 形成領域同一雜質濃度來形成的部份，如此的偏置領域可 藉由使源極及汲極領域從閘極電極的端部偏移至通道長方 向的兩側來形成。 在將本發明適用於LDD構造或偏置閘極構造的電晶 體時，在上述通道形成領域中，至少和鄰接於上述汲極領 域的低濃度領域或偏置領域的境界領域重疊的部分之上述 閘極絕緣膜的膜厚要比和上述通道形成領域的通道長方向 的中央部分重疊的部分之上述閘極絕緣膜的膜厚更厚。 在本發明的電晶體中，由於源極領域及汲極領域會在 隔著閘極絕緣膜來對峙於閘極電極的部份具備低濃度領域 或偏置領域，因此在汲極端的電場強度會被緩和’所以待 機時洩漏電流的位準低。又’因爲汲極端的鬧極絕緣膜較 厚，所以在汲極端的電場強度會被緩和。因此’待機時洩 漏電流位準低，且電流位準的急速上升也會被解消。並且 ，在通道形成領域的中央部份’因爲閘極絕緣膜較薄’所 -7- (5) (5)1224700 以待機時拽漏電流位準低，ON電流位準高。 又，本發明中，在上述通道形成領域中，和鄰接於上 述源極領域的低濃度領域或偏置領域的境界領域重疊的部 分之上述閘極絕緣膜的膜厚亦可比和上述通道形成領域的 通道長方向的中央部分重疊的部分之上述閘極絕緣膜的膜 · 厚還要厚。 又’本發明中，上述通道形成領域、上述源極領域、 及上述汲極領域係形成於上述基板表面上所形成的半導體 膜。 鲁 又’本發明中，上述基板爲半導體基板，對該半導體 基板形成上述通道形成領域、上述源極領域、及上述汲極 領域。 又’本發明之光電裝置可作爲保持光電物質的光電裝 置用基板使用，此情況，在該光電裝置用基板中，具備畫 素開關用電晶體及畫素電極的畫素會被形成矩陣狀。 在如此的光電裝置中，上述光電物質例如爲保持於上 述光電裝置用基板與對向基板之間的液晶。 · 又’上述光電物質亦可爲上述光電裝置用基板上構成 發光元件的有機電激發光材料。 又’適用本發明的光電裝置可作爲行動電話或攜帶型 電腦等電子機器的顯示部用。 又，本發明爲一種半導體裝置的製造方法，該半導體 裝置係於基板上形成有電晶體，該電晶體係具備：可在源 極領域與汲極領域之間形成通道的通道形成領域，及在該 -8 - (6) (6)1224700 通道形成領域隔著閘極絕緣膜而呈對向的閘極電極，其特 徵爲： 在形成上述鬧極絕緣膜的過程中， 首先，形成下層側閘極絕緣膜， 其次，在該下層側閘極絕緣膜的表面中，在至少和上 述通道形成領域的通道長方向的中央部分重疊的部分形成 光阻劑層，且避免對至少在該通道形成領域中和鄰接於上 述汲極領域的境界領域重疊的部分形成上述光阻劑層， 其次，在上述下層側聞極絕緣膜及上述光阻劑層的表 面側形成上層側閘極絕緣膜， 然後，一起去除上述光阻劑層及覆蓋該光阻劑層的上 述上層側閘極絕緣膜。 又，本發明爲另一形態半導體裝置的製造方法，該半 導體裝置係於基板上形成有電晶體，該電晶體係具備：可 在源極領域與汲極領域之間形成通道的通道形成領域，及 在該通道形成領域隔著閘極絕緣膜而呈對向的閘極電極， 其特徵爲： 在形成上述閘極絕緣膜的過程中， 首先，在至少和上述通道形成領域的通道長方向的中 央部分重疊的部分形成光阻劑層，且避免對至少在該通道 形成領域中和鄰接於上述汲極領域的境界領域重疊的部分 形成上述光阻劑層， 其次，在上述光阻劑層的表面側形成下層側閘極絕緣 膜， -9- (7) (7)1224700 其次，一起去除上述光阻劑層及覆蓋該光阻劑層的上 述下層側閘極絕緣膜， 然後，在上述下層側閘極絕緣膜的表面形成上層側閘 極絕緣膜。 在發明中，亦可避免對上述通道形成領域中和鄰接於 上述源極領域的境界領域重疊的部分形成上述光阻劑層。 若形成如此構成，則於上述通道形成領域中，與鄰接於上 述源極領域的境界領域重疊的部份之上述閘極絕緣膜的膜 厚也會比和上述通道形成領域的通道長方向的中央部份重 疊的部份之上述閘極絕緣膜的膜厚還要厚。 在本發明中，當電晶體爲具備LDD構造或偏置閘極 構造時，其製造方法的特徵是在形成上述閘極絕緣膜的過 程中， 首先，形成下層側閘極絕緣膜， 其次，在該下層側閘極絕緣膜的表面中，在至少和上 述通道形成領域的通道長方向的中央部分重疊的部分形成 光阻劑層，且避免對至少在該通道形成領域中和鄰接於上 述汲極領域的低濃度領域或偏置領域的境界領域重疊的部 分形成上述光阻劑層， 其次，在上述下層側閘極絕緣膜及上述光阻劑層的表 面側形成上層側閘極絕緣膜， 然後，一起去除上述光阻劑層及覆蓋該光阻劑層的上 述上層側閘極絕緣膜。 又’本發明的另一形態的特徵是在形成上述閘極絕緣 -10- (8) (8)1224700 膜的過程中， 首先，在至少和上述通道形成領域的通道長方向的中 央部分重疊的部分形成光阻劑層，且避免對至少在該通道 形成領域中和鄰接於上述汲極領域的低濃度領域或偏置領 域的境界領域重疊的部分形成上述光阻劑層， 其次，在上述光阻劑層的表面側形成下層側閘極絕緣 膜， 其次，一起去除上述光阻劑層及覆蓋該光阻劑層的上 述下層側閘極絕緣膜， 然後，在上述下層側閘極絕緣膜的表面形成上層側閘 極絕緣膜。 在發明中，亦可避免對上述通道形成領域中和鄰接於 上述源極領域的低濃度源極領域或偏置領域的境界領域重 疊的部分形成上述光阻劑層。若形成如此構成，則於上述 通道形成領域中，與鄰接於上述源極領域的低濃度領域或 偏置領域的境界領域重疊的部份之上述閘極絕緣膜的膜厚 也會比和上述通道形成領域的通道長方向的中央部份重疊 的部份之上述閘極絕緣膜的膜厚還要厚。 【實施方式】 在說明將本發明適用於光電裝置中所使用的TFT陣 列基板等的例子之前，參照圖1〜圖9來說明本發明之實施 形態1〜9的電晶體單體（半導體裝置單體）的構成及効果 -11 - (9) (9)1224700 圖1 (A)〜（D)是分別表示本發明之實施形態1〜4的電 晶體單體（半導體裝置單體）的構成剖面圖。圖2是表示適 用本發明之自調整構造的電晶體的ON電流特性、及待機 時洩漏電流特性的圖表。圖3及圖4是分別表示本發明之實 施形態1，3的電晶體單體（半導體裝置單體）的製造方法 的過程剖面圖。 圖5(A)〜（D)是分別表示本發明之實施形態5〜8的電 晶體單體（半導體裝置單體）的構成剖面圖。圖6是表示適 用本發明之LDD構造的電晶體的ON電流特性、及待機 時洩漏電流特性的圖表。圖7及圖8是分別表示本發明之實 施形態5，8的電晶體單體（半導體裝置單體）的製造方法 的過程剖面圖。 圖9(A)、（B)是分別表示本發明之實施形態9的下閘極 (Bottom Gate)構造的電晶體單體（半導體裝置單體）的構 成剖面圖。 [實施形態1] 在圖1(A)中，本形態的半導體裝置是在基板400上形 成有電晶體40A，此電晶體40A具備：源極領域420與汲極 領域43 0之間可形成通道的通道形成領域410，及隔著閘極 絕緣膜45 0來對向於此通道形成領域410的閘極電極460。 在源極領域420及汲極領域43 0經由形成於層間絕緣膜490 及閘極絕緣膜45 0的接觸孔來分別電性連接源極電極470及 汲極電極4 8 0。 -12- (10) 源極領域4 2 0及汲極領域4 3 0爲可對閘極電極4 6 0自我 調整地導入雜質的高濃度領域。 就本形態而言，通道形成領域4 1 0中，與鄰接於汲極 領域43 0的境界領域41 2重疊的部份之閘極絕緣膜45 0的膜 厚是比和通道形成領域4 1 0的通道長方向的中央部份4 1 1重 疊的部份之閘極絕緣膜4 5 0的膜厚更厚。又，通道形成領 域4 1 0中，與鄰接於源極領域4 2 0的境界領域4 1 3重疊的部 份之閘極絕緣膜4 5 0的膜厚亦比和通道形成領域4 1 0的通道 長方向的中央部份4 1 1重疊的部份之閘極絕緣膜4 5 0的膜厚 還要厚。 亦即，閘極絕緣膜450是由：下層側閘極絕緣膜451及 上層側閘極絕緣膜452所構成，該下層側閘極絕緣膜451是 形成於構成源極領域420、汲極領域43 0及通道形成領域 4 1 0的半導體膜440的表面側全體，該上層側閘極絕緣膜 452是以能夠避開和通道形成領域410的通道長方向的中央 部份4 1 1重疊的部份之方式來形成。在通道形成領域4 1 0中 ，與鄰接於汲極領域43 0及源極領域420的境界領域412、 4 13重疊的部份之閘極絕緣膜450是形成下層側閘極絕緣膜 45 1與上層側閘極絕緣膜452的兩層構造。相對的，與通道 形成領域4 1 0的通道長方向的中央部份4 1 1重疊的部份之閘 極絕緣膜450是僅由下層側閘極絕緣膜451所構成。 在如此構成的電晶體40Α中，因爲汲極端的閘極絕緣 膜45 0較厚，所以在汲極端的電場強度會被緩和，因此如 圖2中實線L 1所示，待機時洩漏電流位準低，且電流位準 -13- (11) (11)1224700 的急速上升也會被解消。並且，在通道形成領域410的中 央部份41 1，因爲閘極絕緣膜450較薄，且與LDD構造不 同，無低濃度領域，所以0N電流位準高。因此’若利用 本形態，則可提升ON電流特性及待機時洩漏電流特性雙 方。 在製造如此構成的半導體裝置時’首先如圖3 (A)所示 ，在基板400的表面形成矽膜等的半導體膜440，其係供以 形成通道形成領域4 1 0、源極領域4 2 0、及汲極領域4 3 0。 又，雖未圖示，但亦可於基板400形成下層絕緣膜之後形 成半導體膜440。 其次，在閘極絕緣膜形成過程中，形成由氧化矽膜或 氮化矽膜等所構成的下層側閘極絕緣膜45 1。 其次，如圖3(B)所示，在下層側閘極絕緣膜451的表 面中，至少在與通道形成領域410的通道長方向的中央部 份4 1 1重疊的部份形成光阻劑層40 1，且於通道形成領域 410中，針對和鄰接於汲極領域43 0及源極領域420的境界 領域412、4 13重疊的部份避開光阻劑層401的形成。 其次，如圖3(C)所示，在下層側閘極絕緣膜451及光 阻劑層4 0 1的表面側形成由氧化砂膜或氮化砂膜等所構成 的上層側閘極絕緣膜4 5 2。此刻，最好是以覆蓋範圍低的 方法來形成上層側閘極絕緣膜4 5 2。 其次’如圖3(D)所不’一起去除光阻劑層401及覆蓋 光阻劑層401的上層側閘極絕緣膜452 (剝起法（lift-off method))。其結果，閘極絕緣膜45 0會形成具有：下層側 -14- (12) (12)1224700 閫極絕緣膜4 5 1與上層側閘極絕緣膜4 5 2的兩層構造的較厚 部份，及只由下層側閘極絕緣膜4 5 1所構成的較薄部份。 其次，如圖3 ( E)所示，在形成閘極電極4 6 0後，如圖 3(F)所示，以閘極電極460作爲光罩，在半導體膜440中導 入高濃度的雜質，然後對閘極電極460自我調整地形成由 高濃度領域所構成的源極領域4 2 0及汲極領域4 3 0。 [實施形態2] 在實施形態1所述的半導體裝置的製造方法中，參照 圖3(B)所述的過程中，若將光阻劑層401的形成範圍擴大 至一點虛線401 ’所示的範圍，則會形成圖1(B)所示的電晶 體 40B。 就此電晶體40B而言，在通道形成領域410中，與鄰 接於汲極領域4 3 0的境界領域4 1 2重疊的部份之閘極絕緣膜 4 5 0的膜厚會比和通道形成領域4 1 0的通道長方向的中央部 份411重疊的部份之閘極絕緣膜45 0的膜厚還要厚，但有關 與鄰接於源極領域420的境界領域412重疊的部份之閘極絕 緣膜450的膜厚會和通道形成領域410的通道長方向的中央 部份41 1重疊的部份之閘極絕緣膜450的膜厚相等。 由於其他的構成與實施形態1相同，因此對共通的部 份賦予相同的元件符號，而省略其説明，但本形態的電晶 體4 0B也會因爲汲極端的閘極絕緣膜45 0較厚，所以在汲 極端的電場強度會被緩和，因此待機時洩漏電流位準低， 且電流位準的急速上升也會被解消，可發揮與實施形態1 -15- (13) (13)1224700 同樣的効果。 [實施形態3] 在圖1(C)中，同樣的，在本形態的半導體裝置中，電 晶體4 0 C在通道形成領域4 1 0中與連接於汲極領域4 3 0的境 界領域4 1 2重疊的部份之閘極絕緣膜4 5 0的膜厚比和通道形 成領域4 1 0的通道長方向的中央部份4 1 1重疊的部份之閘極 絕緣膜4 5 0的膜厚還要厚。並且，在通道形成領域4 1 0中與 鄰接於源極領域420的境界領域4 1 3重疊的部份之閘極絕緣 膜4 5 0的膜厚亦比和通道形成領域4 1 0的通道長方向的中央 部份41 1重疊的部份之閘極絕緣膜45 0的膜厚還要厚。 但，本形態與實施形態1有所不同，亦即閘極絕緣膜 4 5 0是由：以能夠避開與通道形成領域410的通道長方向的 中央部份4 1 1重疊的部份之方式來形成的下層側閘極絕緣 膜451，及形成於該表面全體的上層側閘極絕緣膜452所構 成。因此，在通道形成領域410中與鄰接於汲極領域43 0及 源極領域420的境界領域412、413重疊的部份之閘極絕緣 膜45 0會形成下層側閘極絕緣膜45 1與上層側閘極絕緣膜 452的兩層構造，相對的，與通道形成領域410的通道長方 向的中央部份41 1重疊的部份之閘極絕緣膜45 0只由上層側 閘極絕緣膜452所構成。 同樣的，在如此構成的電晶體40C中，因爲汲極端的 閘極絕緣膜45 0較厚，所以在汲極端的電場強度會被緩和 ，因此待機時洩漏電流位準低，且電流位準的急速上升也 -16- (14) (14)1224700 會被解消。並且，在通道形成領域4 1 0的中央部份4 1 1，因 爲閘極絕緣膜4 5 0較薄，且與LDD構造不同，無低濃度領 域，所以ON電流位準高。因此，若利用本形態，則可提 升ON電流特性及待機時洩漏電流特性雙方。 在製造如此構成的半導體裝置時，首先如圖4(A)所示 ，在基板400的表面形成半導體膜440，該半導體膜440是 供以形成通道形成領域4 1 0、源極領域42 0、及汲極領域 43 0 ° 其次，在閘極絕緣膜形成過程中，在半導體膜440的 表面中，至少與通道形成領域410的通道長方向的中央部 份4 1 1重疊的部份形成光阻劑層40 1，且於通道形成領域 410中針對鄰接於汲極領域430及源極領域420的境界領域 4 1 2、4 1 3重疊的部份避開光阻劑層40 1的形成。 其次，如圖4(B)所示，在半導體膜440及光阻劑層401 的表面側形成下層側閘極絕緣膜451之後，如圖4(C)所示 ，藉由剝起法來一起去除光阻劑層40 1及覆蓋光阻劑層40 1 的下層側閘極絕緣膜4 5 1。又，亦可不使用上述剝起法’ 而於半導體膜440上形成下層側閘極絕緣膜451之後，形成 光阻劑層，然後形成圖案。 其次，如圖4(D)所示，在表面全體形成上層側閘極絕 緣膜452。其結果，閘極絕緣膜450會形成具有：下層側閘 極絕緣膜4 5 1與上層側閘極絕緣膜4 5 2的兩層構造的較厚部 份，及只由下層側閘極絕緣膜45 1所構成的較薄部份。 其次，如圖4(E)所示，在形成閘極電極45 0之後’如 -17- (15) (15)1224700 圖4 (F)所示，以閘極電極45 0作爲光罩，在半導體膜440 中導入高濃度的雜質，針對閘極電極4 5 0自我調整地形成 由高濃度領域所構成的源極領域420及汲極領域43 0。 [實施形態4] 在實施形態3所述的半導體裝置的製造方法中，參照 圖4(A)所述的過程中，若將光阻劑層401的形成範圍擴大 至一點虛線401 ’所示的範圍，則會形成圖1(D)所示的電晶 體 40D ° 就此電晶體40D而言，在通道形成領域410中，與鄰 接於汲極領域43 0的境界領域412重疊的部份之閘極絕緣膜 45 0的膜厚會比和通道形成領域410的通道長方向的中央部 份411重疊的部份之閘極絕緣膜45 0的膜厚還要厚，但有關 與鄰接於源極領域420的境界領域412重疊的部份之閘極絕 緣膜4 5 0的膜厚會和通道形成領域410的通道長方向的中央 部份41 1重疊的部份之閘極絕緣膜450的膜厚相等。 由於其他的構成與實施形態3相同，因此對共通的部 份賦予相同的元件符號，而省略其説明，但本形態的電晶 體40D也會因爲汲極端的閘極絕緣膜4 5 0較厚，所以在汲 極端的電場強度會被緩和，因此待機時洩漏電流位準低， 且電流位準的急速上升也會被解消，可發揮與實施形態3 同樣的効果。 [實施形態5] -18- (16) (16)1224700 在圖5(A)中，本形態的半導體裝置是在基板400上形 成LDD構造的電晶體40E，此電晶體40E具備：源極領域 420與汲極領域43 0之間可形成通道的通道形成領域410， 及隔著閘極絕緣膜4 5 0來對向於此通道形成領域4 1 0的閘極 電極4 6 0。在源極領域4 2 0及汲極領域4 3 0經由形成於層間 絕緣膜490及閘極絕緣膜450的接觸孔來分別電性連接源極 電極470及汲極電極480。 源極領域420及汲極領域43 0在隔著閘極絕緣膜4 5 0來 對峙於閘極電極460端部的部份具備低濃度源極領域421及 低濃度汲極領域431，且其外側具備高濃度源極領域422及 高濃度汲極領域432。 就本形態而言，通道形成領域4 1 0中，與鄰接於低濃 度汲極領域43 1的境界領域4 1 2重疊的部份之閘極絕緣膜 45 0的膜厚是比和通道形成領域410的通道長方向的中央部 份411重疊的部份之閘極絕緣膜450的膜厚更厚。又，通道 形成領域410中，與鄰接於低濃度源極領域421的境界領域 4 13重疊的部份之閘極絕緣膜450的膜厚亦比和通道形成領 域4 1 0的通道長方向的中央部份4 1 1重疊的部份之閘極絕緣 膜4 5 0的膜厚還要厚。 亦即，閘極絕緣膜450是由：下層側閘極絕緣膜451及 上層側閘極絕緣膜452所構成，該下層側閘極絕緣膜451是 形成於構成源極領域4 2 0、汲極領域4 3 0及通道形成領域 4 1 0的半導體膜440的表面側全體，該上層側閘極絕緣膜 4 5 2是以能夠避開和通道形成領域4 1 0的通道長方向的中央 -19- (17) (17)1224700 部份4 1 1重疊的部份之方式來形成。在通道形成領域4丨〇中 ，與鄰接於低濃度汲極領域4 3 1及低濃度源極領域4 2 1的境 界領域412、41 3重疊的部份之閘極絕緣膜450是形成下層 側閘極絕緣膜45 1與上層側閘極絕緣膜4 5 2的兩層構造。相 對的，與通道形成領域4 1 0的通道長方向的中央部份4 1 1重 疊的部份之閘極絕緣膜4 5 0是僅由下層側閘極絕緣膜4 5 1所 構成。 在如此構成的電晶體4 0 E中，因爲在隔著閘極絕緣膜 4 5 0來對峙於閘極電極4 6 0的部份具備低濃度汲極領域4 3 1 及低濃度源極領域42 1，所以如圖6中實線L 1 1所示，在汲 極端的電場強度會被緩和，因此待機時洩漏電流的位準低 。並且，因爲汲極端的閘極絕緣膜4 5 0較厚，所以在汲極 端的電場強度更會被緩和，所以待機時洩漏電流位準低， 且電流位準的急速上升也會被解消。在通道形成領域4 1 0 的中央部份41 1，由於閘極絕緣膜450較薄，因此待機時洩 漏電流位準低，ON電流位準位準高。 在製造如此構成的半導體裝置時，首先如圖7(A)所示 ，在基板40 0的表面形成矽膜等的半導體膜440，其係供以 形成通道形成領域410、源極領域420、及汲極領域43 0。 其次，在閘極絕緣膜形成過程中，形成由氧化矽膜或 氮化矽膜等所構成的下層側閘極絕緣膜45 1。 其次，如圖7(B)所示，在下層側閘極絕緣膜451的表 面中，至少在與通道形成領域4 1 0的通道長方向的中央部 份4 1 1重疊的部份形成光阻劑層40 1，且於通道形成領域 -20- (18) (18)1224700 4 1 〇中，針對和鄰接於低濃度汲極領域4 3 1及低濃度源極領 域4 2 1的境界領域4 1 2、4 1 3重疊的部份避開光阻劑層4 0 1的 形成。 其次，如圖7(C)所示，在下層側閘極絕緣膜45丨及光 阻劑層4 0 1的表面側形成由氧化矽膜或氮化矽膜等所構成 的上層側閘極絕緣膜4 5 2。此刻，最好是以覆蓋範圍低的 方法來形成上層側閘極絕緣膜4 5 2。 其次，如圖7(D)所示，一起去除光阻劑層401及覆蓋 光阻劑層401的上層側閘極絕緣膜452 (剝起法（lift-off method))。其結果，閘極絕緣膜450會形成具有：下層側 閘極絕緣膜451與上層側閘極絕緣膜452的兩層構造的較厚 部份，及只由下層側閘極絕緣膜4 5 1所構成的較薄部份。 其次，如圖7(E)所示，在形成閘極電極460後，如圖 7(F)所示，以閘極電極460作爲光罩，在半導體膜440中導 入低濃度的雜質，然後對閘極電極460自我調整地形成低 濃度源極領域421及低濃度汲極領域431。 然後，如圖7(G)所示，在形成擴大覆蓋閘極電極460 的光阻劑光罩402之後，由該光阻劑光罩402的開口來將高 濃度的雜質導入半導體膜440，藉此在閘極電極460的端部 由隔著閘極絕緣膜45 0而呈對峙的部份偏移至外側的部份 形成高濃度源極領域422及高濃度汲極領域432。其結果， 在閘極電極460的端部隔著閘極絕緣膜450而呈對峙的部份 剩下低濃度源極領域42 1及低濃度汲極領域43 1。 •21 - (19) (19)1224700 [實施形態6] 在實施形態5所述的半導體裝置的製造方法中’參照 圖7(B)所述的過程中，若將光阻劑層401的形成範圍擴大 至一點虛線401，所示的範圍，則會形成圖5(B)所示的電晶 體 40F。 就此電晶體40F而言，在通道形成領域410中’與鄰 接於低濃度汲極領域4 3 1的境界領域4 1 2重疊的部份之閘極 絕緣膜4 5 0的膜厚會比和通道形成領域4 1 0的通道長方向的 中央部份4 1 1重疊的部份之間極絕緣膜4 5 0的膜厚®要厚’ 但有關與鄰接於低濃度源極領域42 1的境界領域4 1 3重疊的 部份之閘極絕緣膜4 5 0的膜厚會和通道形成領域4 1 〇的通道 長方向的中央部份41 1重疊的部份之閘極絕緣膜45 0的膜厚 相等。 由於其他的構成與實施形態5相同，因此對共通的部 份賦予相同的元件符號，而省略其説明，但同樣的，本形 態的電晶體40F亦待機時洩漏電流位準低，ON電流位準 高，可發揮與實施形態5相同的効果。 [實施形態7] 在圖5(C)中，同樣的，在本形態的半導體裝置中，電 晶體40G在通道形成領域410中與連接於低濃度汲極領域 431的境界領域41 2重疊的部份之閘極絕緣膜450的膜厚比 和通道形成領域4 1 0的通道長方向的中央部份4 1 1重疊的部 份之閘極絕緣膜45 0的膜厚還要厚。並且，在通道形成領 -22 - (20) (20)1224700 域4 1 0中與鄰接於低濃度源極領域42 i的境界領域4 1 3重疊 的部份之閘極絕緣膜45 0的膜厚亦比和通道形成領域410的 通道長方向的中央部份41 1重疊的部份之閘極絕緣膜450的 膜厚還要厚。 但，本形態與實施形態5有所不同，亦即閘極絕緣膜 4 5 0是由：以能夠避開與通道形成領域410的通道長方向的 中央部份4 1 1重疊的部份之方式來形成的下層側閘極絕緣 膜45 1，及形成於該表面全體的上層側閘極絕緣膜452所構 成。因此，在通道形成領域410中與鄰接於汲極領域43 0及 源極領域420的境界領域4 1 2、4 1 3重疊的部份之閘極絕緣 膜45 0會形成下層側閘極絕緣膜45 1與上層側閘極絕緣膜 45 2的兩層構造，相對的，與通道形成領域410的通道長方 向的中央部份41 1重疊的部份之閘極絕緣膜450只由上層側 閘極絕緣膜452所構成。 同樣的，在如此構成的電晶體40G中，待機時洩漏電 流位準低，ON電流位準高，可發揮與實施形態5相同的効 果。 在製造如此構成的半導體裝置時，首先如圖8(A)所示 ，在基板400的表面形成矽膜等的半導體膜440，其係供以 形成通道形成領域410、源極領域420、及汲極領域43 0。 其次，在閘極絕緣膜形成過程中，在半導體膜440的 表面中，至少與通道形成領域4 1 0的通道長方向的中央部 份4 1 1重疊的部份形成光阻劑層40 1，且於通道形成領域 4 1 0中針對鄰接於低濃度汲極領域43 1及低濃度源極領域 -23- (21) (21)1224700 42 1的境界領域4 1 2、4 1 3重疊的部份避開光阻劑層40 1的形 成。 其次，如圖8(B)所示，在半導體膜440及光阻劑層401 的表面側形成下層側閘極絕緣膜451之後，如圖8(C)所示 ，一起去除光阻劑層40 1及覆蓋光阻劑層40 1的下層側閘極 絕緣膜4 5 1。 其次，如圖8(D)所示，在表面全體形成上層側閘極絕 緣膜4 5 2。其結果，閘極絕緣膜450會形成具有：下層側閘 極絕緣膜451與上層側閘極絕緣膜452的兩層構造的較厚部 份，及只由下層側閘極絕緣膜45 1所構成的較薄部份。 其次，如圖8(E)所示，在形成閘極電極460之後，如 圖8 (F)所示，以閘極電極460作爲光罩，在半導體膜440 中導入高濃度的雜質，針對閘極電極460自我調整地形成 低濃度源極領域421及低濃度汲極領域431。 然後，如圖8(G)所示，在形成擴大覆蓋閘極電極460 的光阻劑光罩402之後，由該光阻劑光罩402的開口來將高 濃度的雜質導入半導體膜440，藉此在閘極電極460的端部 由隔著閘極絕緣膜45 0而呈對峙的部份偏移至外側的部份 形成高濃度源極領域422及高濃度汲極領域432。其結果’ 在閘極電極460的端部隔著閘極絕緣膜450而呈對峙的部份 剩下低濃度源極領域42 1及低濃度汲極領域43 1。 [實施形態8] 在實施形態7所述的半導體裝置的製造方法中’參照 -24- (22) (22)ιρποο 圖8(B)所述的過程中，若將光阻劑層401的形成範圍擴大 至一點虛線401 ’所示的範圍，則會形成圖5(D)所示的電晶 體 40Η。 就此電晶體40Η而言，在通道形成領域410中，與鄰 接於低濃度汲極領域43 1的境界領域4 1 2重疊的部份之閘極 絕緣膜45 0的膜厚會比和通道形成領域410的通道長方向的 中央部份411重疊的部份之閘極絕緣膜450的膜厚還要厚， 但有關與鄰接於低濃度源極領域42 1的境界領域4 1 3重疊的 部份之閘極絕緣膜4 5 0的膜厚會和通道形成領域4 1 0的通道 長方向的中央部份4 1 1重疊的部份之閘極絕緣膜4 5 0的膜厚 相等。 由於其他的構成與實施形態7相同，因此對共通的部 份賦予相同的元件符號，而省略其説明，但同樣的，本形 態的電晶體40Η亦待機時洩漏電流位準低，ON電流位準 高，可發揮與實施形態5相同的効果。 [實施形態9] 實施形態1〜4雖是將本發明適用於上閘極型（Top Gate)的自調整構造的電晶體，但如圖9(A)所示，亦可將 本發明適用於下閘極型（Bottom Gate)的自調整構造的電晶 體 40L〇 又，實施形態5〜8雖是將本發明適用於上閘極型的 LDD構造的電晶體，但如圖9(B)所示，亦可將本發明適用 於下閘極型的LDD構造的電晶體40M。 -25- (23) (23)1224700 該等電晶體40L、40M與實施形態1〜8相較下，除了 對閘極絕緣膜4 5 0之閘極電極460與通道形成領域41〇的上 下位置呈相反對以外，其基本的構造皆與實施形態1〜8同 樣。因此，有關共通的部份賦予相同的符號，且省略其詳 細説明。 又，其製造方法如參照圖3或圖7所述，在閘極絕緣膜 形成過程中，形成下層側鬧極絕緣膜4 5 1之後，在下層側 閘極絕緣膜4 5 1的表面中，至少與通道形成領域4 1 0的通道 長方向的中央部份4 1 1重疊的部份選擇性地形成光阻劑層 〇 其次，在下層側閘極絕緣膜4 5 1及光阻劑層的表面側 形成上層側閘極絕緣膜4 5 2之後，一起去除光阻劑層及覆 蓋該光阻劑層的上層側閘極絕緣膜452即可。 又，如參照圖4或圖8所述，在閘極絕緣膜形成過程中 ，在與通道形成領域410的通道長方向的中央部份411重疊 的部份選擇性地形成光阻劑層之後，在光阻劑層的表面側 形成下層側閘極絕緣膜45 1。其次，一起去除光阻劑層及 覆蓋該光阻劑層的下層側閘極絕緣膜45 1，然後在表面全 體形成上層側閘極絕緣膜45 2即可。 [其他實施形態] 在上述形態1〜9中，雖是利用形成於基板400上的半 導體膜440來製造電晶體的TFT，但就半導體層而言，亦 可利用使磊晶成長於半導體基板上的半導體層，或半導體 -26- (24) (24)1224700 基板的表面本身。由於該情況的構造及製造方法只有半導 體膜440有所不同以外，其餘則相同，因此省略其詳細説 明。 又，上述形態5〜8雖是以LDD構造的TFT爲基礎來 適用本發明，但亦可以偏置閘極構造的TFT爲基礎來適 用本發明。由於此情況在圖5中只有低濃度源極領域4 2 1及 低濃度汲極領域431會分別形成通道形成領域410及雜質濃 度相等的偏置領域以外，其餘則相同，以及在製造方法中 只有省略圖7(F)及圖8(F)所述的低濃度雜質的導入過程以 外，其餘則相同，因此省略其詳細説明。 [光電裝置的適用例] 其次，以本發明的半導體裝置作爲保持光電物質的光 電裝置用基板（TFT陣列基板）爲例來進行説明。 (全體構成） 圖1 〇是由對向基板側來看光電裝置及形成於上面的各 構成要素的平面圖。圖11是表示包含對向基板之圖1〇的 H-H剖面圖。 在圖1 0中，本形態的光電裝置1 00爲主動矩陣型的液 晶裝置，在TFT陣列基板10的上面，密封材1〇7會沿著對 向基板2 0的邊緣而設置。在密封材1 0 7的外側領域中，資 料線驅動電路1 0 1及安裝端子1 〇2(訊號輸入端子）會沿著 TFT陣列基板1〇的一邊而設置，掃描線驅動電路1〇4會沿 -27- (25) (25)1224700 著鄰接於該一邊的兩邊而形成。並且，在TFT陣列基板 1 0的剩下一邊設有供以連接設置於畫像顯示領域1 0a兩側 的掃描線驅動電路1 〇 4之間的複數條配線1 0 5 ’甚至可利用 框緣1 0 8下來設置預充電電路或檢查電路。而且’在對向 基板20的角落部的至少1處形成有供以電性導通TFT陣列 基板10與對向基板20之間的上下導通材1〇6。 又，如圖1 1所示，具有與圖1 〇所示的密封材1 0 7幾乎 相同輪廓的對向基板20會藉由此密封材107來固著於TFT 陣列基板10。密封材107是由供以使TFT陣列基板10與對 向基板20貼合於該等的周邊之光硬化樹脂或熱硬化性樹脂 等所構成的接著劑，且配置有供以使兩基板間的距離形成 一規定値的玻璃纖維或玻璃串珠等的間隙材。 在TFT陣列基板10中，畫素電極9a會形成矩陣狀（ 詳細情形會在往後敘述）。相對的，在對向基板2 0中，在 密封材1 07的内側領域形成有由遮光性材料所構成的框緣 1 08，其内側會形成畫像顯示領域1 〇a。又，在與形成於 TFT陣列基板10的畫素電極（後述）的縱橫境界領域呈對 向的領域中形成有所謂黑色矩陣或黑色條紋的遮光膜23， 且於上層側形成有由ITO膜所構成的對向電極2 1。 如此形成的光電裝置100爲使用於投射型顯示裝置（液 晶投影機）時’ 3個光電裝置100可分別作爲rgB用的光閥 來使用，在各光電裝置100中，經由RGB色分解用的分色 鏡來分解的各色光會當作投射光來分別射入。因此，在上 述各形態的光電裝置1 0 0中並未形成有彩色濾光片。但， -28- (26) (26)1224700 在對向基板2 0中對向於各畫素電極9 a的領域中可一起形 成RGB的彩色濾光片及其保護膜，藉此除了投射型顯示 裝置以外，亦可使用於後述的攜帶式個人電腦，行動電話 機及液晶電視等電子機器的彩色顯示裝置。 又’對於對向基板2 0而言，可對應於各畫素來形成微 透鏡’而藉此來提局入射光對畫素電極9a的集光効率， 因此將可進行更明亮的顯示。又，亦可在對向基板2〇層疊 幾層折射率不同的干渉層，而藉此來利用光的干渉作用， 形成一作出RGB色的分色濾光片。若利用附有此分色濾 光片的對向基板，則可進行更明亮的彩色顯示。 (光電裝置1 0 0的構成及動作） 其次，參照圖1 2〜圖1 4來説明主動矩陣型光電裝置 100的構成及動作。 圖12是表示爲了構成光電裝置1〇〇的畫像顯示領域i〇a 而形成矩陣狀的複數個畫素的各種元件、配線等的等效電 路圖。圖1 3是表示在形成有資料線、掃描線、畫素電極等 的TFT陣列基板中相隣接的畫素之平面圖。圖14是用以 說明相當於圖13之A-A ’線的位置剖面圖、及在TFT陣列 基板與對向基板之間封入光電物質（液晶）的狀態剖面圖 。又，於該等的圖中，爲了使各層或各構件能夠在圖面上 形成可辨識的大小，而使各層或各構件縮小比例有所不同 〇 在圖12中，在光電裝置1〇〇的畫像顯示領域10a中， -29- (27) (27)1224700 分別於形成矩陣狀的複數個畫素中形成有畫素電極9a及 供以控制畫素電極9a的畫素開關用的TFT30，且供給晝 素訊號的資料線6a會電性連接於該TFT30的源極。 寫入資料線6a的畫素訊號S 1、S2、、、Sn可依此順 序來供給。並且，在TFT30的閘極電性連接有掃描線3a， 以規定的時序來將掃描訊號G1、G2、、、Gm依此順序 施加至掃描線3a。畫素電極9a會電性連接於TFT30的汲極 ，使開關元件的TFT30僅於一定期間形成ON狀態，藉此 使資料線6a所供給的畫素訊號S 1、S2、、、Sn能夠以規 定的時序來寫入各畫素。如此一來，經由畫素電極9a來 寫入液晶之規定位準的畫素訊號S1、S2、、、Sn會在與 形成於對向基板20的對向電極21之間保持於一定期間。 在此，爲了防止所被保持的畫素訊號SI、S2、、、 Sn拽漏，而附加一與形成於畫素電極9a與對向電極之間 的液晶電容並列的儲存電容70 (電容器）。畫素電極9的 電壓是藉由儲存電容70來保持，例如比施加源極電壓的時 間還要長3位數。藉此，電荷的保持特性會被改善，可實 現對比度高的液晶顯示裝置。又，就形成儲存電容70的方 法而言，可形成於供以形成電容的配線（電容線3 b )之間 時，或者形成於前段的掃描線3 a之間時。 在圖13中，在光電裝置1〇〇的TFT陣列基板1〇上，矩 陣狀的複數個透明畫素電極9a(以點線所圍繞的領域）會被 形成於每個畫素，沿著畫素電極9 a的縱橫境界領域形成 有資料線6a(以一點虛線所示者）、掃描線3a(以實線所示者 -30- (28) (28)1224700 )、及電谷線3 b (以貫線所示者）。 如圖14所示’ TFT陣列基板1〇的基體是由石英基板或 耐熱性玻璃板等的透明基板1 〇b所構成，對向基板20的基 體是由石英基板或耐熱性玻璃板等的透明基板20b所構成 。在TFT陣列基板1〇中形成有畫素電極9a，且於其上側 形成有配向膜1 6，該配向膜丨6是由被施以面磨處理等規定 的配向處理之聚醯亞胺膜所構成。畫素電極9 a是例如由 ITO (Indium Tin Oxide)膜等的透明導電性膜所構成。並 且，配向膜1 6是例如藉由對聚醯亞胺膜等的有機膜進行面 磨處理而形成。而且，在對向基板20中，對向電極21的上 層側亦形成有由聚醯亞胺膜所構成的配向膜2 2，此配向膜 2 2亦爲對聚醯亞胺膜施以面磨處理的膜。 在TFT陣列基板1〇中，於透明基板10b的表面上形成 有下層保護膜1 2，且於其表面側鄰接於各畫素電極9a的 位置形成有供以開關控制各畫素電極9a的畫素開關用 TFT30 ° 如圖13及圖14所示，畫素開關用的TFT30是針對由島 狀的矽膜所構成的半導體膜1 a形成有通道形成領域1 a ’、 局濃度源極領域1 d、及局濃度汲極領域1 e。並且、在半導 體膜1 a的上層側形成有供以絕緣該半導體膜1 a與掃描線 3 a的閘極絕緣膜2。 在此，高濃度源極領域1 d及高濃度汲極領域1 e雖是 針對閘極電極（掃描線3a)來自我調整地形成，但TFT30具 有圖1(A)所示的構造，汲極端的閘極絕緣膜2較厚。因此 -31 - (29) (29)1224700 ，在TFT3 0中，汲極端的電場強度會被緩和，所以待機時 洩漏電流位準低，且電流位準的急速上升也會被解消。又 ，在通道形成領域1 a ’的中央部份，因爲閘極絕緣膜2較薄 ，且與LDD構造有所不同，無低濃度領域，所以on電 流位準筒。 又，圖Η中，TFT30雖是顯示圖1(A)所示構造的TFT ，但並非只限於圖1(A)者，亦可使用具有圖1(B)〜（D)、 圖5 (A)〜（D)、及圖6(A)、（B)所示構造的TFT。 在如此構成的TFT30的表面側形成有由氧化矽膜所構 成的層間絕緣膜4、7。並且，在層間絕緣膜4的表面形成 有資料線6a，此資料線6a會經由形成於層間絕緣膜4的接 觸孔5來電性連接於高濃度源極領域Id。而且，在層間絕 緣膜7的表面形成有由ITO膜所構成畫素電極9a。畫素電 極9a會經由形成於層間絕緣膜7的接觸孔7a來電性連接於 汲極電極6b，此汲極電極6b會經由形成於層間絕緣膜4及 閘極絕緣膜2的接觸孔8來電性連接於高濃度汲極領域1 e。 在此畫素電極9a的表面側形成有由聚醯亞胺膜所構成的 配向膜1 6。 又，對於來自高濃度汲極領域le的延設部份If(下電 極）而言，會隔著與閘極絕緣膜2a同時形成的絕緣膜（介電 質膜）來與和掃描線3 a同層的電容線3 b (上電極）呈對向 配置，藉此來構成儲存電容70。 如此構成的TFT陣列基板10與對向基板20是以畫素 電極9a與對向電極21能夠形成對面的方式來配置，且於 -32- (30) (30)1224700 該等基板間會在藉由上述密封材53(參照圖10及圖11)而圍 繞的空間内封入光電物質（液晶50 )。液晶50會在未被施 加來自畫素電極9 a的電場之狀態下，藉由配向膜來取規 定的配向狀態。液晶50是例如由混合一種或數種的向列液 晶來構成。 又，於對向基板20及TFT陣列基板10的光射入側的 面或光射出側，分別對應於所使用的液晶5 0種類，亦即 TN (扭曲向列）模式、STN (超扭曲向列）模式等的動作模 式，或正常白色模式/正常黑色模式等來將偏光薄膜、相 位差薄膜、偏光板等配置於規定的方向。 (周邊電路的構成） 又，回到圖10，就本形態的光電裝置100而言，會在 TFT陣列基板1 〇的表面側，利用畫像顯示領域1 〇a的周邊 領域來形成有資料線驅動電路1 〇 1及掃描線驅動電路1 04。 如此的資料線驅動電路1 0 1及掃描線驅動電路1 0 4基本上是 由圖15及圖16之N通道型的TFT及P通道型的TFT所構 成。 圖1 5是表示構成掃描線驅動電路1 04及資料線驅動電 路101等周邊電路之TFT的構成平面圖。圖16是表示在圖 11的B-B’線切斷構成該周邊電路的TFT時的剖面圖。 在圖15及圖16中，構成周邊電路的TFT是由p通道 型的TFT80與N通道型的TFT90所構成的相補型TFT。並 且，構成該等驅動電路用TFT80、90的半導體膜60 (以點 -33- (31) (31)1224700 線來顯示其輪廓者）是隔著形成於基板1 Ob上的下層保護 膜1 2來形成島狀。 在TFT80、90中，高電位線71與低電位線72會經由接 觸孔63、64來分別電性連接於至半導體膜60的源極領域。 並且，輸入配線66會分別連接至共通的閘極電極65，輸出 配線67會經由接觸孔68、69來分別電性連接至半導體膜60 的汲極領域。 由於如此的周邊電路領域也是經由與畫像顯示領域 1 0a同樣的製程來形成，因此周邊電路領域亦形成有層間 絕緣膜4、7及閘極絕緣膜2。 又，驅動電路用的TFT80、90與畫素開關用的TFT30 同樣的，在通道形成領域8 1、9 1的兩側具備：高濃度源極 領域82、92，及高濃度汲極領域84、94。在此，高濃度源 極領域82、92及高濃度汲極領域84、94雖是針對閘極電極 65自我調整地形成，但由於TFT80、90具有圖1 (A)所示 的構造，亦即汲極端的閘極絕緣膜2形成較厚，因此在 TFT8 0、90中，會因爲汲極端的電場強度被緩和，所以待 機時浅漏電流位準低’且電流位準的急速上升也會被解消 。又，通道形成領域8 1、9 1的中央部份，因爲閘極絕緣膜 2較薄，且與LDD構造有所不同，無低濃度領域，所以 ON電流位準高。 又，圖16中，TFT80，90雖是顯示圖1(A)所示構造的 TFT，但並非只限於圖1(A)者，亦可使用具有圖1(B)〜（D) 、圖5(A)〜（D)、及圖6(A)，（B)所示構造的TFT。 -34- (32) (32)1224700 [其他適用例] 在上述形態中，就半導體裝置而言，雖是以使用於主 動矩陣型光電裝置的TFT陣列基板爲例來進行説明，但 亦可將本發明適用於使用液晶以外的光電物質之光電裝置 ’例如使用於圖1 7及圖1 8所述的有機電激發光顯示裝置的 TFT陣列基板、或光電裝置以外的半導體裝置的製造。 圖17是表示使用電荷注入型的有機薄膜電激發光元件 之主動矩陣型光電裝置的方塊圖。圖18(A)，（B)是分別表 示形成於圖17之光電裝置的畫素領域的擴大平面圖、及其 剖面圖。 圖17之光電裝置100p是以TFT來驅動控制EL(電激 發光）元件（藉由驅動電流流動於有機半導體膜來發光） 或LED (發光二極體）元件等的發光元件之主動矩陣型的 顯示裝置，由於該形態的光電裝置中所使用的發光元件皆 爲自我發光，因此不需要背光，且具有視野角大的優點。 就此光電裝置1〇〇Ρ而言，在TFT陣列基板10p上形 成有：複數條的掃描線3p、及延伸於與掃描線3p的延設 方向交叉的方向之複數條的資料線6p、及與該等資料線6p 並列之複數條的共通給電線23p、及對應於資料線6p與掃 描線3p的交叉點之畫素領域1 5p。又，針對資料線6p形成 有具備位移暫存器、位準位移器、視頻線、類比開關的資 料側驅動電路1 0 1 p。又，針對掃描線3 p形成有具備位移 暫存器及位準位移器的掃描側驅動電路1 (Mp。 又，於畫素領域1 5p分別形成有：經由掃描線3p來將 -35- (33) (33)1224700 掃描訊號供給至閘極電極的第1TFT31P(半導體元件）、及 用以保持經由該第1TFT3 1P來從資料線6p供給的畫像訊 號之保持電容33p (薄膜電容器元件）、及藉由該保持電容 33p而保持的畫像訊號會被供給至閘極電極的第2TFT32p( 半導體元件）、及經由第2TFT32p來電性連接至共通給電 線2 3 p時從共通給電線2 3 p流入驅動電流的發光元件4 Op。 在本形態中，如圖18(A)、（B)所示，無論是在哪個畫 素領域1 5 p中，皆會於玻璃基板1 Op ’的表面上形成下層保 護膜1 1 p，且利用島狀形成於該下層保護膜i丨p的表面之 兩個的半導體膜來形成第lTFT31p及第2TFT32p。並且， 在第2TFT32p的源極 汲極領域的一方電性連接中繼電極 35p，在此中繼電極35p電性連接畫素電極41p。而且，在 此畫素電極4 1 p的上層側層疊有電洞注入層42p、有機電 激發光材料層的有機半導體膜43p、及由鋰，鋁、鈣等的 金屬膜所構成的對向電極20p。在此，對向電極20p是跨 越資料線6p等來形成於複數個畫素領域15p。 第2TFT32p的源極 汲極領域的另一方是經由接觸孔 來電性連接共通給電線23p。相對的，在第lTFT31p中， 電性連接至該源極 汲極領域的一方之電位保持電極3 5p 會電性連接至第2閘極電極72p的延設部份720p。對此延 設部份720p而言，在其下層側，半導體膜400p會隔著上 層側閘極絕緣膜50p來呈對向，由於此半導體膜400p會根 據所被導入的雜質來導電化，因此延設部份720p與上層 側閘極絕緣膜50p會構成保持電容33p。在此，對半導體 -36- (34) (34)1224700 膜40 Op而言，會經由層間絕緣膜5ip的接觸孔來電性連接 共通給電線2 3 p。 藉此，由於保持電容33p會保持經由第1 TFT3 lp來從 資料線6p供給的畫像訊號，因此即使第1 TFT3 1 p形成 OFF狀態，第2TFT3 2p的閘極電極3 1p照樣可保持成相當 於畫像訊號的電位。故，在發光元件4 Op中，因爲驅動電 流會從共通給電線2 3 p來持續流動，所以發光元件4 Op會 持續發光而來顯示畫像。 即使在如此的TFT陣列基板1 Op中，對第1TFT3 lp及 第2 TFT3 2p而言，只要適用圖1〜圖9所述的構造，便可謀 求電氣特性及可靠性的提升。 [適用於電子機器] 其次，參照圖19及圖20(A)，（B)來說明具備本發明的 光電裝置100、10 Op之電子機器的一例。 圖19是表示具備與上述光電裝置相同構成的光電裝置 100之電子機器的構成方塊圖。圖20(A)、（B)是分別供以 說明利用本發明的光電裝置之電子機器的一例的攜帶型電 腦、及行動電話機。 在第19圖中，電子機器含：顯示資訊輸出源1〇〇〇、顯 示資訊處理電路1002、驅動電路1004、光電裝置100、 loop、時脈產生電路1008、及電源電路1010。並且，顯示 資訊輸出源 1000 包含 ROM(Read Only Memory)， RAM(Randam Access Memory)，光碟等的記憶體，及與視 -37- (35) (35)1224700 頻訊號的畫像訊號同步而輸出的同步電路等，根據來自時 脈產生電路1008的時脈來處理預定格式的畫像訊號，而來 輸出至顯不資訊處理電路1002。該顯示資訊處理電路1002 ，例如包含放大·極性反相電路、相展開電路、低壓電路 、7校正電路、或箝位電路等習知的各種處理電路，由根 據時脈訊號而輸入的顯示資訊來依次產生數位訊號，且與 時脈訊號C L K 一起輸出至驅動電路1 〇 〇 4。並且，該驅動 電路1 004會驅動光電裝置1〇〇、i〇〇p。電源電路1()1〇會將 預定的電源供應給上述各電路。此外，亦可於構成光電裝 置1 0 0、1 0 0 p的T F T陣列基板上形成驅動電路1 〇 〇 4，或者 在T F T陣列基板上追加形成顯示資訊處理電路1 〇 〇 2。 就如此構成的電子機器而言，例如有投射型液晶顯示 裝置（液晶投影機），多媒體對應的個人電腦（P C )， 及工程技術·工作站（E W S )，呼叫器，或行動電話，打 字機，電視’附取景器型或監視器直視型的攝影機，電子 記事本，電子計算機，汽車衛星導航裝置，P〇S終端機， 及觸控面板等。 亦即，如圖2 0 (A)所示，個人電腦1 8 〇具有：具備鍵盤 181的本體部182、及顯示單元183。顯示單元183包含上述 光電裝置100、loop。 又，如圖20(B)所示，行動電話190具有··複數個操作 按鈕191、及由上述光電裝置1〇〇、ι〇〇ρ所構成的顯示部 -38- (36) (36)1224700 [發明的効果] 如以上説明，在適用本發明的電晶體中，由於汲極端 的閘極絕緣膜較厚，因此在汲極端的電場強度會被緩和， 所以待機時洩漏電流位準低，且電流位準的急速上升也會 被解消。又，由於通道形成領域的中央部份，閘極絕緣膜 較薄，且與LDD構造有所不同，無低濃度領域，因此ON 電流位準高。故，本發明可同時提升ON電流特性及待機 時洩漏電流特性雙方。 【圖式簡單說明】 圖1 (A)〜（D)是分別表示本發明之實施形態1〜4的自 調整構造的電晶體單體（半導體裝置單體）的構成剖面圖。 圖2是表示圖1之電晶體的ON電流特性、及待機時洩 漏電流特性的圖表。 圖3是表示本發明之實施形態1的電晶體製造方法的過 程剖面圖。 圖4是表示本發明之實施形態3的電晶體製造方法的過 程剖面圖。 圖5 (A)〜（D)是分別表示本發明之實施形態5〜8的 LDD構造的電晶體單體（半導體裝置單體）的構成剖面圖。 圖6是表示圖5之電晶體的ON電流特性、及待機時洩 漏電流特性的圖表。 圖7是表示本發明之實施形態5的電晶體製造方法的過 程剖面圖。 -39 - (37) (37)1224700 圖8是表示本發明之實施形態7的電晶體製造方法的過 程剖面圖。 圖9 (A)、（B)是分別表示本發明之實施形態9的LDD 構造的電晶體單體（半導體裝置單體）的構成剖面圖。 圖1 〇是由對向基板側來看適用本發明的光電裝置及形 成於上面的各構成要素的平面圖。 圖11是表不圖10之Η·Η剖面圖。 圖1 2是表示在光電裝置的畫像顯示領域中，形成於配 置成矩陣狀的複數個畫素的各種元件、配線等的等效電路 圖。 圖1 3是表示在光電裝置中，形成於TFΤ陣列基板的 各畫素的構成平面圖。 圖1 4是表示在相當於圖4的A- A ’線的位置切斷圖1 〇及 圖1 1之光電裝置的畫像顯示領域的一部份時的剖面圖。 圖15是表示形成於圖1〇及圖11之光電裝置的畫像顯示 領域的周邊領域的電路平面圖。 圖16是表示圖15之驅動電路用的TFT的剖面圖。 圖17是表示使用電荷注入型的有機薄膜電激發光元件 的主動矩陣型光電裝置的方塊圖。 圖1 8(A)、（B)是分別表示形成於圖1 7之光電裝置的畫 素領域的擴大平面圖、及其剖面圖。 圖19是表示以本發明的光電裝置作爲顯示裝置用的電 子機器的電路構成方塊圖。 圖20(A)、（B)是分別供以說明利用本發明的光電裝置 -40- (38) (38)1224700 之電子機器的一實施形態的攜帶型電腦、及行動電話機。 圖21 (A)、（B)是分別表示以往自調整構造的TFT的 剖面圖、及以往LDD構造的TFT的剖面圖。 [符號之說明] la :半導體膜（多晶矽膜） 2 :閘極絕緣膜 3 a :掃描線 3 b :電容線 4、7 :層間絕緣膜 6a :資料線 6b :汲極電極 9 a :畫素電極 10、10p: TFT陣列基板（半導體裝置） 30、31p、32p、80、90: TFT(半導體元件） 40 A 〜40H、40L、40M =電晶體 1 00、1 00p :光電裝置 400 :基板 4 1 〇 :通道形成領域 4 1 1 ··通道形成領域的中央部份 4 1 2、4 1 3 ··通道形成領域的境界領域 420 :源極領域 421 :低濃度源極領域 422 :高濃度源極領域 -41 - (39) (39)1224700 43 0 :汲極領域 431 :低濃度汲極領域 43 2 :高濃度汲極領域 45 0 :閘極絕緣膜 451 :下層側閘極絕緣膜 45 2 :上層側閘極絕緣膜 4 6 0 :閘極電極 -42-

Claims (1)

1224700 (1) 修正替換本年7月1曰 拾、申請專利範圍 第92 1 25 5 1 0號專利申請案 中文申請專利範圍修正本 民國93年7月2日修正
1 ·一種半導體裝置，其係於基板上形成有電晶體，該 電晶體係具備··可在源極領域與汲極領域之間形成通道的 通道形成領域，及在該通道形成領域隔著閘極絕緣膜而呈 對向的閘極電極，其特徵爲： 在上述通道形成領域中，至少和鄰接於上述汲極領域 的境界領域重疊的部份之上述閘極絕緣膜的膜厚要比和上 述通道形成領域的通道長方向的中央部份重疊的部份之上 述閘極絕緣膜的膜厚更厚。
2·如申請專利範圍第1項之半導體裝置，其中在上述 通道形成領域中，和鄰接於上述源極領域的境界領域重疊 的部份之上述閘極絕緣膜的膜厚要比和上述通道形成領域 的通道長方向的中央部份重疊的部份之上述閘極絕緣膜的 膜厚更厚。 3 ·如申請專利範圍第丨項之半導體裝置，其中上述源 極領域及上述汲極領域在上述閘極電極隔著上述閘極絕緣 膜而對峙的部份具有低濃度領域或偏置領域； 在上述通道形成領域中，至少和鄰接於上述汲極領域 的低濃度領域或偏置領域的境界領域重疊的部份之上述閘 極絕緣膜的膜厚要比和上述通道形成領域的通道長方向的 中央部份重疊的部份之上述閘極絕緣膜的膜厚更厚。 (2)I?247〇〇 4·如申請專利範圍第3項之半導體裝置，其中在上述 通道形成領域中，和鄰接於上述源極領域的低濃度領域或 偏置領域的境界領域重疊的部份之上述閘極絕緣膜的膜厚 要比和上述通道形成領域的通道長方向的中央部份重疊的 部份之上述閘極絕緣膜的膜厚更厚。
5 ·如申請專利範圍第1〜4項的其中任一項所記載之半 導體裝置，其中上述通道形成領域、上述源極領域、及上 述汲極領域係形成於上述基板表面上所形成的半導體膜。 6·如申請專利範圍第1〜4項的其中任一項所記載之半 導體裝置，其中上述基板爲半導體基板，對該半導體基板 形成上述通道形成領域、上述源極領域、及上述汲極領域 7. —種光電裝置，其特徵爲：申請專利範圍第1〜4項 的其中任一項所記載之半導體裝置係作爲保持光電物質的 光電裝置用基板使用；
在該光電裝置用基板中，具備畫素開關用電晶體及畫 素電極的畫素會被形成矩陣狀。 8. 如申請專利範圍第7項之光電裝置，其中上述光電 物質爲保持於上述光電裝置用基板與對向基板之間的液晶 9 ·如申請專利範圍第7項之光電裝置，其中上述光電 物質爲上述光電裝置用基板上構成發光元件的有機電激發 光材料。 1 〇 · —種電子機器，其特徵爲：使用申請專利範圍第7 -2- (3)J224700 項所記載之光電裝置。 11· 一種半導體裝置的製造方法，該半導體裝置係於 基板上形成有電晶體，該電晶體係具備：可在源極領域與 汲極領域之間形成通道的通道形成領域，及在該通道形成 領域隔著閘極絕緣膜而呈對向的閘極電極，其特徵爲： 在形成上述閘極絕緣膜的過程中， 首先，形成下層側閘極絕緣膜，
其次，在該下層側閘極絕緣膜的表面中，在至少和上 述通道形成領域的通道長方向的中央部份重疊的部份形成 光阻劑層，且避免對至少在該通道形成領域中和鄰接於上 述汲極領域的境界領域重疊的部份形成上述光阻劑層， 其次，在上述下層側閘極絕緣膜及上述光阻劑層的表 面側形成上層側閘極絕緣膜， 然後，一起去除上述光阻劑層及覆蓋該光阻劑層的上 述上層側閘極絕緣膜。
1 2.如申請專利範圍第1 1項之半導體裝置的製造方法 ，其中亦避免對上述通道形成領域中和鄰接於上述源極領 域的境界領域重疊的部份形成上述光阻劑層。 1 3 . —種半導體裝置的製造方法，該半導體裝置係於 基板上形成有電晶體，該電晶體係具備：可在源極領域與 汲極領域之間形成通道的通道形成領域，及在該通道形成 領域隔著閘極絕緣膜而呈對向的閘極電極，其特徵爲： 在形成上述閘極絕緣膜的過程中， 首先，在至少和上述通道形成領域的通道長方向的中 -3- (4)T224700 央部份重疊的部份形成光阻劑層，且避免對至少在該通道 形成領域中和鄰接於上述汲極領域的境界領域重疊的部份 形成上述光阻劑層， 其次，在上述光阻劑層的表面側形成下層側閘極絕緣 膜， 其次，一起去除上述光阻劑層及覆蓋該光阻劑層的上 述下層側閘極絕緣膜，
然後，在上述下層側閘極絕緣膜的表面形成上層側閘 極絕緣膜。 1 4 ·如申請專利範圍第1 3項之半導體裝置的製造方法 ，其中亦避免對上述通道形成領域中和鄰接於上述源極領 域的境界領域重疊的部份形成上述光阻劑層。
1 5 · —種半導體裝置的製造方法，該半導體裝置係於 基板上形成有電晶體，該電晶體係具有··可在源極領域與 汲極領域之間形成通道的通道形成領域，及在該通道形成 領域隔著閘極絕緣膜而呈對向的閘極電極，且上述源極領 域及上述汲極領域在上述閘極電極隔著上述閘極絕緣膜而 對峙的部份具備低濃度領域或偏置領域，其特徵爲： 在形成上述閘極絕緣膜的過程中， 首先，形成下層側閘極絕緣膜， 其次，在該下層側閘極絕緣膜的表面中，在至少和上 述通道形成領域的通道長方向的中央部份重疊的部份形成 光阻劑層，且避免對至少在該通道形成領域中和鄰接於上 述汲極領域的低濃度領域或偏置領域的境界領域重疊的部 -4- (5)1224700 份形成上述光阻劑層， 其次，在上述下層側閘極絕緣膜及上述光阻劑層的表 面側形成上層側閘極絕緣膜， 然後，一起去除上述光阻劑層及覆蓋該光阻劑層的上 述上層側閘極絕緣膜。
1 6 .如申請專利範圍第1 5項之半導體裝置的製造方法 ，其中亦避免對上述通道形成領域中和鄰接於上述源極領 域的低濃度源極領域或偏置領域的境界領域重疊的部份形 成上述光阻劑層。
1 7 · —種半導體裝置的製造方法，該半導體裝置係於 基板上形成有電晶體，該電晶體係具有：可在源極領域與 汲極領域之間形成通道的通道形成領域，及在該通道形成 領域隔著閘極絕緣膜而呈對向的閘極電極，且上述源極領 域及上述汲極領域在上述閘極電極隔著上述閘極絕緣膜而 對峙的部份具備低濃度領域或偏置領域，其特徵爲： 在形成上述閘極絕緣膜的過程中， 首先，在至少和上述通道形成領域的通道長方向的中 央部份重疊的部份形成光阻劑層，且避免對至少在該通道 形成領域中和鄰接於上述汲極領域的低濃度領域或偏置領 域的境界領域重疊的部份形成上述光阻劑層， 其次，在上述光阻劑層的表面側形成下層側閘極絕緣 膜， 其次，一起去除上述光阻劑層及覆蓋該光阻劑層的上 述下層側閘極絕緣膜， (6)1224700 然後’在上述下層側閘極絕緣膜的表面形成上層側閘 極絕緣膜。 1 8 ·如申請專利範圍第1 7項之半導體裝置的製造方法 ，其中亦避免對上述通道形成領域中和鄰接於上述源極領 域的低濃度源極領域或偏置領域的境界領域重疊的部份形 成上述光阻劑層。
1 9.如申請專利範圍第1 1〜1 8項的其中任一項所記載 之半導體裝置的製造方法，其中上述半導體層爲形成於上 述基板表面的半導體膜。 2 〇 ·如申請專利範圍第1 1〜1 8項的其中任一項所記載 之半導體裝置的製造方法，其中上述半導體層爲構成上述 基板的半導體基板的表面。
-6-
TW092125510A 2002-09-20 2003-09-16 Semiconductor apparatus, electro-optics apparatus, electronic machine, method for manufacturing the semiconductor apparatus TWI224700B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002275199 2002-09-20
JP2002275200 2002-09-20
JP2003196115A JP2004165621A (ja) 2002-09-20 2003-07-11 半導体装置、電気光学装置、電子機器、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200407609A TW200407609A (en) 2004-05-16
TWI224700B true TWI224700B (en) 2004-12-01

Family

ID=32512108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125510A TWI224700B (en) 2002-09-20 2003-09-16 Semiconductor apparatus, electro-optics apparatus, electronic machine, method for manufacturing the semiconductor apparatus

Country Status (5)

Country Link
US (1) US6882016B2 (zh)
JP (1) JP2004165621A (zh)
KR (1) KR20040025845A (zh)
CN (1) CN1280922C (zh)
TW (1) TWI224700B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
WO2005057665A1 (ja) * 2003-12-08 2005-06-23 Matsushita Electric Industrial Co., Ltd. 電界効果トランジスタ及び電気素子アレイ、並びにそれらの製造方法
US20080224125A1 (en) * 2004-07-12 2008-09-18 Pioneer Corporation (Tmk) Semiconductor Device
KR100594865B1 (ko) 2004-08-10 2006-06-30 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
EP1981086A4 (en) * 2006-01-30 2011-06-29 Sharp Kk THIN FILM TRANSISTOR AND ACTIVE MATRIX SUBSTRATE AND DISPLAY ARRANGEMENT WITH SUCH A THIN FILM TRANSISTOR
EP1850374A3 (en) * 2006-04-28 2007-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20090224250A1 (en) * 2008-03-10 2009-09-10 Hidayat Kisdarjono Top Gate Thin Film Transistor with Enhanced Off Current Suppression
US8896065B2 (en) * 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
JP2010206154A (ja) * 2009-02-09 2010-09-16 Hitachi Displays Ltd 表示装置
JP5507159B2 (ja) * 2009-08-27 2014-05-28 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8431955B2 (en) * 2010-07-21 2013-04-30 International Business Machines Corporation Method and structure for balancing power and performance using fluorine and nitrogen doped substrates
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP6188900B2 (ja) * 2016-09-27 2017-08-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314834A (en) * 1991-08-26 1994-05-24 Motorola, Inc. Field effect transistor having a gate dielectric with variable thickness
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JP3177360B2 (ja) 1993-11-12 2001-06-18 三洋電機株式会社 薄膜トランジスタの製造方法及び薄膜トランジスタ
KR100699987B1 (ko) * 2001-08-06 2007-03-26 삼성에스디아이 주식회사 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법

Also Published As

Publication number Publication date
CN1487348A (zh) 2004-04-07
US20040113214A1 (en) 2004-06-17
US6882016B2 (en) 2005-04-19
JP2004165621A (ja) 2004-06-10
CN1280922C (zh) 2006-10-18
KR20040025845A (ko) 2004-03-26
TW200407609A (en) 2004-05-16

Similar Documents

Publication Publication Date Title
TWI224700B (en) Semiconductor apparatus, electro-optics apparatus, electronic machine, method for manufacturing the semiconductor apparatus
KR100514509B1 (ko) 반도체 장치, 전기 광학 장치, 및 전자 기기
TWI514055B (zh) 顯示面板與其製造方法
TW200703660A (en) TFT array panel, liquid crystal display including same, and method of manufacturing TFT array panel
US8115215B2 (en) Array substrate and method for manufacturing the same
US7329901B2 (en) Thin-film semiconductor device, electro-optical device, and electronic apparatus
JP2009122253A (ja) 電気光学装置及び電子機器
TW580602B (en) Electrooptic device and electronic device
JP2005260145A (ja) 電気光学装置及びその製造方法、並びに電子機器
KR100471954B1 (ko) 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기
JP4063266B2 (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
US7166923B2 (en) Semiconductor device, electro-optical unit, and electronic apparatus
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2003338628A (ja) 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
JP2003243658A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法
JP2006253173A (ja) 電気光学装置、その製造方法、及び電子機器
US8064323B2 (en) Electro-optical device and electronic apparatus
JP2004119599A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
JP2004165622A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
JP2010169913A (ja) 電気光学装置及び電子機器
KR101097790B1 (ko) 액정표시소자
JP2003249659A (ja) 半導体装置、電気光学装置、および電子機器
JP2020170145A (ja) 電気光学装置および電子機器
JP2004111618A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
JP2004119503A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent