TWI223500B - Noise shaper for processing stereo signals - Google Patents

Noise shaper for processing stereo signals Download PDF

Info

Publication number
TWI223500B
TWI223500B TW092118444A TW92118444A TWI223500B TW I223500 B TWI223500 B TW I223500B TW 092118444 A TW092118444 A TW 092118444A TW 92118444 A TW92118444 A TW 92118444A TW I223500 B TWI223500 B TW I223500B
Authority
TW
Taiwan
Prior art keywords
channel
signals
signal
noise
stereo
Prior art date
Application number
TW092118444A
Other languages
English (en)
Other versions
TW200402939A (en
Inventor
Haruhisa Yamaguchi
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200402939A publication Critical patent/TW200402939A/zh
Application granted granted Critical
Publication of TWI223500B publication Critical patent/TWI223500B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/302Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

1223500 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種具備立體信號處理用之△ Σ調變器 (Delta-Sigma Modulator)的雜訊整形器,尤其是關於在△ Σ 調變器中具有特徵的雜訊整形器。 【先前技術】 以往在CD、DAT等所播放的立體數位信號之處理中, 採用一種使用超取樣技術及雜訊整形技術的DA(Digital Analog:數位類比)轉換器。 第5圖係顯不利用習知之超取樣技術及雜訊整形技術 的立體信號用DA轉換器之方塊圖。 圖中’ 2聲道之數位立體信號c,係利用LR信號分離 電路(以下稱為I/F方塊)1來分離,而被分離的信號,係在 以後分別經由進行去除頻率折疊(aUasing)、量子化雜訊的 η倍超取樣電路2、2,、輸出經位元數降低之數位信號且將 低通雜訊予以減低的雜訊整形器3、3,、將波形予以整形 並去除雜訊成分的波形整形電路4、4,、及進行低通濾波 並轉換成類比信號的LPF(低通濾波器:L〇w pass fiiter)5、 5’ ’之後再轉換成左右聲道類比信號。 第ό圖係上述雜訊整形器之習知電路例。圖中,雜訊 整形器3,係由將輸入信號取入雜訊整形器用之部分的輸 入部31及^ Σ調變器32所構成,且按將輸入的超取樣信 號,輸出為被△ Σ調變處理的信號。輸入部3丨係由正反器 12所構成,而△ Σ調變器32,係包含有乘法器】5、d、 314803 5 1223500 f 1 e 2、正反器b 1、b 2、加、、表哭 ,加去裔al、U、16及比較器18。 形器係設置有分別用^f 轉換器中’作為雜訊整 在嗜1敕 ' 聲道之各個雜訊整形器,由於 在雜況正形器中需要报多 路上之&古介 夕的令件,所以從製造成本高,電 格上之佔有空間之觀 ^ 之觀點來砉山·,看白有問題。再者,從消耗電力 脐 ^ 正开乂态係獨立使用電源、主時 义,所以亦有消耗電力大的問題。 【發明内容J (發明所欲解決之課題) 於削::明係為了解決上述問題而開發完成者,其目的在 二丨減處理立體信號用之雜訊整形器的製造成本、削減電 之佔有面積,及謀求雜訊整形器之消耗電力的減低。 又’其他目的係在於進行單聲道(mGn謝罐號處理以取 代立體信號處理時,可減低消耗電力。 (解決課題之手段) 申請專利範圍第1項之發 雜訊整形器,其包含有··輸入 入機構,將該2個聲道之立體 信號的轉換機構;輸入有該串 將雜訊整形後之輸出分離成左 申請專利範圍第2項之發 之立體信號處理用雜訊整形器 係具備有連成1級或2以上多 △ Σ調變的積分機構;上述積 明,係一種立體信號處理用 有2個聲道之立體信號的輸 信號轉換成分時多工之串列 歹J L號之△ Σ調變機構;及 右聲道並予以輸出的機構。 明,係如申請專範圍第1項 ,其中上述△ Σ調變機構, 級,且對被輸入之信號進行 分機構,係包含有:供給有 314803 6 1223500 上述串列信號之加法 機構,依上述2個聲道 機構之輸出的2個記,降 别入該加法 L 機構,及依上述2個簦 擇該2個記憶機構之耠 、而分時選 再<輸出中之任1個的選擇 · 述選擇機構之輸出係輪人至上述加法機構上。其中上 申請專利範圍第3項之發明,係如申 項之立體信號處理用雜訊整形器,其 :圍第2 構,俜按L聲it用眩γ ^ 2個記憶機 係按L4逼用時脈而動作的L聲道用正反器 上述時脈不同相位之R声史、苦〇士 V 久铁與 器。 ^尸耳道用時脈而動作的汉聲道用正反 【實施方式】 其次參照圖式說明本發明之實施形態。圖中 前技術之說明中所用的筮$国 妓 "" 吓用的第5圖至第7圖之部分相同的 上賦予相同的元件符號。 第1圖係適用本發明實施形態之雜訊整形器的乃八 換器之電路方塊。 # ▲第1圖中,DA轉換器,係包含有:供給有數位立體 信號C的LR信號分離電路(以下稱為ι/]ρ方塊)丨;分別供 給自I/F方塊1分離之輸出L聲道信號與r聲道信號的^ 倍超取樣電路2、2,;分別供給經超取樣後之左右聲道信 號的雜訊整形器3 ;分別供給經雜訊整形後之左右聲道信 號的波形整形電路4、4,;分別供給來自該波形整形電路 之波形整形輸出的LPF5、5,;以及從主時脈產生雜訊整形 器3用之各種控制信號的控制信號產生部6。 有關該DA轉換器之動作,當參照顯示信號波形圖之 7 314803 1223500 第2圖加以說明時,Ι/F方塊1,係藉由在Lr分離信號為 高時,取入左聲道信號,而在低時取入右聲道信號,以將 數位立體信號C分離成左右之信號。另外,位元時脈,係 用以決定分別取入信號Lch及Rch的時序。如此所取入的 信號Lch、Rch,係輸入至次級的超取樣電路2、2,中,且 產生為了減少對齊、量子化雜訊而提高取樣頻率的資料作 號E、F,再供至次級之雜訊整形器中。另外,在第2圖中 雖係顯示8倍之超取樣的例子,但是此為其1例,並未被 限定於8倍,對於熟習該項技術者而言可明白亦可為μ 倍、64倍、128倍等n倍的超取樣。 雜訊整形器3,係在使用依控制信號產生部而產生的 信號並對該等資料信號E、F進行分時多工之後,依匕尺分 時信號J、L聲道時脈G、R聲道時脈H,而產生使低通= 訊減低的分離信號K、L,再供至波形整形電路4、4,及 LPF5、5, 〇 4’中’係為了減少雜訊而進行分 ’其次LPF5、5’係進行低通濾波 在波形整形電路4、 離信號K、L之波形整形 並轉換成類比信號。
當參照顯示本發明實施形態之雜訊整形器3之電路圖 用以保 淮訊整形器3,係由輸入部3 1、△ 入部3 1係包含有輸入來自前級超 出E、F的選擇器10、U、用以保 反器丨2、I3,及選擇輪出正反器 314803 8 1223500 八μ又Δ Σ δ周變益32,係包含有將被輸入之n予> 分的“調變部,及將經…變後 八::…積 信號與R聲道信號並予以輸出的輸出部:成£聲道 所構=第=::由縱向連接的第1及第…^ 向弟1積刀為,係具備有經由上述乘法哭η 給信號的第!加法器al、按供給來自第 ;:15而供 號的L·聲道用時骱r ^ 法杰al之信 耸道用時脈G而動作的L聲道用正反 上述時脈不同相位之R声史 σ 及祕與 反器C1、以及選擇上而動作…道用正 而選擇哭1 Γ 器151、“之輸出的選擇器di, 、擇“1之輸出係回授至上述加法器al所構成者。 縱向連接在該第丨積分器上的第2積分 = 給有來自第1積分哭私 、σ係具備供 第1Λ輸入的第1加法器U、按供給來自 道用二=a2之!!號的L聲道用時脈G而動作的第几聲 : 杰b2及按與上述時脈不同相位之R聲道用時 :2動作㈣2R聲道用正…、以及選擇上述正反器 产至出的第2選擇器d2,而選擇器d2之輪出係回 又至上述苐2加法器a2所構成者。 第2積分輸出係經由乘法器e2,並利用加法器16來 相加依乘法器fl而乘法運算上述第1積分器之輸出的芦 號:而該加法運算輸出則供至比較器17。比較器Ο之輸 出係回授至上述第1加法器“,同時在正反器18、19所 構成的輸出部中分離成L聲道信號〖與R聲道信號L。 其-人,說明如上述構成之雜訊整形器3的動作。 在輸入部31中,選擇器]〇、11係使用負載信號i而 314803 9 1223500 取入在Μ級經超取樣的資料信 第9 w ^ 琥E、F。該負載信號I係於 弟2圖所示之資料的期間了 〇 . 甲於期間Ρ為高,而於期間 Q為低的信號,而當負載作卢 报哭1山 〇虎為巧4則將資料取入雜訊整 形时3中,為低時則利用輸 十作 ]八# 3 1來停止資料之取入,且 在‘矾整形器3中將資料進行 卢 1 5周變處理者。上述資料 t唬E、F係按照由控制传 flrr r ^ 剌七唬產生部4所產生的L聲道時 脈聲道時脈Η而取入正反器i2、i3中。 從輸入部之選擇器14按負 貝戟^唬而取入的L聲道信
… R每道信號係當作串t π A .,,,+ 甲歹]之數位立體信號來輸出。換句 治况,資料E、F可利用輪 ^ 邛 而轉換成串列之分時多 工的數位立體信號。 τ ’ 其次說明△ Σ調變器32的動 各積分器中,LR分時在構成調變器32之 d2中L w …虎J為低之期間’在選擇器dl、
甲L·聲道處理用端子M 之上弁^ θ被遥擇,且按L聲道時脈g 牲取入或積分L聲道資料信號Ε,其社果可# 持於L聲道用正反Hbl、bM。換句 ::果可保 號J為低時(P1),△ Σ調變 ° W R分時信 Λ V 會當作將L聲道資Μ 4分 △ Σ调變的電路來動作。同樣地、 之期間(Ρ2),Δ ^ “ R刀時仏幻為高 V } Σ凋k态3會當作將R聲道資 調變的電路來動作。 、、行△ Σ 如此所處理的信號,可按照左右聲道時脈G 由正反器18、19而輸出作為左右分離的信號k、l。,並 :此’本發明之雜訊整形器,係按照LR分時信 卑、時脈G及R聲道時脈H而分時進行動作者。。、、 314803 10 卜進行單聲道處理的情況’可藉由停止L時脈、 R時=之任—方來實現。 田參照顯示產生上述控制信號之控制信號產生部6之 電路構虑ή6哲 勺弟4圖時,控制信號產生部6係包含有將主時 D /jit 至 p 山
’、 端子而將來自QB端子之回授供至D端子的D 型正反5¾,八 的ϋ、計數器23、供給來自主時脈D與正反器之〇 ί 山 ^ 則的0R電路22,及供給來自主時脈〇與正反器 士 QB it而子之輸出的〇r電路21,且將[尺分時信號了、乙 聲道=脈G、R聲道時脈H及負載信號1用以輸出者。另 /又L唬R係用以重設正反器2〇與計數器U者。 方:Γ比對已說明之第5圖所示的習知da轉換器之電路 ^ 及第1圖所不之本發明的電路方塊中可明白,為了 2打立體信號之雜訊整形,以往係具備 訊 形器’相對於此,掉明之心M j㈣。fi正 器。 么月之特徵在於只具有1個雜訊整形 另外,在本實施形態中, 难…、Δ厶凋變态之級數係設 ”.、、, 仁疋並未限於2級,亦可為齡纽。一叔、山 β1] ^ Λ -η Μ. ^ — 、。一 般越高級數 雜況…之特性就越佳乃為人所周知。 :’以往之雜訊整形器的輪入部3 個所構成的電路(輸入部由於 :由…1 哭、,伯曰士 a 1U所以5又置2個正反 口。)疋本叙明之雜訊整形器的輪入邱3丨孫士 要素(設置2個正反器,3個選 :31係由5個電路 成的零件數亦以本發明較多。卜4成的電路,而所構 器中,由於在ΔΣ調變器、32中二,在級數高的雜訊整形 曰加了可排除重複的零件 314803 11 ^223500 數,所以可明白本發明減低零件數的效果較大 (發明效果) +發明由於係在 理左右辣、蓄尸哚 …机正%裔T分時處 削读: 虎’所以比起習知之2個雜訊整形器,還可 力'路上重複之加法器、乘法器等的硬體,減低消耗電 及減少電路上的佔有面積,故可使電路更小型化。 尤其是在DA轉換器中使用本發明時,雖然U調變 級數越高DA轉換器之特性就變得越佳乃為人所周 :’但是在級數大的△ Σ調變器中,可大幅 : 乘法器之個數。 °。 再者’在進行單聲道處理的情況,可藉由停止[時脈、 時脈之任—方來實現’且單聲道時的時脈之消耗電力可 低為立體時之消耗電力的一半程度。 【圖式簡單說明】 ^第1圖係將本發明實施形態之立體信號用雜訊整形器 田作構成要素之DA轉換器的電路方塊。 第2圖係本發明實施形態之雜訊整形器的信號波 nml ^ / 第3圖係本發明實施形態之雜訊整形器的電路圖。 第4圖係作為第1圖之DA轉換器構成要素的控制作 號產生部之電路方塊。 工。 第5圖係習知DA轉換器之電路方塊。 第6圖係習知雜訊整形器之電路圖。 314803 12 1223500 1 LR信號分離電路(I/F方塊) 2、2’ η倍超取樣電路 3、3’ 4、4’ 波形整形電路 5、5’ 6 控制信號產生部 10、11、14、dl、d2 選擇器 12 、 13 、 18 、 19 、 bl 、 b2 、 cl 、 c2 al 、 a2 、 16 力口法器 15、el、fl、e2 乘法器 17、18 3 1 輸入部 32
雜訊整形器 LPF 正反器 比較器 △ Σ調變器 13 314803

Claims (1)

1223500 拾、申請專利範圍: 1· 一種立體信號處理用雜訊整形器,其係包含有·· 輸入有2個聲道之立體信號的輸入機構; 將該2個聲道之立體信號轉換成分時多工之 信號的轉換機構; ^ 的^雜訊整形後之輪出分離成左右聲道並^輪出 如申請專利範圍第 哭 項之立體^唬處理用雜訊整形 杰,其中上述Α Σ調#趟播 y. ^ 丄β又摘;構,係具備有連接成1 以上多級,且對被輸入 、或2 構, 乜娩進仃△Σ調變的積分機 供給有上述串列信號之加法機構; 依上述2個聲道而輪 憶機構;及 _】入该加法機構之輸出的2個記 ,上述2個聲道而分時選擇該 中之任i個的選擇機構,其中 栻構之輪出 上述選擇機構之輸 3.如申請專利範圍第2 ,、輸入至上述加法機構上。 器,其t上述2個記億、之立體信號處理用雜訊整形 的L聲道用正反哭、’,係按L聲道用時脈而動 道用時脈而動作的R M 〃、述吟脈不同相位之R聲 …耳道用正反器。 耳 314803 14
TW092118444A 2002-08-07 2003-07-07 Noise shaper for processing stereo signals TWI223500B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002230417A JP2004072507A (ja) 2002-08-07 2002-08-07 ステレオ信号処理用ノイズシェーパ

Publications (2)

Publication Number Publication Date
TW200402939A TW200402939A (en) 2004-02-16
TWI223500B true TWI223500B (en) 2004-11-01

Family

ID=31492329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118444A TWI223500B (en) 2002-08-07 2003-07-07 Noise shaper for processing stereo signals

Country Status (4)

Country Link
US (1) US20040028237A1 (zh)
JP (1) JP2004072507A (zh)
CN (1) CN1235442C (zh)
TW (1) TWI223500B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933548B1 (ko) * 2005-04-15 2009-12-23 돌비 스웨덴 에이비 비상관 신호의 시간적 엔벨로프 정형화
US8094836B2 (en) * 2008-04-08 2012-01-10 Mediatek Inc. Multi-channel decoding systems capable of reducing noise and methods thereof
JP4791505B2 (ja) * 2008-04-24 2011-10-12 ルネサスエレクトロニクス株式会社 Δς型a/d変換器
JP5466054B2 (ja) * 2010-03-15 2014-04-09 旭化成エレクトロニクス株式会社 D/aコンバータ
CN106101937B (zh) * 2016-08-04 2019-09-17 广州视源电子科技股份有限公司 音箱音频播放方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345233A (en) * 1992-03-30 1994-09-06 Kabushiki Kaisha Toshiba Digital Σ-Δ modulator
US5594442A (en) * 1994-03-15 1997-01-14 Crystal Semiconductor Corporation Configuration programming of a digital audio serial port using no additional pins

Also Published As

Publication number Publication date
CN1484470A (zh) 2004-03-24
US20040028237A1 (en) 2004-02-12
CN1235442C (zh) 2006-01-04
TW200402939A (en) 2004-02-16
JP2004072507A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
TWI336185B (en) Method and apparatus for shared processing a plurality of signals
EP2859548B1 (en) Doubly compatible lossless audio bandwidth extension
US6438434B1 (en) Mixing, coding and decoding devices and methods
JPH01305725A (ja) ディジタル・アナログ変換装置
EP2911303B1 (en) Delta-sigma modulator and method for signal conversion
TWI223500B (en) Noise shaper for processing stereo signals
US7062340B2 (en) Audio data processing systems and methods utilizing high oversampling rates
US6803869B1 (en) Circuits, Systems, and methods for volume in low noise 1-bit digital audio systems
JPS61113314A (ja) サンプル値間引きデイジタルフイルタ−
US10224950B2 (en) Digital to analogue conversion
WO1999035886A1 (fr) Dispositif pseudo-stereophonique
US5652585A (en) Multiple function analog-to-digital converter with multiple serial outputs
US20050122244A1 (en) Digital signal processing device and audio signal reproduction device
TWI321911B (en) Sigma-delta circuit and related method with time sharing architecture
US20130083945A1 (en) Novel efficient digital microphone decimation filter architecture
JP2012155233A (ja) 情報伝送装置
US7183954B1 (en) Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
JPH0613906A (ja) Σ−δ変調器
CN106788443B (zh) 一种改进型的MASH结构Sigma-Delta调制器
JPH06350398A (ja) デジタル信号をろ波する方法及びデジタル・フィルタ
JP3812774B2 (ja) 1ビット信号処理装置
JP3239756B2 (ja) ミキシング回路、符号化装置および符復号化装置
CN109039340B (zh) 一种多级噪声整形调制器
JPH02501180A (ja) 音響放送信号符号化復号化システム
Ye et al. A hardware-effective digital decimation filter implementation for 24-bit ΔΣ ADC

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees