JP3384262B2 - オーディオデータの入力方式 - Google Patents
オーディオデータの入力方式Info
- Publication number
- JP3384262B2 JP3384262B2 JP30218296A JP30218296A JP3384262B2 JP 3384262 B2 JP3384262 B2 JP 3384262B2 JP 30218296 A JP30218296 A JP 30218296A JP 30218296 A JP30218296 A JP 30218296A JP 3384262 B2 JP3384262 B2 JP 3384262B2
- Authority
- JP
- Japan
- Prior art keywords
- audio
- bit
- data
- audio data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Stereophonic System (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、パーソナルコン
ピュータ等のデータ処理装置にディジタル化されたステ
レオオーディオ信号を入力するためのオーディオデータ
の入力方式に関し、特にアナログのステレオオーディオ
信号の入力端子をそのまま利用してディジタルのステレ
オオーディオ信号を入力することができるようにしたオ
ーディオデータの入力方式に関する。
ピュータ等のデータ処理装置にディジタル化されたステ
レオオーディオ信号を入力するためのオーディオデータ
の入力方式に関し、特にアナログのステレオオーディオ
信号の入力端子をそのまま利用してディジタルのステレ
オオーディオ信号を入力することができるようにしたオ
ーディオデータの入力方式に関する。
【０００２】
【従来の技術】コンピュータにステレオオーディオ信号
を入力する場合、アナログ信号をアナログ入力端子を介
して入力し、内部でＰＣＭ（Pulse Code Modulation）
データに変換する方法と、ディジタルオーディオ信号を
ＲＳ−２３２Ｃ等のシリアルポートやＳＣＳＩ（Small
Computer System Interface）ポート等を介して入力す
る方法とがある。しかし、前者は入力信号がアナログ信
号であるため、コンピュータからのノイズの影響を受け
易いという問題がある。また、後者は入力速度が遅く、
オーディオ信号の専用入力のために使用できないことが
多いという問題がある。
を入力する場合、アナログ信号をアナログ入力端子を介
して入力し、内部でＰＣＭ（Pulse Code Modulation）
データに変換する方法と、ディジタルオーディオ信号を
ＲＳ−２３２Ｃ等のシリアルポートやＳＣＳＩ（Small
Computer System Interface）ポート等を介して入力す
る方法とがある。しかし、前者は入力信号がアナログ信
号であるため、コンピュータからのノイズの影響を受け
易いという問題がある。また、後者は入力速度が遅く、
オーディオ信号の専用入力のために使用できないことが
多いという問題がある。
【０００３】そこで、例えば図７に示すように、ディジ
タル化されたオーディオ信号をシリアルデータに変換
し、ＳＰＤＩＦ等の専用ディジタルオーディオ入力端子
を介して、当該シリアルデータを入力するためのオーデ
ィオ入力インタフェースも開発されている。
タル化されたオーディオ信号をシリアルデータに変換
し、ＳＰＤＩＦ等の専用ディジタルオーディオ入力端子
を介して、当該シリアルデータを入力するためのオーデ
ィオ入力インタフェースも開発されている。
【０００４】
【発明が解決しようとする課題】しかし、図７に示した
従来のオーディオインタフェース方式では、オーディオ
ソース１側で、左右チャネルのアナログオーディオ信号
ＳL，ＳRをＡ／Ｄ変換器２，３によってそれぞれＡ／Ｄ
変換したのち、パケット化回路４でパケット化すると共
にシリアルデータに変換してパーソナルコンピュータ５
側に送り、パーソナルコンピュータ５側では、入力され
たシリアルデータの同期をＰＬＬ回路６によってとり、
デコード回路７でパケットデータをデコードして元のデ
ィジタルデータにアセンブルし直す必要がある。このた
め、回路構成が複雑になりコストがかかるという問題が
ある。
従来のオーディオインタフェース方式では、オーディオ
ソース１側で、左右チャネルのアナログオーディオ信号
ＳL，ＳRをＡ／Ｄ変換器２，３によってそれぞれＡ／Ｄ
変換したのち、パケット化回路４でパケット化すると共
にシリアルデータに変換してパーソナルコンピュータ５
側に送り、パーソナルコンピュータ５側では、入力され
たシリアルデータの同期をＰＬＬ回路６によってとり、
デコード回路７でパケットデータをデコードして元のデ
ィジタルデータにアセンブルし直す必要がある。このた
め、回路構成が複雑になりコストがかかるという問題が
ある。
【０００５】この発明は、このような問題点に鑑みなさ
れたもので、簡単な回路でアナログのステレオオーディ
オ信号の入力端子をそのまま利用してディジタルのステ
レオオーディオ信号を入力することができ、しかもノイ
ズの多い環境でもその影響を受け難いオーディオデータ
の入力方式を提供することを目的とする。
れたもので、簡単な回路でアナログのステレオオーディ
オ信号の入力端子をそのまま利用してディジタルのステ
レオオーディオ信号を入力することができ、しかもノイ
ズの多い環境でもその影響を受け難いオーディオデータ
の入力方式を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るオーディ
オデータの入力方式は、アナログオーディオ信号をディ
ジタル化してオーディオソース側のオーディオ出力部か
らデータ処理装置のオーディオ出力部に取り込むための
オーディオデータの入力方式であって、前記オーディオ
出力部は、出力すべき第１チャネルの前記アナログオー
ディオ信号をクロック信号に基づいて１ビットの第１の
ディジタルオーディオデータに変換する第１の１ビット
Ａ／Ｄ変換器と、出力すべき第２チャネルの前記アナロ
グオーディオ信号を前記クロック信号を反転させた反転
クロック信号に基づいて１ビットの第２のディジタルオ
ーディオデータに変換する第２の１ビットＡ／Ｄ変換器
と、前記第１及び第２の１ビットＡ／Ｄ変換器からそれ
ぞれ出力される第１及び第２のディジタルオーディオデ
ータを前記クロック信号及び前記反転クロック信号に基
づいて１ビットずつ交互に選択して時分割多重化して１
ビットの多重化オーディオデータを生成し、この多重化
オーディオデータを前記オーディオ入力部に供給する多
重化部とを備え、前記オーディオ入力部は、クロック信
号を前記オーディオ出力部に供給するクロック信号供給
部と、前記１ビットの多重化オーディオデータを各チャ
ネルに分離してチャネル毎に多ビットＰＣＭデータに変
換するフィルタ手段と、前記アナログオーディオ信号を
ディジタル値に変換した後、多ビットＰＣＭデータに変
換するＡ／Ｄ変換器と、前記第１チャネルの前記アナロ
グオーディオ信号を入力させるための第１の端子と、前
記第２のチャネルの前記アナログオーディオ信号を入力
させるための第２の端子と、前記多重化オーディオデー
タ又は前記アナログオーディオ信号のいずれか一方を選
択的に入力させるためのスイッチとを備え、前記スイッ
チにより前記多重化オーディオデータが選択された場合
には、前記多重化オーディオデータを前記第１又は第２
の端子のいずれか一方から前記フィルタ手段へ入力し、
他方の端子からは前記クロック信号を出力するように構
成されるとともに、前記スイッチにより前記アナログオ
ーディオ信号が選択された場合には、前記アナログオー
ディオ信号を前記第１及び第２の端子から前記Ａ／Ｄ変
換器へ入力するように構成したことを特徴とする。
オデータの入力方式は、アナログオーディオ信号をディ
ジタル化してオーディオソース側のオーディオ出力部か
らデータ処理装置のオーディオ出力部に取り込むための
オーディオデータの入力方式であって、前記オーディオ
出力部は、出力すべき第１チャネルの前記アナログオー
ディオ信号をクロック信号に基づいて１ビットの第１の
ディジタルオーディオデータに変換する第１の１ビット
Ａ／Ｄ変換器と、出力すべき第２チャネルの前記アナロ
グオーディオ信号を前記クロック信号を反転させた反転
クロック信号に基づいて１ビットの第２のディジタルオ
ーディオデータに変換する第２の１ビットＡ／Ｄ変換器
と、前記第１及び第２の１ビットＡ／Ｄ変換器からそれ
ぞれ出力される第１及び第２のディジタルオーディオデ
ータを前記クロック信号及び前記反転クロック信号に基
づいて１ビットずつ交互に選択して時分割多重化して１
ビットの多重化オーディオデータを生成し、この多重化
オーディオデータを前記オーディオ入力部に供給する多
重化部とを備え、前記オーディオ入力部は、クロック信
号を前記オーディオ出力部に供給するクロック信号供給
部と、前記１ビットの多重化オーディオデータを各チャ
ネルに分離してチャネル毎に多ビットＰＣＭデータに変
換するフィルタ手段と、前記アナログオーディオ信号を
ディジタル値に変換した後、多ビットＰＣＭデータに変
換するＡ／Ｄ変換器と、前記第１チャネルの前記アナロ
グオーディオ信号を入力させるための第１の端子と、前
記第２のチャネルの前記アナログオーディオ信号を入力
させるための第２の端子と、前記多重化オーディオデー
タ又は前記アナログオーディオ信号のいずれか一方を選
択的に入力させるためのスイッチとを備え、前記スイッ
チにより前記多重化オーディオデータが選択された場合
には、前記多重化オーディオデータを前記第１又は第２
の端子のいずれか一方から前記フィルタ手段へ入力し、
他方の端子からは前記クロック信号を出力するように構
成されるとともに、前記スイッチにより前記アナログオ
ーディオ信号が選択された場合には、前記アナログオー
ディオ信号を前記第１及び第２の端子から前記Ａ／Ｄ変
換器へ入力するように構成したことを特徴とする。
【０００７】前記多重化オーディオデータ及びクロック
信号は、特別の外部端子を設けなくても、例えば、デー
タ処理装置に予め備えられたアナログオーディオステレ
オ信号の入力ライン等を利用して入力することができ
る。また、前記オーディオ入力部は、前記入力された１
ビットの多重化オーディオデータを各チャネルに分離し
てチャネル毎に多ビットＰＣＭデータに変換するフィル
タ手段を更に備えたものでもよい。
信号は、特別の外部端子を設けなくても、例えば、デー
タ処理装置に予め備えられたアナログオーディオステレ
オ信号の入力ライン等を利用して入力することができ
る。また、前記オーディオ入力部は、前記入力された１
ビットの多重化オーディオデータを各チャネルに分離し
てチャネル毎に多ビットＰＣＭデータに変換するフィル
タ手段を更に備えたものでもよい。
【０００８】また、この発明に係るオーディオ入力イン
タフェースは、第１チャネルのアナログオーディオ信号
をクロック信号に同期して１ビット量子化した第１チャ
ネルのオーディオデータと第２チャネルのアナログオー
ディオ信号を前記クロック信号を反転させた反転クロッ
ク信号に同期して１ビット量子化した第２チャネルのオ
ーディオデータとを前記クロック信号に基づいて時分割
多重化した多重化オーディオデータ、又は前記第１チャ
ネル及び第２チャネルのアナログオーディオ信号を選択
的に入力するように構成されると共に、前記第１チャネ
ル及び第２チャネルのアナログオーディオ信号が選択さ
れる場合、この第1及び第２チャネルのアナログオーデ
ィオ信号をそれぞれ第1の端子及び第２の端子を介して
入力させてディジタル値に変換した後、多ビットＰＣＭ
データに変換するＡ／Ｄ変換器と、前記多重化オーディ
オデータが選択される場合、この多重化オーディオデー
タを前記第1の端子又は第２の端子のいずれか一方を介
して入力させて前記クロック信号に基づいて１ビットず
つサンプリングすると共に各チャネルの１ビットオーデ
ィオデータを多ビットＰＣＭデータに変換するフィルタ
手段とを備え、前記第１の端子又は第２の端子の他方
は、前記多重化オーディオデータが選択される場合に前
記クロック信号を出力するように構成されることを特徴
とする。
タフェースは、第１チャネルのアナログオーディオ信号
をクロック信号に同期して１ビット量子化した第１チャ
ネルのオーディオデータと第２チャネルのアナログオー
ディオ信号を前記クロック信号を反転させた反転クロッ
ク信号に同期して１ビット量子化した第２チャネルのオ
ーディオデータとを前記クロック信号に基づいて時分割
多重化した多重化オーディオデータ、又は前記第１チャ
ネル及び第２チャネルのアナログオーディオ信号を選択
的に入力するように構成されると共に、前記第１チャネ
ル及び第２チャネルのアナログオーディオ信号が選択さ
れる場合、この第1及び第２チャネルのアナログオーデ
ィオ信号をそれぞれ第1の端子及び第２の端子を介して
入力させてディジタル値に変換した後、多ビットＰＣＭ
データに変換するＡ／Ｄ変換器と、前記多重化オーディ
オデータが選択される場合、この多重化オーディオデー
タを前記第1の端子又は第２の端子のいずれか一方を介
して入力させて前記クロック信号に基づいて１ビットず
つサンプリングすると共に各チャネルの１ビットオーデ
ィオデータを多ビットＰＣＭデータに変換するフィルタ
手段とを備え、前記第１の端子又は第２の端子の他方
は、前記多重化オーディオデータが選択される場合に前
記クロック信号を出力するように構成されることを特徴
とする。
【０００９】この発明によれば、オーディオ入力部がク
ロック信号をオーディオ出力部に供給し、オーディオ出
力部は、２チャネルのオーディオ信号を前記クロック信
号に基づいてΔΣ変調して１ビットのディジタルデータ
に変換し、時分割多重化して多重化オーディオデータを
生成し、これをオーディオ入力部に供給する。多重化オ
ーディオデータは、オーディオ入力部から供給されたク
ロック信号に同期しているので、オーディオ入力部で
は、供給された多重化オーディオデータを前記クロック
信号に基づいて処理すればよい。例えば多重化オーディ
オデータを１ビット毎に選択してフィルタ手段等を用い
てそれぞれ多ビットデータに変換すれば、オーディオＰ
ＣＭデータを簡単に得ることができる。
ロック信号をオーディオ出力部に供給し、オーディオ出
力部は、２チャネルのオーディオ信号を前記クロック信
号に基づいてΔΣ変調して１ビットのディジタルデータ
に変換し、時分割多重化して多重化オーディオデータを
生成し、これをオーディオ入力部に供給する。多重化オ
ーディオデータは、オーディオ入力部から供給されたク
ロック信号に同期しているので、オーディオ入力部で
は、供給された多重化オーディオデータを前記クロック
信号に基づいて処理すればよい。例えば多重化オーディ
オデータを１ビット毎に選択してフィルタ手段等を用い
てそれぞれ多ビットデータに変換すれば、オーディオＰ
ＣＭデータを簡単に得ることができる。
【００１０】この発明によれば、特別な同期やパケット
化及びデコード等の処理が必要なく、インタフェースの
構成が極めて簡単になる。しかも、転送されるオーディ
オ信号は、ディジタルデータであるから、ノイズの影響
も受け難い。また、クロック信号や多重化オーディオデ
ータは、１ビットのデータを伝送可能なラインを介して
伝送できるので、コンピュータに予め備えられたアナロ
グオーディオ入力ラインをそのまま使用することができ
る。また、アナログ入力ラインやＰＣＭデータに変換さ
れた以降の回路等も共用することができる。
化及びデコード等の処理が必要なく、インタフェースの
構成が極めて簡単になる。しかも、転送されるオーディ
オ信号は、ディジタルデータであるから、ノイズの影響
も受け難い。また、クロック信号や多重化オーディオデ
ータは、１ビットのデータを伝送可能なラインを介して
伝送できるので、コンピュータに予め備えられたアナロ
グオーディオ入力ラインをそのまま使用することができ
る。また、アナログ入力ラインやＰＣＭデータに変換さ
れた以降の回路等も共用することができる。
【００１１】
【発明の実施の形態】以下、図面を参照して、この発明
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係るオーディオデータの入力方式が適
用されるシステムの構成を示すブロック図である。マイ
クロフォン、オーディオ再生装置、電子楽器、ミキサ等
のオーディオソース１１から供給される左右チャネルの
アナログオーディオ信号ＳL，ＳRは、ステレオＡ／Ｄ変
換器１２で１ビットＡ／Ｄ変換されると共に時分割多重
化されて１ビットの多重化オーディオデータＬ／Ｒとな
り、パーソナルコンピュータ１３に供給される。パーソ
ナルコンピュータ１３からは、ステレオＡ／Ｄ変換器１
２に対して１ビットＡ／Ｄ変換及び時分割多重化のタイ
ミングを与えるためのクロック信号φが供給されてい
る。
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係るオーディオデータの入力方式が適
用されるシステムの構成を示すブロック図である。マイ
クロフォン、オーディオ再生装置、電子楽器、ミキサ等
のオーディオソース１１から供給される左右チャネルの
アナログオーディオ信号ＳL，ＳRは、ステレオＡ／Ｄ変
換器１２で１ビットＡ／Ｄ変換されると共に時分割多重
化されて１ビットの多重化オーディオデータＬ／Ｒとな
り、パーソナルコンピュータ１３に供給される。パーソ
ナルコンピュータ１３からは、ステレオＡ／Ｄ変換器１
２に対して１ビットＡ／Ｄ変換及び時分割多重化のタイ
ミングを与えるためのクロック信号φが供給されてい
る。
【００１２】ステレオＡ／Ｄ変換器１２は、オーディオ
ソース１１側に設けられたオーディオ出力部に相当する
もので、例えば図２のように構成されている。即ち、１
ビットＡ／Ｄ変換器２１は、クロック信号φに基づいて
アナログオーディオ信号ＳLを１ビットＡ／Ｄ変換し、
１ビットＡ／Ｄ変換器２２は、クロック信号φをインバ
ータ２３で反転させたクロック信号（以下「−φ」と表
記する）に基づいてアナログオーディオ信号ＳRを１ビ
ットＡ／Ｄ変換する。得られた各チャネルの１ビットの
オーディオデータＬ，Ｒは、それぞれＡＮＤゲート２
４，２５の一方の入力端に入力される。ＡＮＤゲート２
４，２５は、他方の入力端にそれぞれ供給されたクロッ
ク信号−φ，φによってオーディオデータＬ，Ｒを交互
に通過させる。これらがＯＲゲート２６によって合成さ
れて１ビットの多重化オーディオデータＬ／Ｒとなる。
ソース１１側に設けられたオーディオ出力部に相当する
もので、例えば図２のように構成されている。即ち、１
ビットＡ／Ｄ変換器２１は、クロック信号φに基づいて
アナログオーディオ信号ＳLを１ビットＡ／Ｄ変換し、
１ビットＡ／Ｄ変換器２２は、クロック信号φをインバ
ータ２３で反転させたクロック信号（以下「−φ」と表
記する）に基づいてアナログオーディオ信号ＳRを１ビ
ットＡ／Ｄ変換する。得られた各チャネルの１ビットの
オーディオデータＬ，Ｒは、それぞれＡＮＤゲート２
４，２５の一方の入力端に入力される。ＡＮＤゲート２
４，２５は、他方の入力端にそれぞれ供給されたクロッ
ク信号−φ，φによってオーディオデータＬ，Ｒを交互
に通過させる。これらがＯＲゲート２６によって合成さ
れて１ビットの多重化オーディオデータＬ／Ｒとなる。
【００１３】図３は、この様子を示すタイミングチャー
トである。各チャネルの１ビットのディジタルデータ
Ｌ，Ｒは、クロック信号φの半周期分位相がずれてお
り、これらを交互に選択することにより、クロック周期
の２倍の周期で左右チャネルのデータが切り替わる多重
化オーディオデータＬ／Ｒが得られる。１ビットＡ／Ｄ
変換器２１，２２のクロック信号φの周期が１２ＭＨｚ
程度に設定された場合、多重化オーディオデータＬ／Ｒ
の左右の位相差は４０ｎｓ程度であるから、この位相差
が聴感上影響を与えることは全くない。
トである。各チャネルの１ビットのディジタルデータ
Ｌ，Ｒは、クロック信号φの半周期分位相がずれてお
り、これらを交互に選択することにより、クロック周期
の２倍の周期で左右チャネルのデータが切り替わる多重
化オーディオデータＬ／Ｒが得られる。１ビットＡ／Ｄ
変換器２１，２２のクロック信号φの周期が１２ＭＨｚ
程度に設定された場合、多重化オーディオデータＬ／Ｒ
の左右の位相差は４０ｎｓ程度であるから、この位相差
が聴感上影響を与えることは全くない。
【００１４】１ビットＡ／Ｄ変換器２１，２２は、例え
ば図４に示すような周知の二次ΔΣ変調器を用いること
ができる。このΔΣ変調器は、入力段のインバータ３１
と、その入出力端に直列に接続されたキャパシタ３２，
３３と、キャパシタ３２，３３の接続点からプルダウン
された抵抗３４と、帰還経路に設けられたインバータ３
５とで二段の積分器を構成し、インバータ３１の出力段
に設けられたインバータ３６で量子化器を構成し、その
出力と帰還経路との間に設けられたラッチ回路３７で遅
延保持回路を構成したものである。このようなΔΣ変調
器は、入力段にローブースト用の積分器、出力段にロー
カット用の微分器を実質的に配置したものに相当し、図
５に示すように、シェーピングノイズを高域側に集中さ
せて、可聴帯域のＳ／Ｎを向上させるノイズシェーピン
グの効果があることが知られている。
ば図４に示すような周知の二次ΔΣ変調器を用いること
ができる。このΔΣ変調器は、入力段のインバータ３１
と、その入出力端に直列に接続されたキャパシタ３２，
３３と、キャパシタ３２，３３の接続点からプルダウン
された抵抗３４と、帰還経路に設けられたインバータ３
５とで二段の積分器を構成し、インバータ３１の出力段
に設けられたインバータ３６で量子化器を構成し、その
出力と帰還経路との間に設けられたラッチ回路３７で遅
延保持回路を構成したものである。このようなΔΣ変調
器は、入力段にローブースト用の積分器、出力段にロー
カット用の微分器を実質的に配置したものに相当し、図
５に示すように、シェーピングノイズを高域側に集中さ
せて、可聴帯域のＳ／Ｎを向上させるノイズシェーピン
グの効果があることが知られている。
【００１５】図６は、パーソナルコンピュータ１３の入
力段に設けられるオーディオ入力インタフェース（オー
ディオ入力部）のブロック図である。この回路は、多重
化オーディオデータＬ／Ｒ用の入力回路とアナログオー
ディオ信号ＳL，ＳR用の入力回路のいずれか一方を選択
可能なように構成されており、初期設定等で図示しない
ＣＰＵ又は手動選択によってスイッチ４１，４２を設定
して、いずれか一方の回路に入力信号が入力されるよう
になっている。スイッチ４１，４２が多重化オーディオ
データＬ／Ｒ用の入力回路を選択している図示の状態で
は、多重化オーディオデータＬ／Ｒが、アナログオーデ
ィオ信号ＳL，ＳRの入力と共有する入力端子４３の一方
のチャネルの端子４４を介して入力され、パーソナルコ
ンピュータ１３の内部で生成されたクロック信号φが入
力端子４３の他方のチャネルの端子４５を介して外部に
出力される。
力段に設けられるオーディオ入力インタフェース（オー
ディオ入力部）のブロック図である。この回路は、多重
化オーディオデータＬ／Ｒ用の入力回路とアナログオー
ディオ信号ＳL，ＳR用の入力回路のいずれか一方を選択
可能なように構成されており、初期設定等で図示しない
ＣＰＵ又は手動選択によってスイッチ４１，４２を設定
して、いずれか一方の回路に入力信号が入力されるよう
になっている。スイッチ４１，４２が多重化オーディオ
データＬ／Ｒ用の入力回路を選択している図示の状態で
は、多重化オーディオデータＬ／Ｒが、アナログオーデ
ィオ信号ＳL，ＳRの入力と共有する入力端子４３の一方
のチャネルの端子４４を介して入力され、パーソナルコ
ンピュータ１３の内部で生成されたクロック信号φが入
力端子４３の他方のチャネルの端子４５を介して外部に
出力される。
【００１６】入力された多重化オーディオデータＬ／Ｒ
は、スイッチ４１を経た後、デシメーションフィルタ４
６，４７にそれぞれ供給される。デシメーションフィル
タ４６，４７は、オーディオデータから折り返し歪みを
除去すると共にビットストリームを多ビット化するディ
ジタルローパスフィルタ（ＤＬＰＦ）４８，４９と、そ
の出力をＰＣＭデータのサンプリング周波数に落とすた
めにデータを間引く間引き処理部５０，５１とにより構
成されている。サンプリングタイミングを左右チャネル
の切り替わりから若干ずらすため、クロック信号φを遅
延回路５２で２０ｎｓ程度遅延させたクロック信号φ′
がＤＬＰＦ４９に供給され、それをインバータ５３で反
転させたクロック信号−φ′がＤＬＰＦ４８に供給され
る。クロック信号φは、またカウンタ５４によってＰＣ
Ｍのサンプリング周波数まで分周され分周クロック信号
φ″として間引き処理部５０，５１にそれぞれ供給され
る。
は、スイッチ４１を経た後、デシメーションフィルタ４
６，４７にそれぞれ供給される。デシメーションフィル
タ４６，４７は、オーディオデータから折り返し歪みを
除去すると共にビットストリームを多ビット化するディ
ジタルローパスフィルタ（ＤＬＰＦ）４８，４９と、そ
の出力をＰＣＭデータのサンプリング周波数に落とすた
めにデータを間引く間引き処理部５０，５１とにより構
成されている。サンプリングタイミングを左右チャネル
の切り替わりから若干ずらすため、クロック信号φを遅
延回路５２で２０ｎｓ程度遅延させたクロック信号φ′
がＤＬＰＦ４９に供給され、それをインバータ５３で反
転させたクロック信号−φ′がＤＬＰＦ４８に供給され
る。クロック信号φは、またカウンタ５４によってＰＣ
Ｍのサンプリング周波数まで分周され分周クロック信号
φ″として間引き処理部５０，５１にそれぞれ供給され
る。
【００１７】これにより、デシメーションフィルタ４
６，４７からは、それぞれｎビットのＰＣＭデータＤ
L，ＤRが出力され、パーソナルコンピュータ１３の内部
に取り込まれる。なお、アナログオーディオ信号ＳL，
ＳRを入力する場合には、スイッチ４１，４２を切り換
え、アナログオーディオ信号ＳL，ＳRをＡ／Ｄ変換器５
５，５６にそれぞれ導き、分周クロック信号φ″に基づ
いて、通常の多ビットＡ／Ｄ変換により、ＰＣＭデータ
ＤL，ＤRを生成すればよい。
６，４７からは、それぞれｎビットのＰＣＭデータＤ
L，ＤRが出力され、パーソナルコンピュータ１３の内部
に取り込まれる。なお、アナログオーディオ信号ＳL，
ＳRを入力する場合には、スイッチ４１，４２を切り換
え、アナログオーディオ信号ＳL，ＳRをＡ／Ｄ変換器５
５，５６にそれぞれ導き、分周クロック信号φ″に基づ
いて、通常の多ビットＡ／Ｄ変換により、ＰＣＭデータ
ＤL，ＤRを生成すればよい。
【００１８】
【発明の効果】以上述べたように、この発明によれば、
スイッチにより多重化ディジタルオーディオデータがオ
ーディオ入力部に入力される場合、特別な同期やパケッ
ト化及びデコード等の処理が必要ないためインタフェー
スの構成が簡単になり、転送されるオーディオ信号がデ
ィジタルデータであるから、ノイズの影響も受け難い。
また、クロック信号や多重化オーディオデータは、１ビ
ットのデータを伝送可能なラインを介して伝送できるの
で、コンピュータに予め備えられたアナログオーディオ
入力ライン等をそのまま使用することができ、特別の入
力端子を要しない。更に、アナログ入力ラインやＰＣＭ
データに変換された以降の回路等も共用することができ
るという効果を奏する。
スイッチにより多重化ディジタルオーディオデータがオ
ーディオ入力部に入力される場合、特別な同期やパケッ
ト化及びデコード等の処理が必要ないためインタフェー
スの構成が簡単になり、転送されるオーディオ信号がデ
ィジタルデータであるから、ノイズの影響も受け難い。
また、クロック信号や多重化オーディオデータは、１ビ
ットのデータを伝送可能なラインを介して伝送できるの
で、コンピュータに予め備えられたアナログオーディオ
入力ライン等をそのまま使用することができ、特別の入
力端子を要しない。更に、アナログ入力ラインやＰＣＭ
データに変換された以降の回路等も共用することができ
るという効果を奏する。
【図１】 この発明の一実施例に係るオーディオデータ
入力方式が適用されたシステムのブロック図である。
入力方式が適用されたシステムのブロック図である。
【図２】 同装置におけるステレオＡ／Ｄ変換器を示す
ブロック図である。
ブロック図である。
【図３】 同変換器の動作を示すタイミングチャートで
ある。
ある。
【図４】 同変換器における１ビットＡ／Ｄ変換器の具
体例を示す回路図である。
体例を示す回路図である。
【図５】 図４の回路の効果を説明するための図であ
る。
る。
【図６】 図１のシステムにおけるコンピュータのオー
ディオ入力インタフェースを示すブロック図である。
ディオ入力インタフェースを示すブロック図である。
【図７】 従来のオーディオデータ入力方式を説明する
ためのブロック図である。
ためのブロック図である。
１１…オーディオソース、１２…ステレオＡ／Ｄ変換
器、１３…パーソナルコンピュータ。
器、１３…パーソナルコンピュータ。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04R 3/00 310
Claims (3)
- 【請求項１】 アナログオーディオ信号をディジタル化
してオーディオソース側のオーディオ出力部からデータ
処理装置のオーディオ出力部に取り込むためのオーディ
オデータの入力方式であって、 前記オーディオ出力部は、 出力すべき第１チャネルの前記アナログオーディオ信号
をクロック信号に基づいて１ビットの第１のディジタル
オーディオデータに変換する第１の１ビットＡ／Ｄ変換
器と、 出力すべき第２チャネルの前記アナログオーディオ信号
を前記クロック信号を反転させた反転クロック信号に基
づいて１ビットの第２のディジタルオーディオデータに
変換する第２の１ビットＡ／Ｄ変換器と、 前記第１及び第２の１ビットＡ／Ｄ変換器からそれぞれ
出力される第１及び第２のディジタルオーディオデータ
を前記クロック信号及び前記反転クロック信号に基づい
て１ビットずつ交互に選択して時分割多重化して１ビッ
トの多重化オーディオデータを生成し、この多重化オー
ディオデータを前記オーディオ入力部に供給する多重化
部とを備え、 前記オーディオ入力部は、 クロック信号を前記オーディオ出力部に供給するクロッ
ク信号供給部と、 前記１ビットの多重化オーディオデータを各チャネルに
分離してチャネル毎に多ビットＰＣＭデータに変換する
フィルタ手段と、 前記アナログオーディオ信号をディジタル値に変換した
後、多ビットＰＣＭデータに変換するＡ／Ｄ変換器と、 前記第１チャネルの前記アナログオーディオ信号を入力
させるための第１の端子と、 前記第２のチャネルの前記アナログオーディオ信号を入
力させるための第２の端子と、 前記多重化オーディオデータ及び前記アナログオーディ
オ信号のいずれか一方を選択的に入力させるためのスイ
ッチとを備え、 前記スイッチにより前記多重化オーディオデータが選択
された場合には、前記多重化オーディオデータを前記第
１及び第２の端子のいずれか一方の端子から前記フィル
タ手段へ入力し、他方の端子からは前記クロック信号を
出力するように構成されるとともに、前記スイッチによ
り前記アナログオーディオ信号が選択された場合には、
前記第１及び第２のチャネルのアナログオーディオ信号
をそれぞれ前記第１及び第２の端子から前記Ａ／Ｄ変換
器へ入力するように構成したことを特徴とするオーディ
オデータの入力方式。 - 【請求項２】 前記多重化オーディオデータ及びクロッ
ク信号は、前記データ処理装置に備えられたアナログオ
ーディオステレオ信号の入力ラインを利用して入力され
るものであることを特徴とする請求項１に記載のオーデ
ィオデータの入力方式。 - 【請求項３】 第１チャネルのアナログオーディオ信号
をクロック信号に同期して１ビット量子化した第１チャ
ネルのオーディオデータと第２チャネルのアナログオー
ディオ信号を前記クロック信号を反転させた反転クロッ
ク信号に同期して１ビット量子化した第２チャネルのオ
ーディオデータとを前記クロック信号に基づいて時分割
多重化した多重化オーディオデータ、又は前記第１チャ
ネル及び第２チャネルのアナログオーディオ信号を選択
的に入力するように構成されると共に、 前記第１チャネル及び第２チャネルのアナログオーディ
オ信号が選択される場合、この第1及び第２のアナログ
オーディオ信号をそれぞれ第1の端子及び第２の端子を
介して入力させて ディジタル値に変換した後、多ビット
ＰＣＭデータに変換するＡ／Ｄ変換器と、前記多重化オーディオデータが選択される場合、この多
重化オーディオデータを前記第1の端子又は第２の端子
のいずれか一方を介して入力させて前記 クロック信号に
基づいて１ビットずつサンプリングすると共に各チャネ
ルの１ビットオーディオデータを多ビットＰＣＭデータ
に変換するフィルタ手段とを備え、 前記第１の端子又は第２の端子の他方は、前記多重化オ
ーディオデータが選択される場合に前記クロック信号を
出力するように構成されることを特徴とするデータ処理
装置のオーディオ入力インタフェース。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30218296A JP3384262B2 (ja) | 1996-11-13 | 1996-11-13 | オーディオデータの入力方式 |
| US08/921,191 US6044307A (en) | 1996-09-02 | 1997-08-29 | Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus |
| US09/451,397 US6658310B1 (en) | 1996-09-02 | 1999-11-30 | Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30218296A JP3384262B2 (ja) | 1996-11-13 | 1996-11-13 | オーディオデータの入力方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10145886A JPH10145886A (ja) | 1998-05-29 |
| JP3384262B2 true JP3384262B2 (ja) | 2003-03-10 |
Family
ID=17905928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30218296A Expired - Fee Related JP3384262B2 (ja) | 1996-09-02 | 1996-11-13 | オーディオデータの入力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3384262B2 (ja) |
-
1996
- 1996-11-13 JP JP30218296A patent/JP3384262B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10145886A (ja) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6658310B1 (en) | Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus | |
| US6438434B1 (en) | Mixing, coding and decoding devices and methods | |
| JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
| US5504751A (en) | Method and apparatus for extracting digital information from an asynchronous data stream | |
| JPH06510887A (ja) | デジタル・アナログ・コンバータ−前置増幅器装置 | |
| CN116913294B (zh) | Pcm信号的处理方法、装置、数字音频系统及电子设备 | |
| US6683927B1 (en) | Digital data reproducing apparatus and method, digital data transmitting apparatus and method, and storage media therefor | |
| JPH0974364A (ja) | Ｆｍ多重受信装置 | |
| JP3384262B2 (ja) | オーディオデータの入力方式 | |
| US5517433A (en) | Parallel digital data communications | |
| US5652585A (en) | Multiple function analog-to-digital converter with multiple serial outputs | |
| KR100300032B1 (ko) | 오디오코덱용보간디지털필터 | |
| JP3312538B2 (ja) | 音響信号処理装置 | |
| JP3239756B2 (ja) | ミキシング回路、符号化装置および符復号化装置 | |
| JP3770219B2 (ja) | Ｄａ変換器 | |
| JP3331244B2 (ja) | オーディオ信号処理装置 | |
| JPH1098799A (ja) | ミキシング装置及びそれを用いたオーディオシステム | |
| JP2973736B2 (ja) | ディジタル電話用ｃｏｄｅｃ | |
| JP2004112014A5 (ja) | ||
| JPH09232962A (ja) | 信号伝送方法及び装置 | |
| CN115379356A (zh) | 一种低延时降噪电路、方法及主动降噪耳机 | |
| JP3404551B2 (ja) | デジタル処理装置 | |
| JPH05227112A (ja) | ディジタルオーディオ信号伝送方法および装置 | |
| JPH0774641A (ja) | オーディオ信号変換方法 | |
| JP4121199B2 (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131227 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |