TW595007B - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device Download PDF

Info

Publication number
TW595007B
TW595007B TW091116172A TW91116172A TW595007B TW 595007 B TW595007 B TW 595007B TW 091116172 A TW091116172 A TW 091116172A TW 91116172 A TW91116172 A TW 91116172A TW 595007 B TW595007 B TW 595007B
Authority
TW
Taiwan
Prior art keywords
voltage
substrate bias
circuit
leakage current
type transistor
Prior art date
Application number
TW091116172A
Other languages
English (en)
Inventor
Toshio Sasaki
Yoshio Takazawa
Toshio Yamada
Shinya Aizawa
Shigeru Shimada
Original Assignee
Hitachi Ltd
Hitachi Ulsi Sys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Ulsi Sys Co Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW595007B publication Critical patent/TW595007B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Description

595007 A7 ___B7 _ 五、發明説明（1 ) 〔技術領域〕 (請先閱讀背面之注意事項再填寫本頁) 本發明係有關半導體積體電路裝置’例如有關於一種 在MOS積體電路以等待模式利用低耗電技術而有效的技 術。 〔背景技術〕 有關像是MOS積體電路的積體電路方面，是以施加 電源電壓的狀態，而成爲動作停止狀態，所謂的等待模式 是配合需要而設定的。積體電路包括讀出寫入記憶體的時 候，等待模式則包括持續保持記憶資料的狀態。等待模式 方面則希望流至積體電路的電源電流是很小的。 在等待模式下減少漏電流技術的實例，則有日本特開 平1 0-24283 9號公報。該公報方面乃揭示一種具有由高臨 限値的MOSFET所構成的高臨限値MOS電路，和由低臨 限値的MOSFET所構成的低臨限値MOS電路，於備用時 藉由低臨限値MO S電路的基板偏壓控制，就是基板偏壓 電壓爲深施加的現象，減少MOSFET的漏電流。 經濟部智慧財產局員工消費合作社印製 有關於本案發明人等，乃針對LSI (大規模積體電路 )的評估，力□以評估在MOSFET的OFF狀態或閘極OFF (備用）的電流特性的結果，像是欲減少漏電流記載於上 述公報中，乃發現就算基板偏壓電壓很深，在經由像是近 年被微細化的MOSFET方面，漏電流並未減少，且未整 合達到目標的電流範圍。 檢討該原因的結果，發現會有流到應該爲OFF狀態 I紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -4 - 595007 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（2 ) 的MOSFT的電流，亦即漏電流，是由流到其汲極源極 間的通道漏電流、和流到像是汲極接合的接合的接合電流 所形成的，以及以減低通道漏電流爲目的，而如前所述， 加深基板偏壓的話，接合漏電流會增加，而高於上述通道 漏電流減少量的情形。特別是隨著元件的微細化，其形成 源極 '汲極的半導體層厚度明顯很薄的MOS FT方面，是 以可形成相對於源極、汲極半導體層具有良好的接觸（低 電阻）地，在相關的源極、汲極半導體層的表面，像是設 置金屬矽化物層的時候，也發現到會有上述接合漏電流增 大的傾向。 並發現如第1 5圖所示，就算施加基板偏壓電壓爲 OFF時，針對具有低臨限値的MOSFET (以下稱低Vth區 域MOS )的通道漏電流I〗，且具有高臨限値的MOSFET (以下稱高Vth區域MOS)的通道漏電流12會大幅縮小 ’以及如第1 6圖所示，施加基板偏壓電壓爲on時，接 合漏電流增大的話，形成基板偏壓電壓的緣故，加上在基 板偏壓發生電路增加消耗的電流成份，欲減低目標的備用 電流就很困難。 本發明的目的在於解決如上述般的問題，提供一種減 低備用時的消耗電流（漏電流）的半導體積體電路裝置。 本發明的另一目的在於配合元件微細化或製造誤差，提供 一種減低備用時的消耗電流的半導體積體電路裝置。本發 明的前述及其他目的和新穎的特徵，經由本詳細說明書的 記述及所附的圖面即可淸楚明白。 本紙張尺度適用中國國家標準（CNS ) M規格（21〇><297公釐） (請先閲讀背面之注意事項再填寫本頁)
-5- 595007 A7 B7 五、發明説明（3 ) 〔發明的揭示〕 本案方面所揭開的發明中，簡單地說明具代表性發明 的槪要，乃如下所述。具有與增加基板偏壓電壓成反比而 減少的通道漏電流，以及成正比而增加的接合漏電流的 MO S電路，乃具有欲施行所希望的電路動作的有效模式 、和停止相關的電路動作的等待模式，當於上述等待模式 時，以由上述通道漏電流和接合漏電流所形成的全體漏電 流値爲最小的範圍，藉由基板偏壓電路形成基板偏壓電壓 ，並供給到上述Μ Ο S電路。 〔用以實施本發明的最佳形態〕 爲了更詳細地述說明，故按照所附的圖面加以說明。 於第1圖中表示用來說明本發明的基板偏壓電壓 VBB和用來說明備用電流Isb的關係的特性圖。 如一般所知的，對MOSFET施以基板偏壓的臨限値 電壓Vth，偏向陽極（高Vth化）的話，通道漏電流（副 臨限値電流）①會減低。第1圖是表示其減低達到1〜2 倍以上。對此，微細化的MOSFET方面，會隨著加深施 加基板偏壓，而顯示接合漏電流增加的傾向。該接合漏電 流與習知所知的汲極、源極的pn接合漏電流②一起隨著 微細化減少源極、汲極的接觸部的電阻爲目的，而在源極 、汲極半導體層的表面，設置金屬矽化物膜的時候，也會 有由相關的膜部分流到基板的漏電流③。而認爲支配通道 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0Χ297公釐） - —y tm§M9 m —Ln ϋϋ ·ϋι ml ϋ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -6- 595007 A7 —__ B7_ 五、發明説明（4 ) (請先閲讀背面之注意事項再填寫本頁) 漏電流與憑經驗預想的完全相反，判明近年更微細化的 MOSFET方面所觀測到的接合漏電流愈不重視反而變得愈 大。 而圖未示但具有複數個核心（電路機能區塊）的L SI 方面，則在核心系電路（內部電路）的電源，設定降壓的 內部電壓Vdd，且於輸出入介面電路的高電壓系，設定由 外部端子所供給的電源電壓V C C，基板偏壓電壓也會有 從經由後者的高電壓系電源電壓VC C所動作的基板偏壓 發生電路所發生的情形。像這樣的時候，流到該高電壓 VCC的電流，也必須加進流到基板偏壓發生電路的量。 該電流成份是與昇高基板偏壓成正比而增加。結果變成接 合漏電流②+③以及上述和在基板發生電路所消耗的電力 (=電壓X電流積）量，是經由基板偏壓效果所減低的電 力，就是比①的減少量還多。 經濟部智慧財產局員工消費合作社印製 如上所述，LSI的備用電流，若以基板偏壓VBB爲 橫軸，通道漏電流①則成爲與偏壓電壓VBB的增加成正 比而減少，而與接合漏電流②+③成反比。上述兩者的漏 電流①和②+③，是相對於基板偏壓電壓VB B，備用電 流爲最小的交叉點A點、B點，故備用時是在該點使基板 偏壓進行施加動作。 而如前所述’藉由具有構成輸出入介面電路等的尚電 壓系的相對性高的臨限値電壓的M0SFET、和具有構成前 述核心系電路（內部電路）的相對性低的臨限値電壓的兩 種Μ Ο S F E T，來構成Μ Ο S電路的時候，臨限値電壓V t h 本紙張尺度適用中國國家標準（CNS ) A4規格（21 OX297公釐） 595007 A7 B7 五、發明説明（5 ) (請先閲讀背面之注意事項再填寫本頁) 低的MOS元件（低 Vth )方面，在不施加基板偏壓的 OFF狀態下，通道漏電流很大的關係，而以基板偏壓爲 ON來減低通道漏電流。這時，基板偏壓爲ON，接合電 壓變大，結果接合漏電流增加和在基板偏壓發生電路所消 耗的電流會增加，但比備用電流不施加基板偏壓時，約減 低1倍以上。 高Vth的MOS元件不施加基板偏壓的OFF狀態的通 道漏電流很小的關係，供給與低Vth的MOSFET相同的 基板偏壓電壓方面，如A點般，接合漏電流和在基板偏 壓發生電路所消耗的電流之和，會比達到減低通道漏電流 的量還多。 於是有別於向著上述低Vth的MOSPET的基板偏壓 電壓發生電路，設有向著高Vth的MOSFET的基板偏壓 電壓發生電路，而令基板偏壓電壓値如B點般變淺，減 少相關的高Vth的MOSFET的通道漏電流，且以接合電 壓變低，基板偏壓發生電路和接合漏電流成份也變少的電 位地，施加最適當的偏壓。 經濟部智慧財產局員工消費合作社印製 如上所述’像是局Vth和低Vth的複Vth做法或單 Vth做法的LSI方面，於等待模式時，高Vth的LSI是對 形成P通道MOSFET的η型井區基板，施加電源電壓 Vdd近傍値，對形成Ν通道MOSFET的ρ型井區基板， 施加接地電壓Vss近傍値。而低Vth的LSI是對形成ρ 通道MOSFET的η型井區基板施加比Vdd高的電壓，而 對形成N通道MOSFET的ρ型井區基板施加比Vss低的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " 一 -8- 595007 A7 B7 五、發明説明（6 ) 負電壓。 (請先閱讀背面之注意事項再填寫本頁) 本案方面，用語「MOS」能理解即爲原本簡稱金屬氧 化物半導體構成。但近年來一般的稱爲Μ Ο S則包括了將 半導體裝置本質部分中的金屬，置換爲像是多結晶矽，不 是金屬的電氣導電體，或是將氧化物置換爲其他的絕緣體 。可理解CMOS也具有視爲配合附加於如上的MOS而變 化的技術的意思。無法理解MOSFET也是同樣狹隘的意 思，實質上也包括視爲絕緣閘極電場效應型電晶體的廣義 構成的意思。本發明的CMOS、MOSFET等爲一般的習稱 〇 於第2圖表示本發明所採用的N通道MOSFET之一 實施例的槪略元件構造斷面圖。於同圖中也一倂表示元件 的構造和發生漏電流之的情形。N通道MOSPET是以由 形成在P型井區的n+型擴散層所形成的源極、汲極區域 和跨置在上述源極、汲極區域地介著閘極絕緣膜而形成閘 電極。在上述p型井區有介著由P +型擴散層所形成的接 觸部而基板偏壓電壓（-Vbb )。 經濟部智慧財產局員工消費合作社印製 特別是未被限制，但爲了與屬於元件微細化的源極、 汲極、井區及閘極的各電極形成良好的接觸，故於上述各 擴散層的表面以及多結晶矽閘電極上，設有金屬矽化物膜 〇 有關此種構造的MOSFET方面，上述備用（漏電流 )電流是由通道漏電流（副臨限値）①、接合漏電流（ρ η 接合漏電流②+金屬矽化物膜漏電流③）所形成的。於第 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） - 9- 595007 A7 ___B7_ 五、發明説明（7 ) (請先閲讀背面之注意事項再填寫本頁) 3圖中表示來用說明本發明所採用的MOSFET方面的金屬 矽化物膜漏電流的模式圖。於第3圖中，分離層SGI/擴 散層L邊界，就是以〇所示，接合閘電極和源極、汲極 擴散層的部分中，在擴散層L的兩端部，觀測到金層矽 化物膜達到比中央部還深的情形。此結果相關的金屬矽化 物膜會令pn接合因較高的電阻而造成電阻短路，在相關 部分發生的電流會發生上述金屬矽化物膜漏電流③，造成 與基板間形成漏電流。以下，金屬矽化物膜漏電流也作爲 接合漏電流處理。
低Vth的MOSFET的備用電流，是以基板偏壓OFF 狀態來支配通道漏電流，以基板偏壓ON狀態來增加基板 偏壓，Vth昇高，通道漏電流就會減少。但基板偏壓昇高 ，接合漏電流也會增大。結果，基板偏壓加深施加到所定 値（第1圖A點）以上的話，基板偏壓ON和基板偏壓 OFF時的電流關係會成爲逆轉的狀態。因而，等待模式方 面’是設定在通道漏電流和接合漏電流之和爲最小的所定 値（同圖A點）近傍。 經濟部智慧財產局員工消費合作社印製 如前述第1圖所示，高Vth的MOSFET的備用電流 ’若通道漏電流①相當低，施加基板偏壓昇高的話，接合 漏電流②+③會增加且受控制。因而，設定在通道漏電流 和接合漏電流②+③之和爲最小，與前述A點不同的所 定値（同圖B點）近傍。 再者，接合漏電流（ρ η接合漏電流②+金屬矽化物 膜漏電流③）有增加的傾向，初期値等等是因製程而異， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） -10- 經濟部智慧財產局員工消費合作社印製 595007 A7 ________B7 五、發明説明（8 ) 當然與各個製程的成熟不同，於第1圖的A點、B點獲得 備用電流接近最小的最適當的偏壓施加。 於第4圖表示應用本發明的半導體積體電路裝置之一 實施例的構成圖。於同圖中也一倂表示放大其中一部分的 兀件圖案。於第5圖表示配合上述放大的元件圖案的槪略 元件構造斷面圖。 例如在通信機器等攜帶用途方面，C Μ Ο S元件乃要求 高速且低耗電化。就連CPU等也分爲高速動作的關鍵路 徑部和比較慢動作的資料設定部或輸出入介面I 〇部等。 配合於此，該實施例的半導體積體電路裝置（LSI )方面 ’乃如上所述’向著高速電路使用低Vth的MOSFET而 構成，且其他電路，就是向著輸出入介面或低速電路使用 高Vth的MOSFET而構成。 於同圖中，低Vth區域是指形成低Vth的電路區域， 高Vth區域是指形成高Vth的電路區域。 上述半導體積體電路裝置是以CMOS電路所構成的 時候，就是以N通道MOSFET和P通道MOSFET構成電 路的時候’低Vth區域是用低vth的P通道MOSFET及 N通道MOSFET所構成，高Vth區域是用高vth的P通 道MOSFET及N通道MOSFET所構成。該實施例的LSI 乃如上所述’ Vth以局Vth與低Vth地具備有兩種以上的 複Vth做法。 該實施例方面，各別形成在低Vth區域和高Vth區域 的CMOS電路的實例，則是以CMOS反相器電路的元件 I紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
-11 - 595007 A7 ______ B7 五、發明説明（9 ) 圖案爲代表，並以放大部分來表示，於第5圖表示其元件 構造斷面圖。 (請先閱讀背面之注意事項再填寫本頁) 上述第4圖的上述放大部分及第5圖中，各個低Vth 區域和高Vth區域方面，構成上述反相器電路的P通道 MOSFET ( pMOS )是形成在 η井區，N通道 MOSFET( nMOS )是形成在p井區。 該實施例方面，爲減低在等待模式的漏電流，故對形 成低Vth區域的P通道MOSFET ( pMOS )的η井區，供 給基板偏壓電壓 VBP1，對形成Ν通道MOSFET ( nMOS )的P井區，供給基板偏壓電壓VBN1。基板偏壓電路 VBP1-G和VBN1-G，在當半導體積體電路裝置LSI爲等 待模式時成爲動作狀態，使之發生上述基板偏壓電壓 VBP1 和 VBN1。 特別是未被限制，但各個基板偏壓電壓 VBP 1和 VBN 1，是由振盪電路、充電泵電路及電位判定電路所形 成，上述電壓VBP1和VBN1是以成爲配合前述A點的電 壓地進行動作。 經濟部智慧財產局員工消費合作社印製 該實施例方面，在高Vth區域的P通道MOSFT及N 通道MOSFET的漏電流是基板偏壓電壓爲零，就是井區 和源極即使爲同電位也是很小，如前所述，供給像B點 般很淺的偏壓電壓時的減少量，會比施加低Vth區域方面 的上述偏壓電壓VBP1，VBN1時的減少量還要小的關係 ，故形成P通道MOSFET(pMOS)。井區是與其源極成 短路，而固定性地獲得動作電壓 Vdd，形成 N通道 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 595007 A7 ___B7_ _ 五、發明説明（10) (請先閲讀背面之注意事項再填寫本頁) MOSFET ( nMOS )的p井區，則與其源極成短路，而固 定性地獲得接地電位Vss。此種構成的情形下，有關具有 前述第16圖的特性圖的L SI方面，能一邊將低Vth區域 總耗電量設定在最小點，一邊將高V t h區域總耗電量也設 定在最小點。 如上所述，複Vth做法的LSI方面，高Vth區域的P 通道MOSFET的η型井區基板的電壓是設定在Vdd近傍 ，而N通道MOSFET的p型井區基板的電壓是設定在 Vss近傍。同圖中，η型井區=Vdd、p型井區= 0V，而獲 得固定値。 該理由也如上述所述，高Vth的MOSFET因爲備用 時的通道漏電流很小，所以考慮到接合漏電流0，③的漏 電流和基板偏壓發生電路所消耗的電流成份的總和，即不 施加基板偏壓。此結果，備用電流能減低到停止接合漏電 流的量或減低到停止基板偏壓發生電路的量。 經濟部智慧財產局員工消費合作社印製 對此，低Vth區域方面，P通道MOSFET的η型井區 基板電壓是比Vdd還要高，Ν通道MOSPET的ρ型井區 基板電壓是比Vss還要低，各別施加漏電流爲最小的最適 當的基板偏壓。同圖中，η型井區〉Vdd、η型井區<VS SB (-〇V)，並於基板偏壓〇Ν時進行供給。 該理由也是如上述所述，低Vth的MOSFET因爲備 用時的通道漏電流很大，所以因基板偏壓效果的通道漏電 流的減低量，比考慮到接合漏電流的增加量和基板偏壓發 生電路所消耗的電流的總和的量還要多。這時，基板偏壓 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 595007 A7 ______B7___ 五、發明説明（11 ) 是考慮到到與接合電壓成正比而增加的接合漏電流’而設 定在總計備用電流（①+②+③）的最小點（A點）近傍 。按照以上，即可達到減低複Vth的LSI的總計備用電流 〇 本發明也適用於Vth形成一種的單Vth做法的LSI。 就是，MOSFET其製造誤差比較大，可分爲具有所製造的 結果相對性很大的臨限値電壓Vth的時候，和具有相對性 很小的臨限値電壓的時候。像這樣根據因製造誤差的上述 特性，晶圓製造時就能產生Vth，而做任何判定。 例如屬於低Vth的LSI會令基板偏壓電路活性化，施 加最適當的偏壓値。而屬於高Vth的LSI會令基板偏壓電 路停止活性，或淺施加基板偏壓。 於第6圖表示說明本發明的MOSFET的臨限値電壓 和說明備用電流的關係的特性圖。上述備用電流與臨限値 電壓的關係，就算周圍溫度是在高溫RTH及室溫RTL中 ，傾向還是同樣的。 例如高溫RTH ( =85 °C )的備用電流與室溫RTL ( =2 5 °C )比較，基板偏壓OFF時約爲1倍，而基板偏壓 Ο N時增大爲2倍左右。於是根據溫度如下述般地控制備 用電流。 同圖方面’對於備用電流具有減低效果的基板偏壓 OFF和基板偏壓ON的模式切換點，於高溫rth的時候 ，基板偏壓ON爲A區域，基板偏壓〇FF爲b區域。而 室溫RTL的時候，基板偏壓on爲C區域，基板偏壓 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公着） ------- -14- (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 595007 A7 _ B7 五、發明説明（12 ) OFF爲D區域。 (請先閲讀背面之注意事項再填寫本頁) 例如第6圖的LSI之例中，因最壞電流爲高溫RTH 側，故將模式的切換點，設定在Vth = 0.15V。而監視溫度 ，改變切換點的時候，加上上述高溫RTH，例如室溫 RTL之點設定在Vth = 0.1V。 以上能設定基板偏壓的LSI方面，備用電流爲控制有 /無施加基板偏壓，能適當地控制基板偏壓的深度，並爲 最小的，進而藉由監視上述溫度來切換基板偏壓Ο F F和 基板偏壓ON，即能令備用電流進一步地最適化。 於高溫區域方面，現設定爲基板偏壓OFF時，即向 基板偏壓Ο N移行。此結果，因施加基板偏壓，故基板偏 壓ON電流小於基板偏壓OFF電流，而爲最小的備用電 流狀態。 於室溫區域方面，就算現設定爲基板偏壓OFF，還是 維持在基板偏壓OFF。此結果，沒有施加基板偏壓的緣故 ，基板偏壓OFF電流小於基板偏壓ON電流，而爲最小 的備用電流狀態。 經濟部智慧財產局員工消費合作社印製 單Vth做法的LSI方面，是根據檢查MOS等元件狀 況的W (晶圓）檢查結果，來判斷施加基板偏壓的LSI 和不施加的LSI。此結果，使用快閃記憶體、可電子寫入 的EPROM或雷射熔絲等，如下述般地進行寫入設定。 例如設定値爲以下。屬於高Vth的LSI方面，於作爲 程式元件用的例如快閃記憶體的寫入資訊“ i，，—備用時， 基板偏壓電壓即爲OFF。屬於低Vth的LSI方面，於上述 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公襲) 一 ~ -15- 595007 A7 _ B7 五、發明説明（13) 同樣的程式元件的寫入資訊—備用時，基板偏壓電壓 即爲ON。 (請先閱讀背面之注意事項再填寫本頁) 基板偏壓發生電路是根據記憶在上述程式元件的資訊 ，形成高Vth時，η型井區基板固定爲Vdd，p型井區基 板固定爲V s s的輸出電壓。低V th時，對η型井區基板施 加比Vdd高的電壓，對ρ型井區基板施加比Vss低的電 壓地，加以切換的電路構成。複Vth做法的L SI的時候， 可按照同樣的方法，針對高V t h、低V t h的Μ Ο S區域， 各別設定基板偏壓電壓。 經濟部智慧財產局員工消費合作社印製 基板偏壓VBB的ΟΝ/OFF控制，像是備用電流爲低 電位，即能以所定的固定値，而以數位控制式地加以供給 ，而實力的Vth値的監視器，或溫度監視器，即可改變控 制原來的基板偏壓的深度。高V t h中，令基板偏壓發生電 路的功能停止，切斷基板偏壓所消耗的電流。有助於減低 單Vth或複Vth做法的LSI的備用電流。於上述中，控制 基板偏壓的深度電位，就能藉由製程完成高，來抑制備用 電流値的誤差。根據晶圓製程完成度（例如Vth )，來設 定實施可否採用（有無活性）L SI的基板偏壓電壓的施加 功能的結果，就能減低備用電流。 於第7圖表示用來設定基板偏壓的資料寫入方法之一 實施例的流程圖。該實施例是表示根據MO S等元件的w (晶圓）檢查測疋結果（V t h値），來設定有無施加基板 偏壓VBB以及VBB深度的高側電位或低側電位等的實例 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297/^ ) -16- 595007 A7 ____ B7 五、發明説明（14) (請先閲讀背面之注意事項再填寫本頁) 本實施例是爲W (晶圓）檢查或p (探針）檢查流程 的一部分。以w檢查或P檢查等來判定Vth値，並於例 如步驟（1 )中’①Vth判定（1位元）爲基板偏壓〇N : FLAG=1，基板偏壓OFF: FLAG = 0。②輸出微調是分別配 合基板偏壓電壓V B B的深度電位（v B P 1，V B N 1 )，利 用3位元x 2的資料，以電阻値等的微調來進行設定。 對應上述各位兀的貪料的程式元件則是希望能在檢查 工程中完成實施的元件。例如快閃記憶體方面，其確認良 否後，分別令有或無施加基板偏壓的資料及微調資料進行 程式。於上述程式元件中，與泛用品的三層多結晶矽構成 者不同，整合邏輯區LSI的製程，目的是採用通常使用屬 於閘極之僅一層多結晶矽的單層閘極構造，用兩個記憶體 單元加以並列連接，並記憶1位元，無論任一個記憶不良 ’都能有效的由另一方進行記憶資訊，而提高可靠性。 經濟部智慧財產局員工消費合作社印製 步驟（2 )中，使用實施程式元件的測試並通過者， 根據步驟（3)與上述2單元相同，或寫入寫入資料。步 驟（4 )方面，爲了進一步維持其寫入資料的可靠性，使 具具有施行ECC (Error Correct Code)機能的構造。就 是在寫入資料中，生成施行錯誤來測和訂正的奇偶性位元 ’使奇偶性位元與上述寫入資料配合而寫入。 步驟（5 )方面則是經過ECC機能的設定工程，來確 認資料，來測備用電流來確認屬於做法以內的情形。 例如該程式方法利用前述第6圖的設定，如以下般來 進行資料的寫入。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -17- 595007 A7 B7 五、發明説明（15) 模式 基板偏壓ON : FLAG=1 基板偏壓OFF : FLAG = 0 (請先閱讀背面之注意事項再填寫本頁)
Vth的測定値例如將資料一分爲二〜複數個，以二進 制資訊寫入。如前述第6圖般，將Vth二0.00 V -0.25V的 判定値一分爲二的時候， 測定結果 寫入資訊 模式
0.00-0. 10V FLAG=1 基板偏壓 ON
0.11-0.25V FLAG = 0 基板偏壓 OFF 基板偏壓輸出値的施加電位，是利用以電阻分割等來 微調輸出基準電壓的公知技術所設定的。例如VBN = -1 . 5 V的話，0.2 V步驟中，即以8値3位元以上來表現，而 VBP = 3.0V的話，因爲Vdd=l .5V以上的偏壓，故同樣地 以8値3位元來表現。 根據第6圖，於以下表示對減低備用電流具有效果的 V t h範圍的區域例。 環境溫度 室溫RTL 高溫RTH 室溫RTL 高溫RTH 動作模式 基板偏壓ON 基板偏壓OFF ΥΛ範圍 D區域 B區域 C區域 A區域 經濟部智慧財產局員工消費合作社印製 由上述，根據vth的實測値，並以濕度的監視器結果 ，來控制基板偏壓電路的動作，即能經常確保低電位的備 用電流。上述中，備用電流的傾向是以室溫RTL來定義 ，但更低的溫度也有同樣的傾向，故將溫度從低溫至高溫 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18- 595007 A7 ____B7_ 五、發明説明（16) (請先閲讀背面之注意事項再填寫本頁) 的寬廣範圍進行控制之際，則考慮在該延長線上進行。以 最壞溫度加以定義的話，以RTH (例如8 5 t )來規定備 用電流的時候，例如以V t h實測値=〇 . 1 5 V作爲基板偏壓 ΟΝ/OFF切換點。根據以上的設定，來設定基板偏壓電路 的振盪電路0 S C的活性Ο N / Ο F F或者起動的Ο N / Ο F F，而 且還能設定最適當的基板偏壓値。 雖是說明將基板偏壓電路的起動和活性利用快閃記憶 體、EPROM等能電子寫入的程式元件來施行，但可由習 知藉著既知技術所具有的接合選擇方式、雷射熔絲等完成 設定。 本資料的程式是種與救濟資料外（除製品管理資料等 外，製品等級分類、晶片特性資訊等）一起寫入效率良好 的方法。 經濟部智慧財產局員工消費合作社印製 於第8圖表示有關本發明的基板偏壓發生電路的一實 施例的方塊圖。同圖將基板偏壓朝向固定於ΟΝ/OFF的模 式固定型。有/無基板偏壓施加和偏壓電位設定等等的控 制資料，是例如事先在上述第7步驟寫入，以來自外部的 信號ST或者內部的功率ON信號PON的起動令其活性， 配合模式選擇內的開關電路的“0”和“1”來選擇有/無基板 偏壓電壓（p型井區的基板偏壓VBP、η型井區的基板偏 壓VBN)的施加。 例如單Vth的LSI中，欲設定上述基板偏壓電壓的 ON或者基板偏壓電壓的OFF的各模式的開關切換，是應 用快閃記憶體等的程式，根據W (晶圓）檢查結果資料 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） " -19- 595007 A7 __ B7_ 五、發明説明（17 ) (Vth的實測結果），由測試器等來指示設定。 (請先閲讀背面之注意事項再填寫本頁)
Vth的實測結果爲高Vth時設定爲“1”，對η型井區 基板施加VBP = Vdd，對ρ型井區基板施加VBN = Vss ( Ον )° vth的實測結果爲低Vth時設定爲“0”，對η型井區 基板施加 VBP高於Vdd的電壓，對ρ型井區基板施加 VBN低於Vss ( Ον)的電壓（負電壓）。此時各偏壓電壓 當然是設定在最適當的VBN、VBP値。就是根據輸出電 位微調電路，以各偏壓電壓VBP和VBN爲最適當地設定 補償製程誤差。 具有高Vth和低Vth的複Vth的LSI中，是各別針對 高Vth區域的N通道MOSFET及P通道MOSFET，而於 基板偏壓ON時，針對N通道MOSFET，供給例如0V〜 經濟部智慧財產局員工消費合作社印製 其近傍，而針對P通道MOSFET供給Vdd〜其近傍，並 針對低Vth區域的N通道MOSFET，像是供給前述第1 圖的A點的偏壓電壓，且同樣地也對P通道MOSFET供 給像是配合上述A點的偏壓電壓。就是備用電流爲最小 地輸出偏壓電壓。 該實施例中，如上述的模式設定及欲微調的控制資料 的寫入，是輸入資料D、控制信號W及位址A，且由外 部以起動使之活性。可將有無基板偏壓施加和偏壓電位的 設定，以監視Vth或者溫度來進行自勵控制。 於第9圖表示有關本發明的基板偏壓發生電路的另一 實施例的方塊圖。該實施例中，加上利用第8圖所示的測 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） -20- 595007 A7 _ B7 五、發明説明（18) 試器等的模式選擇，而附加自動控制基板偏壓發生電路動 作的機能。 (請先閱讀背面之注意事項再填寫本頁) 該實施例中，是由溫度感應器、臨限値感應器等的監 視器所構成，而且也具備有基板偏壓電位的調整電路。本 實施例是根據基板偏壓ON或基板偏壓OFF的各動作模 式設定爲振盪電路OSC的活性ΟΝ/OFF或者昇壓/負電壓 電路的起動ON/OFF，來監視環境變化（溫度、Vth等） 的結果，就連有關VBN、VBP値的輸出電位也是用自動 進行切換。 例如複Vth做法的LSI的備用電流是以單體MOS特 性爲基礎，按下述要領進行控制。備用動作的模式設定是 由從劃片TEG等取得下記1 -3模式的逐批晶圓素性（ MOSFET的Vth等）所設定。 針對各Vth的區域 (1 )有基板偏壓施加（基板偏壓ON模式） (2 )無基板偏壓施加（基板偏壓OFF模式） (3 )有/無基板偏壓施加的切換（ONorOFF模式） 經濟部智慧財產局員工消費合作社印製 設定方法是由逐批素性（主要爲Vth )、使用環境（ 溫度）事先任意設定於（1 )或（2 )或（3 )的一項。 監視設定條件（感測V t h 〇 r溫度T a )，利用微調電 路來設定有無基板偏壓VBB(VBP，VBN)的施加和VBB (VBP，VBN )的深度的高側電位或者低側電位。按照此 種設定’即能以維持最小的備用電流Isb値的單元而自動 控制。 ^紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐）~" 一 -21 - 595007 A7 ___ B7 五、發明説明（19) (請先閱讀背面之注意事項再填寫本頁) 有關系統的備用動作，是在基板偏壓ON爲加深基板 偏壓電壓，而令Vth昇高的模式，而基板偏壓0FF不施 加基板偏壓的模式的時候，以所定的動作狀態，檢測出爲 設定値以上的電位（例如Vth )或者電流（例如漏電流量 )電位的g舌’即遷移到基板偏壓ON或者基板偏壓OFF 的動作模式。或者檢測出爲所定値以下的電位的話，即相 反地進行遷移。 於第1 〇圖表示應用本發明的負電壓發生用的充電泵 電路的一實施例的電路圖。該實施例中，並未特別限定， 但爲利用P通道MOSFETQ59〜Q66所構成。該些P通道 型MOSFET是形成在η型井區區域。 構成利用 Μ 0 S容量所形成的電容器C 1 3和經由 MOSFETQ61及Q 6 3產生負電壓VB Β的泵頻電路的基本 電路。電容器C14和MOSFETQ62及Q64也同樣是基本 電路，但輸入的脈衝Ο S C和〇 S C Β會互相地令其活性電 位處於無重合的逆相關係，配合輸入脈衝交互地進行動作 ，而施行效率良好的充電泵動作。 經濟部智慧財產局員工消費合作社印製 MOSFETQ61和Q 6 3基本上也可爲二極體形態，但要 是這樣的話，僅其臨限値電壓部分會產生電位損失。脈衝 信號〇 S C的高電位爲像是3 . 3 V的低電壓時，實際上不會 動作。於是MOSFETQ61乃著眼於輸入脈衝Ο S C爲低電 位時即爲ON狀態，且形成與輸入脈衝同樣脈衝的反相器 電路N10和形成設有電容器C11及開關MOSFETQ59而 處理負電壓的控制電壓。藉此即能没有電位損失的將電容 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） -22- 595007 A7 ____B7_ 五、發明説明（20) 器C13的負電位傳遞到基板電壓 VBB側。MOSFETQ59 (請先閲讀背面之注意事項再填寫本頁) 經由另一方的輸入脈衝〇 S CB形成負電壓時，處於ON狀 態下，施行電容器C 1 1的充電。電容器C 1 1是指能滿足 形成上述MOSFETQ61的控制電壓的小尺寸的電容器。 MOSFTQ 63是經由接受到在反向閘極（通道部分）接 受另一方的輸入脈衝OSCB的驅動用反相器電路N1 3的 高電位的輸出信號，以很快的定時成爲OFF狀態，效率 良好的脫離基板電位。同樣地經由對M0SFETQ61的反向 閘極供給驅動用的反相器電路N 1 2的輸出信號，當電容 器C13充電時，以很快的定時令MOSFETQ61成爲OFF 狀態，基板電位VBB的漏電流變成最小。供給到配合另 一方的輸入脈衝OSCB的MOSFETQ62的閘極的控制電壓 、MOSFETQ64和Q62的反向閘極電壓也是使用根據經由 施行同樣動作的反相器電路N 1 3及電容器C 1 4所形成的 脈衝信號及輸入脈衝0 S C而形成的脈衝信號。 經濟部智慧財產局員工消費合作社印製 設有以很快的定時脫離上述MOSFETQ59和 Q63 ( Q60 和 Q64 )閘極電壓的 MOSFETQ65 ( Q66 )。該 MOSFETQ65 ( Q66 )是共同連接閘極和汲極而成爲二極體 形態，同時經由對反向閘極供給接受本身的輸入脈衝 OSC ( OSCB)的驅動用反相器電路N 1 2 ( N 1 3 )的輸出信 號，與MOSFETQ63 ( Q64 )相對性地進行開關控制。藉 此配合輸入脈衝Ο S C ( Ο S CB )，而當驅動用反相器電路 N1 2 ( N1 3 )的輸出信號變爲低電位時，MOSFETQ63 ( Q64 )會很快的從ON狀態切換到OFF狀態，即能效率良 本紙張尺度適用中酬家標準（CNS ) A4規格（21GX297公釐) "" ~ ' -23- 經濟部智慧財產局員工消費合作社印製 595007 A7 __ B7 五、發明説明（21 ) 好的令基板電位脫離負電位。 於第1 1圖表示形成供給到前述充電泵電路的振盪脈 衝的振盪電路之一實施例的電路圖。該實施例中，分別串 接有對構成CMOS反相器電路的P通道型MOSFETQ67和 N通道型MOSFETQ70而作爲電阻元件作用的P通道型 MOSFETQ68 和 N 通道型 MOSFETQ69，與下一段的 C Μ Ο S反相器電路的輸入容量一同構成時定數電路來施行 信號延遲。縱列連接奇數個該些CMO S反相器電路（同 圖中爲5個），來構成環形振盪器。 設有欲使該些環形振盪器間歇性地動作，換言之就是 當基板電壓VBB ( VBN )達到所希望的負電壓（-1.0V左 右）時，令振盪電路停止動作，而達到基板電壓VBB的 穩定化和低耗電化的控制電路。信號DET Α是指經由以下 說明的電位感應器所形成的信號，判定上述基板電壓 VBB達到所希望的電位的話，即成爲低電位。經由該信 號DETA的低電位，通過反相器電路N15和N16的輸出 信號會成爲低電位，被設在構成上述環形振盪器的最終段 的CMOS反相器電路，作爲電阻元件而作用的N通道型 MOSFET成爲OFF狀態的同時，設在其輸出端子的P通 道型MOSFET即成爲ON狀態，並強制性地令最終段輸出 固定在高電位。然得閘極電路G1和G2的輸出即成爲高 電位，而閘極電路G3的輸出信號即固定在低電位，而振 盪脈衝OSC則固定在低電位，振盪脈衝OSCB則固定在 商電位。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） " -24 - (請先閱讀背面之注意事項再填寫本頁)
595007 A7 B7 五、發明説明（22) (請先閱讀背面之注意事項再填寫本頁) 信號VBOSCSW是指當例如動態型記憶體爲備用狀態 時，成爲高電位的信號，閘極電路G1會經由該信號 VBOSCSW的高電位，關閉閘極，打開閘極電路G2，而 取代以上述環形振盪器所形成的較高頻率，是使用將設在 上述動態型記憶體的內裝單元自動更新型用的振盪脈衝 s 1 Ο S C作爲供給到上述充電泵電路的振盪脈衝〇 s C、 0 S C B。就連以此種低頻率進行充電栗電路的動作中，間 極G2也能經由上述信號DETA的低電位，關閉閘極而將 振盪脈衝OSC固定在低電位，將振盪脈衝0SCB固定在 高電位。 經濟部智慧財產局員工消費合作社印製 於第12圖表示前述負電壓VBB(VBN)用的電位感 應器電路之一實施例的電路圖。定電壓VREFO是經由施 加到閘極，源極間的N通道型Μ Ο S F E T Q 7 2，形成定電電 流，並以此爲基礎，形成依據電流米勒電路爲基準的電流 il。於電流經路上串接複數個Ν通道型MOSFET，並供給 基板電壓VBB。上述複數個串列MOSFET是應於設有調 整用端子，進行調整元件的製程誤差。就是當基板電壓 VBB如前述爲-1.0V時，流到相關的串列MOSFET的電流 i2即與上述電流il平衡地被微調調整。使MOSFETQ76 的源極電位與接地電位 VS S —致，並施行流到相關的 MOSFETQ76的電流12和上述電流i 1的平衡調整。由於 上述基準的電流i 1也能調整，故也在N通道型的電流米 勒電路串接兩個MOSFETQ73和Q74，米勒電流比也能藉 由選擇性的源極和汲極的短路，就是如前述的微調被調整 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -25- 595007 A7 _ B7 五、發明説明（23) 〇 (請先閲讀背面之注意事項再填寫本頁) 當上述基板電壓VBB絶對値小於上述設定電壓時， MOSFETQ76的源極電位即高於接地電位，而成爲上述電 流i2<i 1的關係。按此電流即不流入流經上述基準電流i 1 的 P 通道型 MOSFETQ76 和並聯設置的 P 通道型 MOSFETQ77，電壓v s會配合與流入對應上述電流i 1的 電流的N通道型MOSFETQ78的電流差而成爲低電位。該 低電位的信號vs會藉著由MOSFETQ68〜Q71所形成的 CMOS反相器電路被放大，進而通過反相器電路和閘極電 路G4，成爲感測輸出DETA而被輸出。 經濟部智慧財產局員工消費合作社印製 藉由上述感測輸出 DETA的高電位，與上述 MOSFETQ78並聯形態地形成電流經路，並將上述信號vs 脫離到更低電位側地使其作用。當基板電位VBB絕對値 大於所希望的電壓時，即以上述電流i2>il地進行逆轉， 且相關電流的差異量，流到P通道型MOSFETQ77，而上 述電壓vs提高到高電位側地進行作用。該電位Js若負擔 上述CMO S反相器電路的邏輯臨限値昇高的話，感測輸 出DETA即變爲低電位，並反饋該電位，將上述電壓vs 脫離到低電位側的N通道型MOSFET即成爲OFF狀態， 電壓vs會急減地提昇到高電位。根據上述CMOS反相器 電路的電位判定即能藉由此種反饋電路具有滯後特性。藉 由具有此種滯後特性，即能穩定地控制上述振盪電路的間 歇動作之同時，還能將基板電壓VBB針對設定値而加以 穩定地設定。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 -26- 595007 A7 _ B7 五、發明説明（24) (請先閲讀背面之注意事項再填寫本頁) 信號SETB是指插入電源後暫時成爲高電位的信號， 藉由該信號SETB的高電位，可將上述感測輸出DETA強 制性地成爲高電位，而使振盪電路起動。電壓 VSN或 VSP是用於作爲判定上述電壓 vs的高電位/低電位的 CMOS反相器電路等地欲以低耗電電流而動作的偏壓電壓 〇 _ 於第1 3圖表示有關本發明的基板偏壓發生電路的又 經濟部智慧財產局員工消費合作社印製 另一實施例的方塊圖。同圖是屬於將上述基板偏壓ON和 基板偏壓OFF模式的設定，利用MOSFET的閘極OFF ( 備用）電流的監視結果進行切換的實例。漏電流監視器電 路是按有無施加基板偏壓的閘極OFF電流値結果的情形 ，而連基板偏壓ON模式也能移行到基板偏壓OFF模式 ，且令振盪電路Ο S C等停止，像是抑制或停止基板偏壓 電壓發生電位地作用。像是基板偏壓ON時藉由輸出電位 微調電路，令備用電流値成爲最小，獲得最適當的偏壓値 。就是監視配合偏壓電壓VBP和VBN的Vdd漏電流，根 據其結果使振盪電路及昇壓電路、負電壓電路動作，並改 變偏壓電壓VBP、VBN，而成爲上述最小値地進行控制。 第14圖是表示應用於第13圖的實施例的Vdd漏電 流監視器電路之一實施例的方塊圖。 構成開關 SW、電容器 C及漏電流監視器用 MOSFETQM、和進行電容器C的保持電壓判定的反相器 電路N 1、和利用延遲電路DLY配合漏電流來施行振盪動 作的時間電路。當電容器C的電位VC小於反相器電路 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27- 經濟部智慧財產局員工消費合作社印製 595007 A7 _ B7 五、發明説明（25) N 1的邏輯區臨界電壓時，輸出信號S 1即成爲高電位，通 過延遲電路DLY使信號S2成爲高電位，而開關SW即成 爲ON狀態。藉此，電容器C即能利用電源電壓VDD ( 或VCC)進行充電。藉由該充電，電壓VC會上昇，而超 過反相器電路N 1的邏輯區臨界電壓的話，輸出信號S 1 會從高電位變到低電位，且信號S2會經由延遲電路DLY 被延遲而成爲低電位，上述開關SW即成爲OFF狀態。 藉由該開關SW的OFF狀態，電容器C的電壓VC就 會因利用監視用的N通道型MOSFETQM所產生的漏電流 而下降。該實施例中，監視用的MOSFTQM是以一個元件 來表示，但代表形成在半導體積體電路裝置的多數 MOSFET，是經由複數個MOSFET並聯連接所構成。藉此 即能施行不影響製程誤差的平均式的漏電流的監視器。 計數器CNT是在反相器電路N1的輸出信號S1爲低 電位的期間，用來施行所定的振盪脈衝的計數動作。該計 數結果是當信號S 1變爲高電位時，被傳送到暫存器REG ，若上述信號S 1爲低電位的話，即經由計數器CNT施行 下一週期的時間計測。 比率電路CMP是用來施行經由計數器CNT所統計的 計數値A和保持在暫存器REG的1循環前的計數結果B 的大小比較。直到成爲 A>B，即令基板偏壓發生電路 VBN-G產生動作，進行力〇深基板偏壓電壓VBN的控制。 上述判定結果爲A>B的話，超過前述第1圖的特性的最 小點，即判定爲加深基板偏壓，停止基板偏壓電壓VBN- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本覓)
-28- 595007 A7 ____B7 五、發明説明（26) G的動作。並且將該情形記憶在正反器等，藉以反轉比較 器的判定結果。 如上所述，判定結果爲a>b的特性，是因爲第1圖 的A點（B點）更右側的特性，故必需藉由B>A繼續停 止基板偏壓電壓VBN-G的動作。就是形成以A點爲界限 ，利用左側的漏電流特性，在B>A的條件下，進行基板 偏壓電壓VBN-G的動作，加深基板偏壓電壓VBN，且以 A點爲界限，利用右側的漏電流特性，在B>A的條件下 ，控制成停止基板偏壓電壓 VBN-G，並淺施力Π基板偏壓 電壓VBN。 對每一晶片、晶圓或製品，事先設定屬於基板偏壓爲 ON模式所使用，或是OFF模式所使用的優點，乃有不在 ASIC施加基板偏壓製品的情形，而且Vth的容許範圍增 廣的情形都很有效。設有溫度/製程（Vth )感應器的優點 ，因爲不必於晶圓檢查/探針檢查時反映出Vth等的實測 値，故能削減其糾纏設定的測試時間。 本發明則是藉由電池電壓使其動作時，因減低備用電 流而延長電池壽命。因此舉例有：構成P D A、行動電話 、數位相機、筆記型P C內A SIC的各種半導體積體電路 裝置。 〔產業上的可利用性〕 本發明是種能減低備用時的漏電流（直流電流）的半 導體積體電路裝置，例如可廣泛利用於藉由電池電壓動作 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X297公釐） "~ -29 - (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 595007 A7 _______ B7 五、發明説明（27 ) 的P D A、行動電話、數位相機、筆記型p c內A SIC等爲 代表之必須減低漏電流的各種半導體積體電路裝置。 (請先閱讀背面之注意事項再填寫本頁) 〔圖面的簡單說明〕 第1圖是欲說明本發明的基板偏壓電壓VB B和欲說 明備用電流Isb的關係的特性圖； 第2圖是表示應用於本發明的n通道MOSFET之一 實施例的槪略元件構造斷面圖； 第3圖是欲說明應用於本發明的MOSFET方面的金 屬矽化物膜漏電流的模式圖； 第4圖是表示適用本發明的半導體積體電路裝置之一 實施例的構成圖； 第5圖是對應第4圖的放大元件圖案的槪略元件構造 斷面圖； 第6圖是表示欲說明本發明的MOSFET的臨限値電 壓和備用電流的關係的特性圖； 經濟部智慧財產局員工消費合作社印製 第7圖是表示欲設定基板偏壓的資料寫入方法之一實 施例的流程圖； 第8圖是表示有關本發明的基板偏壓發生電路之一實 施例的方塊圖； 第9圖是表示有關本發明的基板偏壓發生電路的另一 實施例的方塊圖； 第10圖是表示應用於本發明的負電壓發生用的充電 泵電路之一實施例的電路圖； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -30- 595007 A7 B7 五、發明説明（π) 3 04 擴散層L上金屬砂化物膜 3 0 5 p型井區 (請先閲讀背面之注意事項再填寫本頁) 306 NiSO 3 07 P型基板 3 08 ιΓ擴散層：接合淺 40 1 Ρ型基板 402 高Vth領域 403 低Vth範圍 404 η井區 4 0 5 聞極 4 0 6 ρ井區 50 1 ρ井區 5 02 η井區 5 03 NiSO ( -Vdd) 80 1 振盪電路 802 昇壓電路負電壓電路 經濟部智慧財產局員工消費合作社印製 803 輸出電位的微調電路 804 控制電路 8 0 5 模式選擇 90 1 振盪電路 902 昇壓電路負電壓電路 903 輸出電位的微調電路 904 溫度感應器 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32- 595007 A7 B7 五、發明説明（^)
wU 905 電位感應器 906 模式選擇 1301 振盪電路 1 3 02 昇壓電路負電壓電路 1 3 03 Vdd漏電流監視器 FG 閘極層 L 擴散層 SGI 分離層 (請先閲讀背面之注意事項再填寫本頁) 衣· 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -33-

Claims (1)

  1. 595007 A8 B$ C8 D8 六、申請專利範圍 1 (請先閱讀背面之注意事項再填寫本頁} 1· 一種半導體積體電路裝置，其特徵爲：具備有， 具有與基板偏壓電壓的增加成反比而減少的通道漏電流以 及成正比而增加的接合漏電流的MO S電路、 和對上述MO S電路供給基板偏壓電壓的基板偏壓電 路、 和接受針對上述MO S電路施行所希望的電路動作的 有效模式，以及用來指示停止相關的電路動作的等待模式 的控制信號的控制電路； 上述基板偏壓電路是當等待模式經由上述控制信號指 示時，輸出使上述通道漏電流和接合漏電流所形成的全體 的泄放電流値成爲最小的範圍之上述基板偏壓電壓。 2 .如申請專利範圍第1項所述的半導體積體電路裝 置，其中，上述MO S電路是有關施行所希望的電路動作 的有效模式； · 上述基板偏壓電路是形成輸出配合上述電路動作的基 板偏壓電壓的方式，來進行切換。 經濟部智慧財產局員工消費合作社印製 3 .如申請專利範圍第2項所述的半導體積體電路裝 置，其中，上述等待模式方面的上述基板偏壓電壓是整合 在事先決定的基板偏壓電壓的範圍’來控制上述基板偏壓 電路。 4 .如申請專利範圍第3項所述的半導體積體電路裝 置，其中，上述基板偏壓電路是具有基板偏壓電壓被整合 在所定範圍的微調電路。 5 .如申請專利範圍第2項所述的半導體積體電路裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32- 595007 A8 Β8 C8 D8 六、申請專利範圍 2 (請先閱讀背面之注意事項再填寫本頁) 置，其中，上述等待模式方面的上述基板偏壓電壓是藉著 檢測上述漏電流，且有關所檢測的漏電流値爲最小地來控 制上述基板偏壓電路而被設定。 6 .如申請專利範圍第1項所述的半導體積體電路裝 置，其中， 上述MOS電路是藉著由P通道MOSFET和N通道 MOSFET形成的CMOS電路所構成； 上述控制電路及基板偏壓電路是分別對應上述P通 道MOSFET的上述全體漏電流値爲最小的區域、Ν'通道 MOSFET的上述全體漏電流爲最小的區域而設定的。 7 .如申請專利範圍第2項所述的半導體積體電路裝 置，其中， 上述MO S電路是針對製造電路的結果，分爲進入第 一臨限値電壓的範疇、和進入絕對値比上述第一臨限値電· 壓大的第二臨限値電壓的範疇的任一範疇； 經濟部智慧財產局員工消費合作社印製 上述控制電路只有上述MO S電路進入第一臨限値電 壓的範疇，上述動作才有效，進入上述第二臨限値電壓的 範疇，上述動作即無效，上述基板偏壓電路會輸出與上述 有效模式相同的基板偏壓電壓。 8 .如申請專利範圍第2項所述的半導體積體電路裝 置，其中，上述MO S電路包括具有第一臨限値電壓地被 形成的第一電路、和具有絕對値大於上述第一臨限値電壓 的第二臨限値電壓的第二電路。 9 ·如申請專利範圍第8項所述的半導體積體電路裝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） "一 -33- 595007 A8 B8 C8 D8 六、申請專利範圍 3 (請先聞讀背面之注意事項再填寫本頁) 置，其中，上述基板偏壓電路，是具有對上述第一電路而 言，供給相對性深的基板偏壓電壓的第1基板偏壓電路、 和對上述第二電路而言，供給相對性淺的基板偏壓電壓的 第2基板偏壓電路。 i 〇 .如申請專利範圍第8項所述的半導體積體電路裝 置，其中，上述控制電路和基板偏壓電路，是對應上述第 一電路而設的，未針對上述第二電路而設置。 i i .如申請專利範圍第1 0項所述的半導體積體電路 裝置，其中，上述等待模式方面的上述基板偏壓電壓，是 形成整合到事先決定的基板偏壓電壓的範圍’來控制上述 基板偏壓電路。 1 2 .如申請專利範圍第1 1項所述的半導體積體電路 裝置，其中，上述基板偏壓電路是具有基板偏壓電壓被整 合在所定範圍的微調電路。 1 3 .如申請專利範圍第1 〇項所述的半導體積體電路 裝置，其中， 經濟部智慧財產局員工消費合作杜印製 上述等待模式方面的上述基板偏壓電壓，是檢測上述 漏電流，且藉著相關檢測的漏電流値爲最小地來控制上述 基板偏壓電路而設定的。 1 4 ,如申請專利範圍第8項所述的半導體積體電路裝 置，其中， 上述MOS電路是藉著由P通道MOSFET與N通道 MOSFET所形成的CMOS電路所構成； 上述控制電路及基板偏壓電路是分別對應上述P通 本1張尺度適用中^國家標準（€邴）八4規格（210/297公董) -34- 595007 A8 B8 C8 D8 六、申請專利範圍 4 道MOSFET的上述全體漏電流値爲最小的區域、N通道 MOSFET的上述全體漏電流爲最小的區域而設定的。 1 5 ·如申請專利範圍第1 4項所述的半導體積體電路 裝置，其中，上述等待模式方面的上述基板偏壓電壓，是 形成整合到事先決定的基板偏壓電壓的範圍，來控制上述 基板偏壓電路。 1 6 ·如申請專利範圍第1 5項所述的半導體積體電路 裝置，其中，上述基板偏壓電路是具有基板偏壓電壓被整 合在所定範圍的微調電路。 - 1 7 ·如申請專利範圍第1 4項所述的半導體積體電路 裝置，其中，上述等待模式方面的上述基板偏壓電壓，是 藉著檢測上述漏電流，且有關所檢測的漏電流値爲最小地 來控制上述基板偏壓電路而被設定。 1 8 · —種半導體積體電路裝置，其特徵係包含 含有具有第1之臨限値電壓的第1之N型電晶體的 第1電路， 和含有具有較上述第1之臨限値電壓爲大的第2之臨 限値電壓的第2之N型電晶體的第2電路， 和形成負電壓之第1電壓的電壓產生電路； 上述第1之N型電晶體之源極及汲極範圍乃形成於 弟1井區fe圍， 上述第2之N型電晶體之源極及汲極範圍乃形成於 第2井區範圍， 於上述第1井區範圍供予上述第1電壓， 本紙張尺度適用中國國家標率（CNS ) A4規格（210 X 297公釐）。c - (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 、τ
    595007 A8 B8 C8 D8 々、申請專利範圍 5 於上述第2井區範圍供予較上述第1電壓爲大之第2 電壓， 上述第1之N型電晶體之漏電流所造成之消耗電力 和供予上述第1井區範圍之形成上述第1電壓所需之上述 電壓產生電路之消耗電力的總和，較於形成上述第1之N 型電晶體的源極及汲極範圍之第1井區範圍，假使上述第 2電壓被供給時之上述第1之N型電晶體之漏電流所造成 之消耗電力爲小者。 1 9 .如申請專利範圍第1 8項之半導體積體電路裝置 ，其中，上述第1之N型電晶體之漏電流乃包含比例於 基板偏壓電壓之增加而減少的通道漏電流，和比例於基板 偏壓電壓之增加而減少的接合漏電流。 20 .如申請專利範圍第1 8項之半導體積體電路裝置 ，其中，上述第2電壓乃由上述半導體積體電路裝置之外 部供予之電壓； 上述第2之N型電晶體之漏電流所造成之消耗電力 係較在於形成上述第2之N型電晶體的源極及汲極範圍 之第2井區範圍，假使上述第1電壓被供給時之上述第2 之N型電晶體之漏電流所造成之消耗電力，和爲形成供 予上述第2井區範圍之上述第1電壓的必要電壓產生電路 之消耗電力的總和爲小。 2 1 .如申請專利範圍第20項之半導體積體電路裝置 ，其中，上述第2之N型電晶體之漏電流乃包含比例於 基板偏壓電壓之增加而減少的通道漏電流，和比例於基板 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐）—36- (請先閲讀背面之注意事項再填寫本頁) 訂 綉 經濟部智慧財產局員工消費合作社印製 595007 A8 B8 C8 D8___ 六、申請專利範圍 u 偏壓電壓之增加而減少的接合漏電流。 (請先閱讀背面之注意事項再填寫本頁) 22 ·如申請專利範圍第20項之半導體積體電路裝置 ，其中，上述第2電壓乃接地電壓。 23 ·如申請專利範圍第1 8項之半導體積體電路裝置 ，其中， 上述第1電路係更包含具有第3之臨限値電壓的第1 之P型電晶體； 上述第2電路係更包含具有較上述第3之臨限値電壓 爲大之第4之臨限値電壓的第2之P型電晶體； _ 上述第1之P型電晶體和上述第2之P型電晶體之 源極中，供予同一之電壓者。 ， 24 ·如申請專利範圍第23項之半導體積體電路裝置 ，其中，經由上述第1之N型電晶體和上述第1之P型 電晶體構成第1之COMS,電晶體，經由上述第2之N型 電晶體和上述第2之P型電晶體構成第2之COMS電晶 體。 25 ·如申請專利範圍第1 8項之半導體積體電路裝置 ，其中，上述第1之N型電晶體之源極和上述第2之N 經濟部智慧財產局員工消費合作社印製 型電晶體之源極中，供予同一之電壓者。 26. —種半導體積體電路裝置，其特徵係包含 含有具有第1之臨限値電壓的第1之N型電晶體白勺 第1電路， 和含有具有較上述第1之臨限値電壓爲大的第2之g帛 限値電壓的第2之N型電晶體的第2電路， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）一37 — 595007 A8 B8 C8 D8 六、申請專利範圍 ' 上述第1之N型電晶體之源極及汲極範圍乃形成於 第1井區範圍， (請先閲讀背面之注意事項再填寫本頁) 上述第2之N型電晶體之源極及汲極範圍乃形成於 第2井區範圍， 於上述第1井區範圍供予上述第1電壓， 於上述第2井區範圍供予較上述第丨電壓爲大之第2 電壓c 27 ·如申請專利範圍第26項之半導體積體電路裝置 ，其中， . 上述第1電路係更包含具有第3之臨限値電壓的第1 之P型電晶體； ： 上述第2電路係更包含具有較上述第3之臨限値電壓 爲大之第4之臨限値電壓的第2之P型電晶體； 上述第1之P型電晶體和上述第2之P型電晶體之 源極中，供予同一之電壓者。 28 ·如申請專利範圍第27項之半導體積體電路裝置 ，其中，經由上述第1之N型電晶體和上述第1之P型 經濟部智慧財產局員工消費合作社印製 電晶體構成第1之COMS電晶體，經由上述第2之N型 電晶體和上述第2之P型電晶體構成第2之COMS電晶 體。 29 ·如申請專利範圍第26項之半導體積體電路裝置 ，其中，上述第1之N型電晶體之源極和上述第2之N 型電晶體之源極中，供予同一之電壓者。 3 0 .如申請專利範圍第26項之半導體積體電路裝置 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）一38 595007 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 U ，其中，上述第1之N型電晶體及上述第2之N型電晶 體係具有比例於基板偏壓電壓之增加而減少的通道漏電流 電流特性，和比例於基板偏壓電壓之增加而減少的接合漏 電流電流特性者。 3 1 .如申請專利範圍第26項之半導體積體電路裝置 ，其中，上述半導體積體裝置乃更包含形成供予上述第1 井區範圍之上述第1電壓的電壓產生電路； 上述第1之N型電晶體之漏電流所造成之消耗電力 和爲供予上述第1井區範圍之上述第1電埏所必要之_上述 電壓產生電路之消耗電力的總和，係較在於形成上述第1 之N型電晶體的源極及汲極範圍之第1井區範圍，假使 上述第2電壓被供給時之上述第1之N型電晶體之漏電 流所造成之消耗電力爲小。 3 2 .如申請專利範圍第3 1項之半導體積體電路裝置 ，其中，上述第1之N型電晶體之漏電流乃包含比例於 基板偏壓電壓之增加而減少的通道漏電流，和比例於基板 偏壓電壓之增加而減少的接合漏電流。 3 3 .如申請專利範圍第3 1項之半導體積體電路裝置 ，其中，上述第2電壓乃由上述半導體積體電路裝置之外 部供予之電壓； 上述第2之N型電晶體之漏電流所造成之消耗電力 係較在於形成上述第2之N型電晶體的源極及汲極範圍 之第2井區範圍，假使上述第1電壓被供給時之上述第2 之N型電晶體之漏電流所造成之消耗電力，和爲形成供 (請先閱讀背面之注意事項再填寫本頁) .裝· -5-T». 絲 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）—39_ 595007 A8 B8 C8 D8 六、申請專利範圍 “ 予上述第2井區範圍之上述第1電壓所必要電壓產生電路 之消耗電力的總和爲小。 3 4 .如申請專利範圍第3 3項之半導體積體電路裝置 ，其中，上述第2之N型電晶體之漏電流乃包含比例於 基板偏壓電壓之增加而減少的通道漏電流，和比例於基板 偏壓電壓之增加而減少的接合漏電流。 (請先閱讀背面之注意事項再填寫本頁) 裝· 肯. 絲 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）”4〇一 附'
    91116172號專利申請案 .- Q1 ife 7 曰 1Q R 嗦 號 -ZLL-==+=-1-yPd-JLJj-口- g 民國92年8月18日修正 A4 C4 595007 專利説明書
    姓 名 國 籍 夫 敏生夫 木義利 佐澤田 佐高山 (1)(2)(3) 發明 住、居所 姓 名 (名稱） (1)日本國東京都千代田區九之内一丁目五番一號新九大樓日立裝 作所峨知的財産權本部内 0 日本國東京都千代田區丸之内一丁目五番一號新九大樓日立袈 作所（股）知的財産權本部内 (3日本國東京都千代田區九之内一丁目五番一號新九大樓日立袈 作所（股）知的財産權本部内 裝 訂 經濟部智慈財產钧員工消費合作社印製 國 籍 三、申請人 住、居所 (事務所） 代表人 姓 名 (1)日立製作所股份有限公司 株式会社日立製作所 (25日立超愛爾•愛斯•愛•条統股份有限公司 株式会社日立超工几•工只♦7彳·夕又于厶文 (1)日本 0 日本 (1)日本國東京都千代田區神田駿河台四丁目六番地 0 日本國東京都小平市上水本町五丁目二二番一號 (1) 庄山悅彦 (2) 小切間正彦 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 線 595007 第91116172號專利申請案 中文說明書修正頁 A7 反國⑽年1 a π s_Β7 五、發明説明（） 28 第1 1圖是表示形成供給到第1 0圖的充電泵電路的振 盪脈衝的振盪電路之一實施例的電路圖； 第12圖是表示第10圖的負電壓VBB(VBN)用的 電位感應器之一實施例的電路圖； 第1 3圖是表示有關本發明的基板偏壓發生電路的又 另一貫施例的方塊圖； 第14圖是表示第13圖的Vdd漏電流的監視器電路 之一實施例的方塊圖； 第1 5圖是欲說明本發明的臨限値電壓和欲說明通道 漏電流的關係的特性圖； 第1 6圖是欲說明本發明的基板偏壓電壓和欲說明與 總電力的關係的特性圖。 【元件符號表】 (請先閱讀背面之注意事項再填寫本頁) 衣· 、1T 經濟部智慧財產局員工消費合作社印製 20 1 金 屬‘ 砂 化物膜 202 Ρ ^ 型井區（-Vbb ) 203 汲 極 ( Vdd ) 204 閘 極 ( Vss ) 205 源 極 ( V s s ) 206 基 板 偏 壓（-Vbb) 301 金 屬 矽 化物膜漏電流處 302 多 結 晶 砂_極F G上金屬砂化物膜 303 側 間 隔 物 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -31 -
TW091116172A 2002-04-30 2002-07-19 Semiconductor integrated circuit device TW595007B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/004323 WO2003094235A1 (fr) 2002-04-30 2002-04-30 Dispositif de circuit integre a semiconducteur

Publications (1)

Publication Number Publication Date
TW595007B true TW595007B (en) 2004-06-21

Family

ID=29287940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091116172A TW595007B (en) 2002-04-30 2002-07-19 Semiconductor integrated circuit device

Country Status (3)

Country Link
JP (1) JPWO2003094235A1 (zh)
TW (1) TW595007B (zh)
WO (1) WO2003094235A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744807B2 (ja) * 2004-01-06 2011-08-10 パナソニック株式会社 半導体集積回路装置
JP4337709B2 (ja) 2004-11-01 2009-09-30 日本電気株式会社 半導体集積回路装置
JP2007281934A (ja) * 2006-04-07 2007-10-25 Nec Electronics Corp 半導体リレー
WO2008000858A1 (es) * 2006-06-30 2008-01-03 Intel Corporation Estimación de la potencia de fugas
JP2008085571A (ja) * 2006-09-27 2008-04-10 Nec Electronics Corp 半導体集積回路
WO2008047416A1 (fr) 2006-10-18 2008-04-24 Spansion Llc Circuit de détection de tension
JP5251190B2 (ja) * 2008-03-19 2013-07-31 富士通株式会社 半導体装置
JP2009295225A (ja) * 2008-06-04 2009-12-17 Toppan Printing Co Ltd ディレイパルス発生回路、および半導体記憶装置
WO2010146640A1 (ja) * 2009-06-15 2010-12-23 パナソニック株式会社 半導体集積回路装置及び電子機器
KR101222311B1 (ko) * 2010-06-14 2013-01-15 로베르트 보쉬 게엠베하 이차 전지
KR101116501B1 (ko) 2010-05-07 2012-02-24 에스비리모티브 주식회사 관통 및 압괴 안전성이 향상된 이차 전지
JP2015220632A (ja) * 2014-05-19 2015-12-07 ソニー株式会社 半導体装置及びｍｏｓトランジスタの制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989031A (ja) * 1982-11-12 1984-05-23 Toshiba Corp 基板バイアス発生回路
JPH02199863A (ja) * 1989-01-30 1990-08-08 Nec Corp 半導体装置
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
JP2000223586A (ja) * 1999-02-02 2000-08-11 Oki Micro Design Co Ltd 半導体集積回路
JP4632483B2 (ja) * 2000-05-19 2011-02-16 ルネサスエレクトロニクス株式会社 半導体集積回路

Also Published As

Publication number Publication date
JPWO2003094235A1 (ja) 2005-09-08
WO2003094235A1 (fr) 2003-11-13

Similar Documents

Publication Publication Date Title
US7109771B2 (en) Semiconductor integrated circuit with reduced leakage current
TW595007B (en) Semiconductor integrated circuit device
TWI413351B (zh) 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
US7310012B2 (en) Voltage level shifter apparatus
TWI377460B (en) Reference current generator circuit for low-voltage applications
TWI708134B (zh) 基體偏壓產生電路
US9209747B1 (en) Crystal oscillator with resistorless feedback biasing
JP2009193211A (ja) 定電流回路
US7782123B2 (en) Semiconductor integrated circuit
US7432754B2 (en) Voltage control circuit having a power switch
JP2001217689A (ja) クランプ回路及び非接触式通信用インターフェース回路
JP5123679B2 (ja) 基準電圧生成回路及びその起動制御方法
US7978001B2 (en) Microprocessor with selective substrate biasing for clock-gated functional blocks
TW504887B (en) Voltage booster circuit apparatus and control method therefor
JP3875285B2 (ja) 半導体集積回路の中間電圧発生回路
US6525607B1 (en) High-voltage differential input receiver
JP5141337B2 (ja) 半導体装置および半導体装置の試験方法
TW201011888A (en) Electrostatic discharge protection circuit and the electrostatic protection method
KR101280428B1 (ko) 적층식 집적 회로 디바이스들 내의 티어-투-티어 결합들을 검출하기 위한 회로
TW201013391A (en) Microprocessors, intergarated circuits and methods for selectively biasing substrates
US6271692B1 (en) Semiconductor integrated circuit
US8324960B2 (en) Charge pump doubler
US6965264B1 (en) Adaptive threshold scaling circuit
US20030189455A1 (en) CMOS transmission gate with high impedance at power off
TW510078B (en) Generation of signals from other signals that take time to develop on power-up

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees