KR101280428B1 - 적층식 집적 회로 디바이스들 내의 티어-투-티어 결합들을 검출하기 위한 회로 - Google Patents

적층식 집적 회로 디바이스들 내의 티어-투-티어 결합들을 검출하기 위한 회로 Download PDF

Info

Publication number
KR101280428B1
KR101280428B1 KR1020117019917A KR20117019917A KR101280428B1 KR 101280428 B1 KR101280428 B1 KR 101280428B1 KR 1020117019917 A KR1020117019917 A KR 1020117019917A KR 20117019917 A KR20117019917 A KR 20117019917A KR 101280428 B1 KR101280428 B1 KR 101280428B1
Authority
KR
South Korea
Prior art keywords
tier
semiconductor
integrated circuit
detection circuit
transistor
Prior art date
Application number
KR1020117019917A
Other languages
English (en)
Other versions
KR20110110363A (ko
Inventor
토마스 알. 탐스
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20110110363A publication Critical patent/KR20110110363A/ko
Application granted granted Critical
Publication of KR101280428B1 publication Critical patent/KR101280428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

제 1 반도체 티어(tier)는 적층식 집적 회로(IC) 디바이스 내의 티어-투-티어 결합을 검출하기 위한 제 1 티어-투-티어 커넥터를 구비한다. 제 2 반도체 티어는 상기 제 1 티어-투-티어 커넥터에 전기적으로 결합하도록 구성된 제 2 티어-투-티어 커넥터를 구비한다. 티어-투-티어 검출 회로가 제 2 티어-투-티어 커넥터에 전기적으로 결합한다. 티어-투-티어 검출 회로는 제 1 반도체 티어 및 제 2 반도체 티어 간의 전기적인 결합을 나타내는 출력 신호를 생성한다.

Description

적층식 집적 회로 디바이스들 내의 티어-투-티어 결합들을 검출하기 위한 회로{A CIRCUIT FOR DETECTING TIER-TO-TIER COUPLINGS IN STACKED INTEGRATED CIRCUIT DEVICES}
본 발명은 일반적으로 3차원 반도체 기술에 관한 것이다. 보다 구체적으로는, 본 발명은 적층식(stacked) 집적 회로(IC) 디바이스들 내의 티어-투-티어 결합(tier-to-tier coupling)들을 검출하기 위한 회로에 관한 것이다.
반도체 적층의 특징은 2개 이상의 적층된 티어들 상에서의 완전한 회로의 구성(construction)이다. 이러한 적층식 IC 디바이스들은 적어도 하나의 다이(die)가 티어의 일부이고 또한 그 티어에 상응하는 완전한 회로를 생성하기 위해서 함께 적층되는 개별적인 다이들을 포함한다. 이러한 적층식 IC 디바이스들이 적절히 기능하도록 하기 위해서는, 티어들이 전기적으로 결합되는 것을 검출하는 것이 바람직하다.
종래에는, 3차원 적층 내에서 티어들 간의 전기적인 결합의 검증이, 회로에 입력 신호들을 인가하고 최종적인 출력 신호들을 관측하는 것과 같은 외부 소프트웨어-기반 생산 테스트들을 사용하여 상기 적층식 IC 디바이스들을 테스팅함으로써, 이루어져 왔다. 그러나, 외부 테스트 신호들을 사용하지 않고도 티어들 간의 결합을 테스트하는 것이 바람직하다.
따라서, 반도체 티어들 간의 결합을 식별하기 위한 기술을 개발하는 것이 바람직한데, 그 기술은 소프트웨어-기반 입력 시퀀싱 및 추가된 입력 테스트 신호들에 무관하다.
본 발명의 다양한 실시예들은 적층식 IC 디바이스들의 개별적인 반도체 티어들이 전기적으로 함께 결합되는지 여부를 나타내기 위해서 출력 신호를 생성하는 검출 회로를 구비한 상기 적층식 IC 디바이스를 포함한다.
본 발명은 티어-투-티어 결합을 검출하기 위한 적층식 IC 디바이스를 포함한다. 일 실시예에 있어서, 제 1 반도체 티어는 제 1 티어-투-티어 커넥터를 갖는다. 제 2 반도체 티어는 제 1 티어-투-티어 커넥터에 전기적으로 결합하도록 구성된 제 2 티어-투-티어 커넥터를 갖는다. 티어-투-티어 검출 회로는 제 2 티어-투-티어 커넥터에 전기적으로 결합한다. 그 티어-투-티어 검출 회로는 제 1 반도체 티어 및 제 2 반도체 티어 간의 전기적인 결합을 나타내는 출력 신호를 생성한다.
다른 실시예에 있어서, 적층된 IC 디바이스는 결합된 반도체 티어들을 검출하는 회로를 갖는다. 그 회로는 제 1 반도체 티어 및 제 2 반도체 티어 간에 티어-투-티어 결합이 존재하는지 여부를 검출하기 위한 수단을 구비한다. 그 검출 수단은 반도체 티어들 중 적어도 하나 내에 배치된다.
또 다른 실시예에 있어서, 본 발명은 적층식 IC 디바이스들 내의 티어-투-티어 결합들을 검출하는 검출 회로를 동작시키는 프로세스를 포함한다. 그 프로세스는 제 1 반도체 티어 및 제 2 반도체 티어에 전력을 공급하는 단계로 시작한다. 이어서, 제 1 반도체 티어가 제 2 반도체 티어에 전기적으로 결합되는지 여부가 결정된다. 그 프로세스는 상기 제 1 반도체 티어 및 상기 제 2 반도체 티어들이 전기적으로 결합되지 않을 때는 비결합 상태를 나타내는 출력 신호를 생성하는 단계를 포함한다. 대안적으로, 상기 제 1 반도체 티어 및 상기 제 2 반도체 티어가 전기적으로 결합될 때는 결합 상태를 나타내는 출력 신호가 생성된다.
또 다른 실시예에 있어서, 본 발명은 제 1 티어-투-티어 결합을 검출하는 회로를 구비한 적층식 IC 디바이스를 생산하는 방법을 포함한다. 그 방법은 제 1 티어-투-티어 커넥터를 갖는 제 1 반도체 티어를 제작하는 단계로 시작한다. 제 2 반도체 티어는 제 1 티어-투-티어 커넥터에 결합하도록 구성되는 제 2 티어-투-티어 커넥터를 갖도록 제작된다. 또한, 제 1 반도체 티어가 제 2 반도체 티어에 전기적으로 결합하는지 여부를 나타내는 출력 신호를 생성하는 검출 회로가 상기 제 1 반도체 티어 및 상기 제 2 반도체 티어 중 적어도 하나 내에서 제작된다.
앞선 설명은 후속하는 상세한 설명이 더 잘 이해될 수 있도록 하기 위해서 본 발명의 특징들 및 기술적인 장점들을 다소 광범위하게 요약하였다. 본 발명의 청구항들의 요지를 형성하는 추가적인 특징들 및 장점들이 이후로 설명될 것이다. 설명된 개념 및 특정 실시예들이 본 발명의 동일한 목적들을 실행하기 위해 구조를 변경하거나 다른 구조들을 설계하기 위한 기초로서 쉽게 활용될 수 있다는 점을 당업자들이라면 알아야 한다. 또한, 이러한 유사한 구조들은 첨부된 청구항들에서 진술되는 바와 같은 본 발명의 기술로부터 벗어나지 않는다는 점을 당업자들이라면 알아야 한다. 본 발명의 구조 및 동작 방법 모두에 있어서 본 발명의 특성인 것으로 여겨지는 신규한 특징들이, 추가적인 목적들 및 장점들과 더불어, 첨부 도면들과 관련하여 고려될 때 아래의 설명으로부터 더 잘 이해될 것이다. 그러나, 도면들 각각은 도시 및 설명만을 위해 제공되는 것이지 본 발명의 한계를 정의하는 것으로서 의도되지 않는다는 것을 명확히 알아야 한다.
본 발명의 더욱 완전한 이해를 위해서, 첨부 도면들과 관련하여 이루어지는 아래의 설명이 이제 참조된다.
도 1은 검출 회로를 갖는 예시적인 적층식 IC 디바이스의 개략도.
도 2는 능동 회로 엘리먼트들을 포함하는 검출 회로를 갖는 적층식 IC 디바이스의 개략도.
도 3a는 샘플링 회로를 구비하는 예시적인 검출 회로를 갖는 적층식 IC 디바이스의 개략도.
도 3b는 샘플링 회로를 구비하는 다른 예시적인 검출 회로를 갖는 적층식 IC 디바이스의 개략도.
도 3c는 샘플링 회로를 구비하는 또 다른 예시적인 검출 회로를 갖는 적층식 IC 디바이스의 개략도.
도 4는 수동 회로 엘리먼트들을 사용하는 예시적인 검출 회로를 갖는 적층식 IC 디바이스의 개략도.
도 5는 검출 회로를 갖는 적층식 IC 디바이스들을 사용하는 예시적인 무선 통신 시스템의 개략도.
도 6은 적층식 IC 디바이스들 내의 티어-투-티어 결합들을 검출하는 검출 회로를 제작하기 위한 처리의 예시적인 흐름도.
도 7은 적층식 IC 디바이스들 내의 티어-투-티어 결합들을 검출하는 검출 회로를 동작시키기 위한 처리의 예시적인 흐름도.
도 1은 티어-투-티어 검출 회로를 갖는 예시적인 적층식 IC 디바이스(100)의 개략도이다. 적층식 IC 디바이스(100)는 티어-투-티어 커넥터(104)를 갖는 제 1 반도체 티어(102) 및 티어-투-티어 커넥터(112)를 갖는 제 2 반도체 티어(110)를 구비한다. 반도체 티어들(102, 110)이 결합되는지 여부를 검출하기 위해서, 반도체 티어(102)는 티어-투-티어 검출 회로(106)를 갖는다. 비록 간략성을 위해서 여기서는 도시되어 있지 않지만, 일부 실시예들에 있어서는, 제 2 반도체 티어(110)가 티어-투-티어 검출 회로(106)에 추가하여 혹은 이를 대신하여 티어-투-티어 검출 회로를 갖는다.
티어-투-티어 검출 회로(106)는 반도체 티어들(102, 110) 간의 티어-투-티어 결합을 검출하기 위해서 티어-투-티어 커넥터(104)에 전기적으로 결합된다. 출력 신호 라인(108) 상의 신호는 티어-투-티어 결합이 존재하는지 여부를 나타낸다. 일실시예에 있어서, 출력 신호 라인(108) 상의 신호는 결합 상태에 기초하여 반도체 티어(102)의 재구성(reconfiguration)을 제어하기 위해서 그 반도체 티어(102)에 걸쳐 전체적으로 라우팅된다.
이러한 특정 예에 있어서, 티어-투-티어 검출 회로(106)는 티어-투-티어 커넥터들(104, 112) 보다는 더 높은 저항성을 갖도록 구성된다. 따라서, 티어-투-티어 검출 회로(106)는 비교적 적은 전기 전류를 유도한다. 출력 신호 라인(108)은 반도체 티어들(102, 110) 간의 결합이 존재하지 않을 때 비결합 상태를 나타내는 출력 신호를 생성하기 위해서 고 저항 경로(미도시)를 통해 공급 노드(미도시)에 결합된다. 대조적으로, 티어-투-티어 결합이 존재할 때는, 제 2 반도체 티어(110)로부터의 전류가 공급 노드로부터의 신호를 오버드라이빙(overdrive)하고, 그로인해서 출력 신호 라인(108) 상의 신호는 적절하게 결합된 상태를 나타낸다. 즉, 티어-투-티어 결합이 티어-투-티어 검출 회로(106)에 의해 검출될 때, 티어-투-티어 검출 회로(106)는 결합된 상태를 나타내기 위해서 비결합된 상태에 대해 출력 신호 라인(108) 상의 신호의 전압을 플립(flip)한다.
일실시예에서, 출력 신호는 반도체 티어들(102, 110)이 결합되지 않을 때 논리 "0"을 통해 비결합 상태를 나타낸다. 또한, 출력 신호가 비결합 상태를 나타내기 위해 논리 "1"의 값을 갖는 것도 가능하다.
도 2는 능동 회로 엘리먼트들을 사용하는 티어-투-티어 검출 회로(201)를 갖는 적층식 IC 디바이스(200)를 나타낸다. 이러한 특정 실시예에 있어서, 그 능동 회로 엘리먼트들은 NMOS(negative channel metal-oxide-semiconductor) 트랜지스터들 및 PMOS(positive channel metal-oxide-semiconductor) 트랜지스터들과 같은 전계-효과 트랜지스터들을 구비한다.
일실시예에 있어서, 공급 노드(212)는 접지 레벨에 있고, 공급 노드들(210, 224)은 다른 전압 레벨에 있다. 이러한 예에서, 공급 노드들(210, 224)의 전압들은 서로 동일한 전위에 있다. 반도체 티어들(202, 2240)의 공급 노드들(210, 224)이 턴 온될 때, 티어-투-티어 검출 회로(201)는 턴 온된다. 공급 노드(210)로부터의 전압은 램프업(ramp up)하여 다이오드 구성에 있는 PMOS 트랜지스터(204)로 하여금 턴 온되도록 야기한다. 대안적으로, 외부 신호(미도시)는 PMOS 트랜지스터(204)에 전력을 공급할 수 있다. 예컨대, 외부 신호가 NMOS 트랜지스터(206)의 임계 전압을 초과하는 전압을 그 NMOS 트랜지스터(206)의 게이트 노드에 인가할 때, 그 NMOS 트랜지스터(206)에는 전력이 공급된다. NMOS 트랜지스터(206)는 약한(weak) 디바이스로서 구성되고, 그로 인해서 그것은 큰 양의 전류를 유도하지 않는다. PMOS 트랜지스터(204)는 NMOS 트랜지스터(206)에 계속해서 전력을 공급하는데, 그 이유는 PMOS 트랜지스터(204)가 다이오드 구성에 있기 때문이다. NMOS 트랜지스터가 온됨으로 인해서, 출력 신호는 공급 노드(212)로의 전기 전류 경로를 통해 접지로 방전된다. 출력 신호 라인(108) 상에 저장되는 임의의 용량성 전하가 이때에 방전된다.
반도체 티어들(202, 220)이 결합할 때에는(티어-투-티어 커넥터들(208, 202)을 통해), 반도체 티어(220)로부터 반도체 티어(202)로의 강한 전력 공급이 존재한다. 일부 예들에 있어서, NMOS 트랜지스터(206)는 티어-투-티어 커넥터들(208, 222)보다 훨씬 더 저항성이 크고, 그로 인해서 NMOS 트랜지스터는 출력 신호에 대한 무시가능한 효과를 갖는다. 그 결과, 출력 신호 라인(108) 상의 출력 신호는 티어-투-티어 접속이 발생할 때는 논리 "1"로 유도된다.
어느 경우에서든, 출력 신호가 반도체 티어(202)에 걸쳐 전체적으로 라우팅될 수 있음으로써, 반도체 티어(202)는 반도체 티어들(202, 220)이 결합되는지 여부에 따라 기능할 수 있다. 추가적인 양상에 있어서는, 일단 반도체 티어들(202, 220)이 결합되면, 출력 신호는 두 반도체 티어들(202, 220)에 걸쳐 전체적으로 라우팅된다.
위에서 설명된 실시예에 있어서, 공급 노드들(210, 224)은 동시에 전력을 공급하도록 구성된다. 다른 실시예에 있어서, 공급 노드들(210, 224)은 상이한 시간들에 전력을 공급하는 상이한 도메인들로서 구성되는데, 예컨대, 공급 노드(210)가 계속해서 전력을 공급하는 동안에 공급 노드(210)는 턴 오프될 수 있다(즉, 공급 노드(210)는 고유의 도메인을 가짐). 이러한 일이 발생할 때는, 공급 노드(224)의 전력공급 중단은 비결합 상태의 출현을 발생시킬 것이다.
또 다른 실시예에 있어서, 공급 노드들(212, 224)의 전압들은 반전된다. 즉, 공급 노드(224)의 전압은 접지 전압(예컨대, VSS) 내에 있거나 또는 이를 초과하도록 구성될 수 있는데 반해, 공급 노드(212)의 전압은 전원(예컨대, VDD)에 결합된다. 이러한 예에 있어서, 티어-투-티어 검출 회로(201)는, 반도체 티어들(202, 220)이 결합할 때, 출력 신호 전압을 램프 업시키는 대신에 램프 다운시킨다. 그 이유는, 반도체 티어들(202, 220)이 비결합 상태로 유지되는 동안에 NMOS 트랜지스터(206)는 온되어 공급 노드(212)에서의 양 전압으로의 전기 전류 경로를 제공할 때, 출력 신호가 고 전압으로 되기 때문이다. 즉, 비결합 상태는 출력 신호 라인(108) 상에서 논리 "1"을 초래한다. 이러한 실시예에 있어서, 반도체 티어들(202, 220)이 결합할 때, 출력 신호 라인(108) 상의 신호는 접지된다(즉, 논리 "0"). 이러한 실시예에 있어서는, PMOS 트랜지스터(204)가 NMOS 트랜지스터이고 NMOS 트랜지스터(206)가 PMOS 트랜지스터이도록, 능동 회로 엘리먼트들이 재구성된다.
일부 실시예들에 있어서, 적층식 IC 디바이스(200) 및 위에서 설명된 엘리먼트들은 변할 수 있으며, 제공되는 기능들, 구조들, 구성들, 구현들 또는 양상들로 제한되지 않는다.
도 3a는 적층식 IC 디바이스(300)가 샘플링 회로를 구비한 예시적인 검출 회로를 갖는 대안적인 실시예의 개략도이다. 도 3의 능동 회로 엘리먼트들 중 일부는 도 2에 도시된 그러한 엘리먼트들과 동일한 엘리먼트들이므로 상세히 설명되지 않을 것이다. 공급 노드들(210, 212, 224)은 도 2에 대해 설명된 것과 유사한 방식으로 동작하도록 구성된다.
도 3a의 실시예에 있어서, PMOS 트랜지스터(204)는 NMOS 트랜지스터(206)를 턴 온시킨다. 그러나, 이러한 실시예에 있어서는, 공급 노드(224)로부터 공급 노드(212)로의 전류 경로(티어-투-티어 커넥터들(208, 222)을 통해)가 항상 존재하지는 않는다. 따라서, 반도체 티어들(202, 220)이 결합될 때는, NMOS 트랜지스터(206)로부터의 전류 누설이 감소되어 적층식 IC 디바이스(300)의 정적인 전력 소산이 감소된다. 즉, 에너지를 절감하기 위해서 티어-투-티어 센서가 샘플링되고 이어서 턴 오프되도록 설계될 수 있다.
전류 누설을 감소시키기 위해서, 샘플링 회로는 현존하는 회로에 전기적으로 결합된다. 샘플링 회로는 NMOS 트랜지스터(206) 및 공급 노드(212) 사이에 삽입된 다른 NMOS 트랜지스터(312)를 포함한다. 샘플링 회로는 또한 래치(latch) 또는 플립-플롭과 같은 래칭 디바이스(316)를 구비한다. 다른 실시예에 있어서, 래칭 디바이스(316)는 전력과 무관하게 샘플링된 출력 신호를 유지하는 비-휘발성 디바이스를 구비한다. 저장 엘리먼트(316)는 클록 또는 기록 신호와 같은 제 2 신호에 응답하여 입력을 획득하여 저장할 수 있는 메모리 엘리먼트이다.
동작 시에, NMOS 트랜지스터(312)의 게이트 노드는 미리 결정된 양의 시간 동안 NMOS 트랜지스터(308)에 주기적으로 전력을 공급하는 외부 제어 신호(신호 A)에 전기적으로 결합된다. 일 실시예에 있어서, 외부 제어 신호(신호 A)는 또한 래칭 디바이스(316)의 클록 입력에 결합함으로써 래칭 디바이스(316)를 제어하고, 그로 인해서 그 래칭 디바이스(316)는 NMOS 트랜지스터(312)의 전력 공급 시퀀스와 동기화된다.
NMOS 트랜지스터(312)에 전력이 공급될 때, NMOS 트랜지스터(206)를 통한 전기 전류 경로는 출력 신호로 하여금 반도체 티어들(202, 220)이 결합되지 않을 때 접지로 방전하도록 허용한다. 반도체 티어들(202, 220)이 결합될 때, 반도체 티어(220)로부터 흐르는 전기 전류는 노드(311)를 충전시키고, NMOS 트랜지스터들(206, 312)을 통해 공급 노드(212)로부터 발생하는 전하 싱크(charge sink)는 무시가능할 것이며, 그로 인해서 노드(311)에서의 신호는 거의 VDD이다. 래칭 디바이스(316)는 NMOS 트랜지스터(312)와 동기되기 때문에, 신호 A에 응답하여 래칭 디바이스(316)에 의해 결합 상태가 획득되어 저장된다. 그러나, NMOS 트랜지스터(312)에 신호 A에 의해서 전력이 공급되지 않을 때는, 노드(313)에 어떤 전기 전류 경로도 존재하지 않는다. 따라서, 전력이 소비되지 않는다. 게다가, 래칭 디바이스(316)는 이전에 저장된 상태를 유지한다.
보다 상세하게는, 신호 A가 하이(예컨대, 논리 "1")일 때는, NMOS 트랜지스터(206)를 통한 전기 전류 경로가 존재할 것이고, 래칭 디바이스(316)는 노드(311)에 있는 신호를 래칭한다. 그러나, 반도체 티어들(302, 320)이 결합될 때는 NMOS 트랜지스터(206)를 통해 누설 경로가 존재하고, 전력이 소비된다. 신호 A가 로우(예컨대, 논리 "0")로 될 때는, NMOS 트랜지스터(308)는 전력 공급이 중단되고(누설 경로를 차단), 래칭 디바이스(316)는 노드(311)에 존재하는 값을 래칭한다.
상태의 변경을 획득하고 저장하는 것은 능동 회로 엘리먼트들로부터 누설되는 전력의 양을 감소시키며, 출력 신호를 샘플링하기 위해 사용되는 에너지의 양을 감소시킨다. 그 결과, 검출 회로(301)로부터의 보다 적은 정적인 전력 소산이 존재할 것이다.
물론, 래칭 디바이스(316)는 래치 또는 플립-플롭과 같은 임의의 종류의 저장 엘리먼트일 수 있다. 래칭 디바이스(316)는 또한 전력과 무관하게 노드(311)에서 샘플링된 값을 보유하는 비-휘발성 디바이스일 수 있다.
도 3b는 샘플링 회로를 구비하는 다른 예시적인 검출 회로를 갖는 적층식 IC 디바이스(318)의 개략도이다. 이러한 실시예에서, 외부 제어 신호(신호 A)는 NMOS 트랜지스터(206)의 게이트 노드에 결합된다. 래칭 디바이스(316)의 데이터 입력은 NMOS 트랜지스터(206) 및 티어-투-티어 커넥터(208)의 드레인 노드와 결합된다. 래칭 디바이스(316)의 클록 입력은 반전된 외부 제어 신호(신호 A)를 수신한다. 래칭 디바이스(316)는 외부 제어 신호(신호 A)가 로우일 때는 이전에 저장된 출력 값을 업데이팅하는데, 이는 클록 입력을 하이로 유도하고, NMOS 트랜지스터(206)의 전력 공급을 중단한다. 보다 일반적으로 말하자면, 그러한 타이밍은 래치(316)가 데이터를 획득할 때까지 노드(311)로 하여금 상태를 유지하게 한다.
도 3c는 샘플링 회로를 구비하는 또 다른 예시적인 검출 회로를 갖는 적층식 IC 디바이스(320)의 개략도이다. 이러한 실시예에 있어서, NMOS 트랜지스터(206)는 PMOS 트랜지스터(322)로 대체된다. 외부 제어 신호(신호 A)는 PMOS 트랜지스터(322)의 게이트 노드 및 래칭 디바이스(316)의 클록 입력 양쪽 모두에 결합된다. 래칭 디바이스(316)의 데이터 입력은 PMOS 트랜지스터(322)의 소스 노드 및 티어-투-티어 커넥터(208)와 결합된다.
PMOS 트랜지스터(322)는 외부 제어 신호가 로우일 때 턴 온한다. 래칭 디바이스(316)는, 클록 입력이 하이가 되고(즉, 외부 제어 신호(신호 A)가 논리 "1"임) PMOS 트랜지스터(204)가 전류 공급이 중단될 때, 이전에 저장된 출력 값을 업데이팅한다.
다른 실시예(미도시)에 있어서는, 티어-투-티어 센서가 퓨즈(fuse)(메모리 엘리먼트) 및 인버터이다. 2개의 티어들을 함께 결합하기 이전에, 퓨즈는 인버터의 작은 입력 커패시턴스를 충전/방전할 것이다. 일단 결합되어 전력이 공급되면, 퓨즈 아래에 있을 티어-투-티어 접속은 퓨즈 내의 전류를 생성할 것이고, 이는 인버터의 입력 커패시턴스를 더 이상 충전/방전시키지 않을 것이다. 따라서, 결합된 티어-투-티어 접속은 이제 인버터의 입력 커패시턴스를 방전/충전시킬 것이다. 즉, 인버터의 출력은 퓨즈의 상태(본래의 상태일 때)의 정반대 값이다. 이러한 실시예에서는, 센서를 바이어싱하기 위한 어떠한 전류, 어떠한 래치, 및 어떠한 트랜지스터들도 필요하지 않다.
일부 실시예들에 있어서, 적층식 IC 디바이스들(300, 318, 320) 및 위에서 설명된 엘리먼트들은 변할 수 있고, 제공된 기능들, 구조들, 구성들, 구현들 또는 양상들로 제한되지 않는다.
도 4는 저항(406)과 같은 수동 회로 엘리먼트를 사용하는 예시적인 검출 회로(401)를 갖는 적층식 IC 디바이스(400)를 나타낸다. 도 2에서와 같이, 반도체 티어들(402, 420) 간의 결합은 티어-투-티어 커넥터들(404, 422)을 통해 접속 경로를 형성한다. 저항(406)은 반도체 티어들(402, 420) 간의 전기적인 결합의 수동 검출을 제공한다.
일 실시예에 있어서, 공급 노드(424)의 전압은 공급 노드(412)의 전압보다 크도록 구성된다. 저항(406)에 걸쳐 검출되는 전압은 티어-투-티어 결합이 존재하는 때를 나타낸다. 저항(406)은 티어들의 전기적인 결합에 걸친 저항성과는 반대로 높은 저항을 갖도록 구성될 수 있다. 즉, 저항(406)의 레지스턴스는 티어-투-티어 커넥터들(404, 422)의 레지스턴스들보다 훨씬 크다. 일례에 있어서, 저항(406)은 1㏁의 레지스턴스 값을 갖는데 반해, 티어-투-티어 커넥터들(404, 422)은 1/10㏁의 레지스턴스를 갖는다. 그 결과, 티어들(402, 420)이 결합될 때, 출력 신호(108)의 전압은 공급 노드(424)의 전압과 실질적으로 동일하고, 따라서 결합을 나타낸다. 게다가, 유도되는 전력의 양이 낮아진다.
다른 실시예에 있어서, 공급 노드(412)의 전압은 공급 노드(424)의 전압보다 더 크도록 구성되어, 반도체 티어들(402, 420) 간의 전기적인 결합을 검출할 때 실질적으로 제로의 출력을 초래한다. 일부 실시예들에 있어서, 적층식 IC 디바이스(400) 및 위에서 설명된 엘리먼트들은 변할 수 있으며, 설명된 기능들, 구조들, 구성들, 구현들 또는 양상들로 제한되지 않는다.
도 5는 검출 회로를 구비하는 적층식 IC 디바이스들을 갖는 집적 회로들을 사용하는 예시적인 무선 통신 시스템(500)을 나타낸다. 예시를 위해서, 도 5는 3개의 원격 유닛들(520, 530, 및 550)과 2개의 기지국들(540)을 나타낸다. 통상적인 무선 통신 시스템들은 더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것을 알 것이다. 원격 유닛들(520, 530, 및 550)은 위에서 설명된 발명의 실시예인 검출 회로(525A, 525B, 및 525C)를 갖는 적층식 IC 디바이스를 구비한다. 도 5는 기지국들(540)로부터 원격 유닛들(520, 530, 및 550)로의 순방향 링크 신호들(580) 및 원격 유닛들(520, 530, 및 550)로부터 기지국(540)으로의 역방향 링크 신호들(590)을 나타낸다.
도 5에서, 원격 유닛(520)은 이동 전화기로서 도시되어 있고, 원격 유닛들(530 및 550)은 휴대용 컴퓨터들로서 도시되어 있다. 예컨대, 원격 유닛들은 셀 전화기들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, PDA(personal data assistants)과 같은 휴대용 데이터 유닛들, 또는 미터 판독 기기와 같은 고정 위치 데이터 유닛들일 수 있다. 비록 도 5는 본 발명의 설명들에 따른 원격 유닛들을 도시하고 있지만, 본 발명이 이러한 예시적인 도시된 유닛들로 제한되지는 않는다. 본 발명은 검출 회로를 갖는 적층식 IC 디바이스들을 구비하는 임의의 전자 디바이스에서 적절히 이용될 수 있다.
도 6은 적층식 IC 디바이스들 내의 티어-투-티어 결합들을 검출하는 검출 회로를 제작하기 위한 방법의 예시적인 흐름도이다. 일실시예에 있어서, 방법(600)은 제 1 티어-투-티어 커넥터를 갖는 제 1 반도체 티어를 제작하는 단계(블록 602)를 포함한다. 이어서, 흐름은 제 1 티어-투-티어 커넥터가 제 2 티어-투-티어 커넥터에 접속할 수 있도록 하기 위해 상기 제 2 티어-투-티어 커넥터를 갖는 제 2 반도체 티어(110)를 제작하는 단계(블록 604)에서 계속된다.
흐름은 또한 제 1 반도체 티어가 제 2 반도체 티어에 접속하는지 여부를 나타내는 검출 신호를 검출 회로가 생성하도록 하기 위해서 제 1 티어-투-티어 커넥터에 전기적으로 결합하는 제 1 반도체 티어 내에 검출 회로를 제작하는 단계(블록 606)를 포함한다. 특정 실시예에 있어서, 흐름은 검출 신호가 획득되고 저장되도록 하기 위해서 검출 회로의 일부로서 샘플링 회로를 제작하는 단계(블록 608)를 포함할 수 있다.
일부 실시예들에 있어서, 방법(600) 및 위에서 설명된 엘리먼트들은 변할 수 있으며, 제공된 방법들, 기능들, 구성들, 구현들 또는 양상들로 제한되지는 않는다. 예컨대, 블록(608)은 제거될 수 있다.
도 7은 적층식 IC 디바이스들 내의 티어-투-티어 결합들을 검출하는 검출 회로를 동작시키는 처리의 예시적인 흐름도이다. 일실시예에 있어서, 처리(700)는 제 1 반도체 티어에 전력을 공급하는 단계(S702)로 시작한다. 게다가, 블록(S704)에서는, 제 2 반도체 티어에 전력을 공급할지 여부가 결정된다(본 예에서, 제 2 반도체 티어는 별도의 전력 도메인임).
만약 제 2 반도체 티어에 전력이 공급된다면, 이어서 제 1 반도체 티어가 제 2 반도체 티어에 전기적으로 결합되는지 여부가 결정된다(S706). 만약 제 2 반도체 티어에 전력이 공급되지 않는다면(S704: 아니오), 또는 만약 그 티어들이 전기적으로 결합되지 않는다면(S706: 아니오), 그 티어들 간의 비결합 상태를 나타내기 위해서 출력 신호가 생성된다(S708). 블록(S706)에서 만약 티어들이 전기적으로 결합된다고 결정된다면, 그 티어들 간의 결합 상태를 나타내기 위해 출력 신호가 생성된다(S710).
이어서, 출력 신호를 샘플링할 시간인지 여부가 결정된다(S712). 만약 출력 신호가 샘플링된다면, 그 출력 신호의 값이 업데이팅된다(S714). 만약 출력 신호가 샘플링되지 않는다면, 그 출력 신호의 값은 유지된다(S716). 일부 실시예들에 있어서, 처리(700) 및 위에서 설명된 엘리먼트들은 변할 수 있으며, 제공된 방법들, 기능들, 구성들, 구현들 또는 양상들로 제한되지 않는다. 예컨대, 블록들(S712-S716)은 제거될 수 있다.
다른 실시예들에 있어서, 처리(700)는 2개의 티어들을 결합하는 단계, 2개의 티어들 중 하나에 포함되는 검출 회로를 활성시키는 단계, 및 결합에 대한 정보를 전달하는 출력 신호를 수신하는 단계를 포함하도록 감소될 수 있다.
본 발명은 적층식 IC 디바이스들 내의 티어-투-티어 접속들을 검출하는 회로의 여러 실시예들을 제공한다. 일실시예에 있어서는, 결합 상태가 전력 소모를 감소시키기 위해서 래칭된다.
본 문헌에서 설명된 바와 같은 결합은 한 위치로부터 제 2의 위치로 신호들을 직접 또는 간접적으로 전송하는데 이용가능한 임의의 방법을 지칭한다. 그 신호들은 결합 포인트들 사이에서 변경되지 않거나 처리되지 않는다. 이는 전기, 광, 또는 다른 방법들을 포함할 수 있다.
비록 특정 회로가 설명되었지만, 설명된 회로의 모든 것들이 본 발명을 실시하기 위해 필요한 것은 아니라는 점을 당업자들은 알 것이다. 게다가, 일부 잘 알려진 회로들이 본 발명에 대한 포커스를 유지하기 위해서 설명되지 않았다. 마찬가지로, 비록 설명은 특정 장소들에서 논리 "0" 및 논리 "1"을 언급하지만, 당업자라면 그 논리 값들이 본 발명의 동작에 영향을 주지 않으면서도 적절히 조정된 회로의 나머지를 통해 스위칭될 수 있다는 것을 알게 된다.
비록, 본 발명 및 본 발명의 장점들이 상세히 설명되었지만, 여러 변경들, 대체들 및 변형들이 첨부된 청구항들에 의해 정의되는 바와 같은 본 발명의 기술로부터 벗어나지 않고 여기서 이루어질 수 있다는 점을 알아야 한다. 게다가, 본 출원의 범위는 명세서에서 설명된 처리, 기계, 제작, 물체의 혼합, 수단, 방법들 및 단계들의 특정 실시예들로 제한되도록 의도되지 않는다. 당업자라면 본 발명으로부터 쉽게 인지할 바와 같이, 여기서 설명된 상응하는 실시예들과 동일한 기능을 실질적으로 수행하거나 또는 동일한 결과를 실질적으로 달성하는 현존하는 또는 나중에 개발될 처리들, 기계들, 제작, 물체의 혼합, 수단, 방법들, 또는 단계들이 본 발명에 따라 활용될 수 있다. 따라서, 첨부된 청구항들은 이러한 처리들, 기계들, 제작, 물체의 혼합, 수단, 방법들 또는 단계들을 그들의 범위 내에 포함하도록 의도된다.

Claims (23)

  1. 집적 회로(IC) 디바이스로서,
    제 2 반도체 티어의 티어-투-티어 커넥터에 전기적으로 결합(couple)하도록 구성된 티어-투-티어 커넥터를 구비한 상기 IC 디바이스의 제 1 반도체 티어; 및
    상기 제 1 반도체 티어 내에 배치되고 상기 제 1 반도체 티어의 상기 티어-투-티어 커넥터에 전기적으로 결합되는 티어-투-티어 검출 회로를 포함하며,
    상기 티어-투-티어 검출 회로는 제 1 및 제 2 트랜지스터들을 포함하며, 상기 제 1 및 제 2 트랜지스터들은 상기 제 1 트랜지스터로부터의 전류에 응답하도록 구성되며, 상기 제 2 트랜지스터는 제 1 공급 전압으로부터 상기 제 1 반도체 티어의 상기 티어-투-티어 커넥터로 전기적 경로를 제공하도록 구성되며, 상기 티어-투-티어 검출 회로는 상기 제 1 반도체 티어와 상기 제 2 반도체 티어 간의 전기적 결합을 표시하는 신호를 생성하도록 구성되는,
    집적 회로(IC) 디바이스.
  2. 제 1항에 있어서,
    상기 티어-투-티어 검출 회로는 상기 신호를 획득(capture)하고 저장하도록 구성되는 샘플링 회로를 더 포함하는,
    집적 회로(IC) 디바이스.
  3. 제 2항에 있어서, 상기 샘플링 회로는:
    상기 티어-투-티어 검출 회로를 통한 전기 전류 흐름을 제어하도록 구성되는 제 3 트랜지스터; 및
    상기 제 3 트랜지스터가 전류가 상기 티어-투-티어 검출 회로를 통해 흐르도록 허용할 때 상기 신호를 획득하고 그리고 상기 제 3 트랜지스터가 전류가 상기 티어-투-티어 검출 회로를 통해 흐르는 것을 실질적으로 금지할 때 상기 신호를 저장하도록 구성되는 래치(latch)를 포함하는,
    집적 회로(IC) 디바이스.
  4. 제 1항에 있어서,
    상기 티어-투-티어 검출 회로는 상기 제 1 반도체 티어의 상기 티어-투-티어 커넥터 및 상기 제 2 반도체 티어의 상기 티어-투-티어 커넥터보다 실질적으로 더 저항성이 있는 저항을 포함하는,
    집적 회로(IC) 디바이스.
  5. 삭제
  6. 제 1항에 있어서,
    상기 제 1 트랜지스터는 제 2 공급 전압에 전기적으로 결합되는 소스 노드를 갖는 PMOS 트랜지스터인,
    집적 회로(IC) 디바이스.
  7. 제 1항에 있어서,
    상기 제 1 트랜지스터는 다이오드로서 동작하도록 구성되고,
    상기 제 1 트랜지스터의 드레인 노드는 상기 제 1 트랜지스터의 게이트 노드에 결합되는,
    집적 회로(IC) 디바이스.
  8. 제 1항에 있어서,
    상기 제 2 트랜지스터는 NMOS 트랜지스터인,
    집적 회로(IC) 디바이스.
  9. 제 1항에 있어서,
    상기 제 1 공급 전압은 실질적으로 접지(ground)인,
    집적 회로(IC) 디바이스.
  10. 집적 회로(IC) 디바이스로서,
    제 1 반도체 티어; 및
    상기 제 1 반도체 티어와 제 2 반도체 티어 간에 티어-투-티어 전기적 결합이 존재하는지 여부를 검출하기 위한 수단을 포함하며,
    상기 검출 수단은 상기 제 1 반도체 티어 내에 배치되고 상기 제 1 반도체 티어의 티어-투-티어 커넥터에 전기적으로 결합되며, 상기 검출 수단은 신호를 스위칭하기 위한 제 1 및 제 2 수단을 포함하며, 상기 제 1 및 제 2 신호 스위칭 수단은 상기 제 1 신호 스위칭 수단으로부터의 전류에 응답하도록 구성되며, 상기 제 2 신호 스위칭 수단은 제 1 공급 전압으로부터 상기 제 1 반도체 티어의 상기 티어-투-티어 커넥터로 전기적 경로를 제공하도록 구성되는,
    집적 회로(IC) 디바이스.
  11. 제 10항에 있어서,
    상기 검출 수단은 적어도 하나의 능동(active) 컴포넌트를 포함하는,
    집적 회로(IC) 디바이스.
  12. 제 10항에 있어서,
    상기 검출 수단은, 상기 제 1 반도체 티어 및 상기 제 2 반도체 티어가 결합 상태(bonded state)에 있는지 여부를 나타내는 신호를 샘플링하기 위한 수단을 더 포함하는,
    집적 회로(IC) 디바이스.
  13. 제 12항에 있어서,
    상기 샘플링 수단은, 상기 제 1 반도체 티어 및 상기 제 2 반도체 티어가 결합 상태에 있는지 여부를 나타내는 상기 신호를 선택적으로(alternatively) 샘플링 및 보유하기 위한 수단을 더 포함하는,
    집적 회로(IC) 디바이스.
  14. 삭제
  15. 집적 회로(IC) 디바이스 내의 티어-투-티어 결합들을 검출하는 검출 회로를 동작시키는 프로세스로서,
    상기 IC 디바이스의 제 1 반도체 티어에서의 제 1 트랜지스터로부터의 전류에 응답하여 상기 IC 디바이스의 상기 제 1 반도체 티어에서의 제 1 및 제 2 트랜지스터들을 제어하는 단계 ― 상기 제 2 트랜지스터는 제 1 반도체 티어가 제 2 반도체 티어와 적층되는(stacked) 것에 응답하여 제 1 공급 전압으로부터 상기 제 1 반도체 티어의 티어-투-티어 커넥터로 전기적 경로를 제공하도록 구성됨 ―; 및
    상기 제 1 반도체 티어와 상기 제 2 반도체 티어 간의 전기적 결합에 관한 정보를 전달하는 신호를 상기 검출 회로로부터 수신하는 단계를 포함하는,
    검출 회로 동작 프로세스.
  16. 티어-투-티어 결합을 검출하는 회로를 구비한 집적 회로(IC) 디바이스를 제조하는 방법으로서,
    제 2 반도체 티어의 티어-투-티어 커넥터에 결합하도록 구성되는 티어-투-티어 커넥터를 구비하는, 상기 IC 디바이스의 제 1 반도체 티어를 제조하는 단계; 및
    상기 제 1 반도체 티어 내에서 검출 회로를 제조하는 단계를 포함하며,
    상기 검출 회로는 제 1 및 제 2 트랜지스터들을 포함하며, 상기 제 1 및 제 2 트랜지스터들은 상기 제 1 트랜지스터로부터의 전류에 응답하도록 구성되며, 상기 제 2 트랜지스터는 제 1 공급 전압으로부터 상기 제 1 반도체 티어의 상기 티어-투-티어 커넥터로 전기적 경로를 제공하도록 구성되며, 그리고 상기 검출 회로는 상기 제 1 반도체 티어가 상기 제 2 반도체 티어와 전기적으로 결합하는지 여부를 나타내는 신호를 생성하도록 구성되는,
    집적 회로(IC) 디바이스 제조 방법.
  17. 제 16항에 있어서,
    상기 검출 회로를 제조하는 단계는 상기 신호를 주기적으로 저장하는 샘플링 회로를 제조하는 단계를 더 포함하는,
    집적 회로(IC) 디바이스 제조 방법.
  18. 제 16항에 있어서,
    상기 검출 회로를 제조하는 단계는 능동 컴포넌트들을 제조하는 단계를 더 포함하는,
    집적 회로(IC) 디바이스 제조 방법.
  19. 제 16항에 있어서,
    상기 검출 회로를 제조하는 단계는 수동(passive) 회로 엘리먼트를 제조하는 단계를 더 포함하는,
    집적 회로(IC) 디바이스 제조 방법.
  20. 제 1항에 있어서,
    상기 IC 디바이스는, 휴대용 컴퓨터, 핸드폰, 고정 위치 원격 유닛, 이동 전화, 휴대용 데이터 유닛, 핸드-헬드 개인용 통신 시스템 유닛, 개인용 데이터 보조기, 미터 판독 장비(meter reading equipment), 및/또는 고정 위치 데이터 유닛으로 통합되는,
    집적 회로(IC) 디바이스.
  21. 제 10항에 있어서,
    상기 IC 디바이스는, 휴대용 컴퓨터, 핸드폰, 고정 위치 원격 유닛, 이동 전화, 휴대용 데이터 유닛, 핸드-헬드 개인용 통신 시스템 유닛, 개인용 데이터 보조기, 미터 판독 장비, 및/또는 고정 위치 데이터 유닛으로 통합되는,
    집적 회로(IC) 디바이스.
  22. 제 15항에 있어서,
    상기 집적 회로 디바이스를, 휴대용 컴퓨터, 핸드폰, 고정 위치 원격 유닛, 이동 전화, 휴대용 데이터 유닛, 핸드-헬드 개인용 통신 시스템 유닛, 개인용 데이터 보조기, 미터 판독 장비, 및/또는 고정 위치 데이터 유닛으로 통합시키는 단계를 더 포함하는,
    검출 회로 동작 프로세스.
  23. 제 16항에 있어서,
    상기 집적 회로 디바이스를, 휴대용 컴퓨터, 핸드폰, 고정 위치 원격 유닛, 이동 전화, 휴대용 데이터 유닛, 핸드-헬드 개인용 통신 시스템 유닛, 개인용 데이터 보조기, 미터 판독 장비, 및/또는 고정 위치 데이터 유닛으로 통합시키는 단계를 더 포함하는,
    집적 회로(IC) 디바이스 제조 방법.
KR1020117019917A 2009-01-27 2010-01-27 적층식 집적 회로 디바이스들 내의 티어-투-티어 결합들을 검출하기 위한 회로 KR101280428B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/360,244 US8471582B2 (en) 2009-01-27 2009-01-27 Circuit for detecting tier-to-tier couplings in stacked integrated circuit devices
US12/360,244 2009-01-27
PCT/US2010/022279 WO2010088302A2 (en) 2009-01-27 2010-01-27 A circuit for detecting tier-to-tier couplings in stacked integrated circuit devices

Publications (2)

Publication Number Publication Date
KR20110110363A KR20110110363A (ko) 2011-10-06
KR101280428B1 true KR101280428B1 (ko) 2013-06-28

Family

ID=42288870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117019917A KR101280428B1 (ko) 2009-01-27 2010-01-27 적층식 집적 회로 디바이스들 내의 티어-투-티어 결합들을 검출하기 위한 회로

Country Status (7)

Country Link
US (1) US8471582B2 (ko)
EP (1) EP2382662B1 (ko)
JP (1) JP5504283B2 (ko)
KR (1) KR101280428B1 (ko)
CN (1) CN102282672B (ko)
TW (1) TW201044544A (ko)
WO (1) WO2010088302A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131534A (ja) * 2011-12-20 2013-07-04 Elpida Memory Inc 半導体装置
US9599670B2 (en) * 2013-09-18 2017-03-21 Taiwan Semiconductor Manufacturing Company Ltd Circuit and method for monolithic stacked integrated circuit testing
US9110136B2 (en) 2013-09-27 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for monolithic stacked integrated circuit testing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08101255A (ja) * 1994-09-29 1996-04-16 Mitsubishi Electric Corp マルチチップモジュール
US20070252612A1 (en) * 2006-04-26 2007-11-01 Sylvester Jeffry S Ball grid array connection monitoring system and method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199869U (ko) 1981-06-15 1982-12-18
EP0174224B1 (en) 1984-07-27 1990-06-13 Fujitsu Limited Chip on chip type integrated circuit device
JPS6135546A (ja) 1984-07-27 1986-02-20 Fujitsu Ltd 半導体装置
US6104198A (en) * 1997-05-20 2000-08-15 Zen Licensing Group Llp Testing the integrity of an electrical connection to a device using an onboard controllable signal source
JP2000227457A (ja) 1999-02-05 2000-08-15 Rohm Co Ltd 半導体装置
JP3361472B2 (ja) * 1999-04-02 2003-01-07 松下電器産業株式会社 アナログ・バウンダリ・スキャン対応集積回路装置
JP3961195B2 (ja) * 2000-05-30 2007-08-22 株式会社東芝 半導体集積回路
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
JP2003309183A (ja) * 2002-04-17 2003-10-31 Toshiba Corp 半導体システム、半導体システムの接続テスト方法及び半導体システムの製造方法
US6815986B2 (en) * 2002-07-16 2004-11-09 Sun Microsystems, Inc. Design-for-test technique for a delay locked loop
US6992489B2 (en) * 2004-02-11 2006-01-31 Agere Systems Inc. Multiple voltage level detection circuit
WO2005096126A1 (ja) * 2004-03-31 2005-10-13 Brother Kogyo Kabushiki Kaisha 画像入出力装置
JP4063796B2 (ja) 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
TWI277983B (en) 2004-07-21 2007-04-01 Samsung Electronics Co Ltd Semiconductor memory device performing auto refresh in the self refresh mode
US7205489B2 (en) * 2004-09-13 2007-04-17 Bridgeport Fittings, Inc. Snap fit electrical connector assembly with operating tool for facilitating the connection of a connector assembly to an electrical box
JP4215023B2 (ja) * 2005-04-13 2009-01-28 ソニー株式会社 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法
US7208345B2 (en) * 2005-05-11 2007-04-24 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
CN101248363B (zh) * 2005-08-23 2012-01-18 日本电气株式会社 半导体器件、半导体芯片、芯片间互连测试方法以及芯片间互连切换方法
US8146046B2 (en) 2006-03-23 2012-03-27 International Business Machines Corporation Structures for semiconductor structures with error detection and correction
JP4187022B2 (ja) 2006-08-23 2008-11-26 ソニー株式会社 半導体装置、半導体集積回路およびバンプ抵抗測定方法
JP2013531891A (ja) * 2010-06-17 2013-08-08 モサイド・テクノロジーズ・インコーポレーテッド シリコン貫通孔を有する半導体デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08101255A (ja) * 1994-09-29 1996-04-16 Mitsubishi Electric Corp マルチチップモジュール
US20070252612A1 (en) * 2006-04-26 2007-11-01 Sylvester Jeffry S Ball grid array connection monitoring system and method

Also Published As

Publication number Publication date
US8471582B2 (en) 2013-06-25
TW201044544A (en) 2010-12-16
EP2382662A2 (en) 2011-11-02
WO2010088302A3 (en) 2010-09-23
JP5504283B2 (ja) 2014-05-28
CN102282672A (zh) 2011-12-14
WO2010088302A2 (en) 2010-08-05
KR20110110363A (ko) 2011-10-06
JP2012516451A (ja) 2012-07-19
US20100188114A1 (en) 2010-07-29
EP2382662B1 (en) 2019-07-17
CN102282672B (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN101553878B (zh) 包含并联连接的基准磁隧道结以提供最优基准阻抗的磁隧道结反熔丝电路
EP2364497B1 (en) Non-volatile state retention latches
US6316916B2 (en) Method and mechanism to prevent corruption of data
EP1537581B1 (en) Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device
US9429618B2 (en) Semiconductor integrated circuit device having function for detecting degradation of semiconductor device and method of driving the same
US7605618B2 (en) Digital output driver and input buffer using thin-oxide field effect transistors
US10529388B2 (en) Current-mode sense amplifier
US8643398B1 (en) Placing integrated circuits into low voltage mode for standby purposes
KR101280428B1 (ko) 적층식 집적 회로 디바이스들 내의 티어-투-티어 결합들을 검출하기 위한 회로
US7432754B2 (en) Voltage control circuit having a power switch
US7782123B2 (en) Semiconductor integrated circuit
CN112715005A (zh) 具有n型上拉晶体管和低电压输出摆幅的发送器电路
US6931554B2 (en) Add-on card for wireless communication with power-managing circuit
TW595007B (en) Semiconductor integrated circuit device
US6714047B2 (en) Semiconductor integrated circuit
WO2007065108A3 (en) Method and apparatus for implementing walkout of device junctions
US20100201411A1 (en) Semiconductor memory device
KR101799682B1 (ko) 메모리 회로
TWI539270B (zh) 可擴充電子裝置及其擴充底座
US20050132108A1 (en) Current limiting device and a PDA utilizing the current limiting device
CN105790753A (zh) 输出缓冲器
De La Cruz Blas et al. Low-voltage MOS translinear analog signal processing
CN117280615A (zh) 用于减少唤醒时间和功率泄漏的电源门控开关树结构
KR20000031892A (ko) 반도체 장치의 입력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 6