TW594948B - Package for an electrical device - Google Patents
Package for an electrical device Download PDFInfo
- Publication number
- TW594948B TW594948B TW091119754A TW91119754A TW594948B TW 594948 B TW594948 B TW 594948B TW 091119754 A TW091119754 A TW 091119754A TW 91119754 A TW91119754 A TW 91119754A TW 594948 B TW594948 B TW 594948B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- package
- electrical device
- electrical
- connection
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Description
五、發明説明( 裝例針對—種電氣裝置封裝。本發明特別有用於封 口疋積體電路或類似電氣裝置之電子裝置。本發明提 =曰強堅固性之小型封裝其適料以節省其所占電路板空 間的万式作電路之表面安裝。 :術〈電氣裝置封裝,例如雙輸入封裝與小型輸出 士卜㈣王現由塑膠封裝體延伸之接觸結構以提供至包含於 世王體中電氣裝置之電氣連接(access)。以此種習知技術 于^此接觸結構在其製造期間或在它們被組裝於電路板 ' 心被包括於產品中之期間容易彎曲或折斷。此外, •tr,構從封裝體之延仲要求此封裝所占電路板的空間大 於只谷納封裝體所續之空間。這就是,由於使用此種具有延 2觸結構之習知技術封裝會造成“位置空間,之 、、:擔在今日市場中製造廠商更努力製造更小更緊密 的產品。因為其重點在於較小的產品,此由各產品元件所占 有〈位置S間’’在設計產品中是重要的考慮。 日本1'明的封裝提供重大的優點以產生緊密的產品。本發 ,又封裝提供一種堅固結實的元件其可承受製造與組裝之 嚴秸要求而較習知技術之封裝設計具有極其較少的可能 陡:又到彎曲與斷裂,因為本發明並不存在任何延伸的接 觸、"構纟發明的封裝較習知技術之封裝使用較少的材料 = 包含於封裝中電氣裝置之電氣連接。接觸材料 .·: ¥疋卩貝的材料,例如是鍵金金屬或類似的材料。接觸材 料數量之車乂)使用提供本發明較習知技術封裝結構為優之 -4 - 本紙張尺度適财s s家標^ 594948 A7
封裝成本之節省。 電氣裝置之封裝且古^丨、^ 兩# ^有土 ^ 一連接部位用於提供經選擇之 - I、接土裝^,其包括:⑻具有容納位置之基板;⑻至少 :板配置在一起之導電體而與容納位置成相鄰的關係 土 5 一連接結構,在當此裝置是位於組裝狀態中之容納 社摆=耔土少—連接部位與至少一導體連接;以及(d)封閉 :構其實質上包容此裝置與基板之—部份。此封閉結構與 :广導體配合以呈現至少-接觸結構而可以由此封閉結 〈外接達’此封裝結構之形構設計是用於實施電路封裝 之表面安裝。 衣 二=目的是提供電氣裝置封裝其可有她 、本發明另—個目的是提供-種電氣裝置封裝其呈現堅固 I疋件可n $製造與組裝嚴格之要求,而較習知 封裝設料有❹的可能性會有f曲或斷裂之接觸結構。 本舍明⑯有另-自目的是提供電氣裝置封裝其可較 技術之封裝設計較便宜地製造。 白、口 本發明其他的目的與特點將由以τ之說明與中請 圍並參考所附之圖式而明顯’其中在各圖中相同 : 用相同《參考號碼以說明本發明之較佳實施例。 置式之簡是說明 圖1至4說明習知技術電氣裝置封裝之第1實施例。 圖5至8說明習知技術之電氣裝置封裝之第2實施例。 -5- 594948 A7 B7 五、發明説明(5 ) 封裝主體52中。封裝主體52實質上是固體鑄造體其包含電氣 裝置70從該處接觸結構52延伸。各接觸結構52藉由連接線72 而與電氣裝置70電氣耦合連接。雖然在圖8中並未詳細顯示 ,熟知相關技術之人士會瞭解各接觸結構54在主體52中是電 氣分離以便經由連接線72提供選擇性電氣連接至電氣裝置70。
封裝50是藉由將接觸結構54固定於連接部位(或塾)76而安 裝於電路板74。此種固定可以使用焊料、導電黏著劑.、或其 他合適的固定技術實施而在各接觸結構54與各連接墊76之間 建立導電連接。藉由此結構,當與電路板74組裝時,封裝50 是設置在電路板74上而實質上是在安裝平面62上。連接墊76 是與在電路板74之上或之中之電路軌或其他的電路元件(於 圖8中未示)以此技術中所熟知的方式選擇性地連接,而將電 氣裝置70包括於電路板74之上或之中之電路中。 訂
線 圖9是根據本發明之電氣裝置封裝之正視部份截面概要圖 。在圖9中,封裝90包括封裝主體92其包含電氣裝置110。電氣 裝置110是設置在基板112上。接觸結構94可以埋入於基板112 中(於圖9中未顯示)或圍繞在基板112邊緣之周圍。在以上任 一的實施例中,接觸結構94呈現電氣連接用於使用連接線 116而將電氣裝置110選擇性地耦合連接至主體92中之各接觸 結構94,接觸結構94且亦呈現電氣連接用於經由安裝結構114 將接觸結構94耦合連接至電路板100之上或之中之電路。在 圖9中所示接觸結構94之實施例中,接觸94是具有厚度t實質 上平坦之接觸墊。接觸結構94呈現導電接合邊95,其可以由 主體92外接達以提供電氣耦合連接至包含於封裝90中之電氣 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 594948 A7 B7 五、發明説明(6 )
裝置110。當封裝90與在電路板100之上或之中之電路組裝時 ,接觸結構94之導電接合區95與基板112配合以建立安裝平面 102,在其上封裝90設置於安裝狀態中。導電接合區95可以使 用電性連接結構應用表面安裝,焊球,導電黏著劑,或在電 路製造中所熟知的其他連接技術而與安裝結構114耦合連接 。此用於將導電接合區95與安裝結構114耦合連接之特殊耦 合連接技術決定在基板112與電路板100之間的分離或間隔距 離△。安裝結構114可以被設計在電路板100上延伸距離1以提 供間隔距離△。安裝結構114是以在此技術中所熟知的方式 選擇性地與在電路板100之中或之上之電路軌或其他之電路 元件(於圖9中未顯示)耦合連接,而將電氣裝置110包括在電 路板100之上或之中的電路中。 訂
線 封裝主體92較佳是實質上固體鑄造體其包含電氣裝置110 (圖10)。以另一種方式,封裝主體92可以被設置於殼體結構 中其如於圖9中所示在電氣裝置110之周圍建立實質上封閉之 氛圍。雖然在圖9中未詳細顯示,熟知此相關技術人士會暸 解,各個接觸結構94在主體92中是電性分離,以便經由連接 線116提供至電氣裝置110之經選擇之電氣連接。 圖10為根據本發明之電氣裝置封裝之另一實施例之正視 部份截面概要圖。在圖10中,封裝130包括封裝主體132其包 含電氣裝置150。電氣裝置150是設置在基板152上。接觸結構 134實質上為U-形且包圍在基板152邊緣之周圍。接觸結構134 呈現電性連接用於使用連接線156將電氣裝置150與主體132中 之各接觸結構134選擇性地耦合連接;接觸結構亦呈現電性 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 594948 A7 B7 五、發明説明(7 ) 連接用於經由安裝結構154將接觸結構134與在電路板140之上 或之中之電路耦合連接。接觸結構134呈現導電結合區135其 可由主體132之外接達,以提供電性連接至包含於封裝130中 之電氣裝置150。導電接合區藉由接觸結構134之厚度與基板 152間隔。當封裝130與在電路板140之中或之上的電路組裝時 ,接觸結構134之導電接合區135與基板152配合以建立安裝平 面142,在其上封裝130是設置在安裝的狀態中。安裝平面142 是藉由接觸結構134之厚度h與基板152分離。導電接合區135 可以使用電氣連接結構運用表面安裝,焊球,導電黏著劑或 在電路製造中所知的其他連接技術而與安裝結構154耦合連 接。此使用於將導電接合區135與安裝結構154耦合連接之特 殊連接技術決定基板152與電路板140之間之分離或間隔距離 △。安裝結構154可以被設計於電路板140上隔著距離d延伸以 造成間隔距離△。安裝結構154是選擇性地與在電路板之上 或之中之電路軌或其他的電路元件以在此技術中所知的方 式耦合連接,而將電氣裝置150包括於與電路板140有關的電 路中。 封裝主體132較佳是實質上固體鑄造體其包含電氣裝置150 (圖10)。在另一方式中,封裝主體132可以設置於殼體結構中 ,其在電氣裝置114之周圍建立實質上封閉之氛圍(圖9)。雖 然在圖10中未詳細顯示,然而熟習此相關技術之人士將瞭解 各接觸結構134在主體132中是電氣分離,以便經由連接線156 提供與電氣裝置150選擇性之電氣連接。 圖11至16說明用於其製造之各種方法步驟期間本發明之電 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
訂
線 594948 A7 B7 五、發明説明(8 ) 氣裝置封裝。在圖11中,基板200具有(面向讀者之)第一面201 與(遠離讀者之)第二面202,此基板具有容納位置204被適當 地設定尺寸大小以容納電氣裝置208 (圖12)。多個導電接合 區206在容納位置204周圍被配置成圖案。 如同在圖12中說明,電氣裝置208是位於容納位置204。電 氣裝置208可以使用黏著、焊接、音波焊接或其他適合用於 所使用材料之固定技術而固定於基板200。以另一種方式, 電氣裝置208可以使用組裝設備或夾具配置而暫時地保持在 適當的位置,一直到(較後在製造過程中)殼體安裝為止,其 殼體被設計用以將力施加於電氣裝置208上,其足以在組裝 狀態中將電氣裝置208固定於容納位置204。電氣裝置208具有 多個連接部位212,以提供選擇性的電氣連接至電氣裝置208 中。 圖13是沿著圖12中截面13-13之在圖12中所說明組裝之側視 圖。為了避免使圖13雜亂,在圖13中只包括代表性的導電接 合區206,在圖13中在電氣裝置208中經選擇之連接部位212(在 圖13中不可見)在組裝狀態中與在基板200上之經選擇之導電 接合區206電性耦合連接。在經選擇之連接部位212與經選擇 之導電接合區206之間之耦合連接是由多個例如是連接線之 連接結構210實施。 圖14是在圖13中說明之電氣裝置208之組裝結構之頂視圖, 其固定在基板200上而具有連接結構210執行在經選擇導電接 合區206與經選擇連接部位212之間之耦合連接。 在圖15中安裝封閉結構或封裝主體214以實質上包容電氣 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
線 594948 A7 B7 五、發明説明(9 ) 裝置208。封裝主體214亦可實質上包容基板200之至少第一面 201,包括面對第一面201之導電接合區206之部份與連接結構 210。面對第二面202之導電接合區206之部份較佳不被包容於 封裝主體214中。
圖16顯示藉由修整基板200而形成之封裝裝置220,其實質 上與封裝主體214齊平以建立緊密牢固之封裝結構而呈現導 電接合區206用於實施電路封裝220之表面安裝。 圖17為概要說明將本發明之電氣裝置封裝併入此種裝置 之陣列中。在圖17中,將多個經封裝裝置220與電路板230有 關的電路(於圖17中未詳細顯示)耦合連接。將一代表性的封 裝裝置221詳細說明以更清楚地顯示各封裝裝置220如何與電 路板230耦合連接。 訂
線 此代表性之封裝裝置221包括封裝主體214其包含電氣裝置 208。電氣裝置208設置在基板200上。接觸結構206可以橫越埋 入基板200。這就是基板200具有橫越平面之尺寸而在第一面 201具有第一終端且在第二面202具有第二終端(圖13)。接觸 結構206可以經由基板200從第一面201之基板200之橫越平面 •尺寸之第一終端延伸至在第二面202之基板200之橫越平面尺 寸之第二終端。以另一種方式,接觸結構206可以具有一般 的U-形且可以在基板200邊緣周圍被圍繞,而由在基板200之 第一面201之基板200之橫越平面尺寸之第一終端,而延伸至 在基板200第二面202之橫越平面尺寸之第二終端。在以上任 一實施例中,接觸結構206呈現電氣連接用於使用連接線210 選擇性地將電氣裝置208連接至主體214中之各接觸結構206, -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 594948 A7 B7 五、發明説明(10 ) 且此接觸結構亦呈現電氣連接用於經由安裝結構224而將接 觸結構206連接至電路板230之上或之中之電路。在圖17中所 說明之接觸結構206之實施例中,接觸結構206呈現導電接合 區其可由主體214之外接達,以提供至包含於封裝221中電氣 裝置208之電氣耦合連接。當封裝221與在電路板230之中或之 上之電路組裝時,接觸結構206之導電接合區與基板200配合 以建立安裝平面232,在其上封裝221設置於安裝的狀態中。 導電接合區206可以使用電氣連接結構運用表面安裝、焊球 、導電黏著劑或在電路製造中所知的其他連接技術而與安 裝結構224耦合連接。此用於連接導電接合區206與安裝結構 224所使用之特別之耦合連接技術,決定在基板200與電路板 230之間之分離或間隔距離△。安裝結構224可以被設計在電 路板230上延伸一段距離以造成間隔距離△。安裝結構224以 在此技術中所熟知的方式被選擇式地與電路板230之上或之 中之電路軌或其他之電路元件耦合連接(於圖17中並未詳細 顯示),而將電氣裝置208包括於與電路板230有關之電路中。 封裝主體214較佳是包括電氣裝置208之實質上之固體鑄造 體(圖10)。在另外的方式中,封裝主體214可以被設置於殼體 結構中,其在電氣裝置208之周圍建立實質上封閉之氛圍(圖9) 。雖然於圖17中並未詳細顯示,然而熟悉相關技術之人士將 會瞭解,在主體214中之各接觸結構206是電氣分離,以便經 由連接線210提供與電氣裝置208選擇性的電氣連接。 圖18為說明本發明方法之流程圖。在圖18中說明用於製造 包含電氣裝置之封裝之方法300。此裝置具有多個連接部位 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
線 594948 A7 B7 五、發明説明(n ) 用於提供至此裝置之經選擇之電氣連接。 如方塊302所示,方法300以提供在實質上平坦之基板的步 驟開始。此基板具有第一面與第二面。 如方塊304所示,方法300以辨識基板之第一面與第二面之 一面上之容納位置而繼續。 如方塊306所示,方法300以提供配置於容納位置周圍成圖 案之多個導電接合區而繼續。此多個導電接合區可由基板 之第一面與第二面電氣連接。 如方塊308所示,方法300以將此裝置設置於組裝狀態中之 容納位置而繼續。 如方塊310所示,方法300以將多個連接結構與多個連接部 位之經選擇之連接部位以及與多個導電接合區之經選擇之 導電接合區耦合連接而繼續。 如方塊312所示,方法300以安裝封閉結構其實質上包容此 裝置與基板之一面而結束。此封閉結構與多個導電接合區 配合以呈現多個導電接合區之特殊導電區,其可由封閉結 構之外以電氣方式接達用於實施電路、封裝之表面安裝。 須瞭解,雖然所給定之詳細圖式與特殊的例子是說明本 發明之較佳實施例,然而它們只是用於說明的目的。本發明 之裝置與方法並不受限於所揭示精確之細節與情況,而在 其中可以作各種改變而不會偏離由以下申請專利範圍所界 定之本發明之精神。 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
線
Claims (1)
- 594948 第091119754號專利申請案 B8 中文申請專利範圍替換本(93年4月)益六、申請專利範圍 1. 一種電氣裝置封裝,包括: (a) 基板,該基板具有在其上用於電氣裝置之容納表面 與相對表面; (b) 至少一與該基板接近之導電體,並且具有與該基板 之該相對表面共平面之表面; (c) 設置在該容納位置上之電氣裝置,並且在此裝置上 具有至少一連接部位; (d) 至少一連接結構將該至少一連接部位與該至少一導 電體耦合連接;以及 (e) 封閉結構,其包圍該電氣裝置與該基板;該封閉結構 與該至少一導電體配合以呈現至少一接觸結構可由 該封閉結構之外接達;該至少一接觸結構是被設計 用於實施該封裝之表面安裝於一電路中。 2. 如申請專利範圍第1項之電氣裝置封裝,其中該基板實質 上平坦且具有實質上恆定之橫越平面之尺寸。 3. 如申請專利範圍第2項之電氣裝置封裝,其中該至少一導 電體與該基板實質上共平面,且實質上具有該恆定之橫 越平面之尺寸。 4. 如申請專利範圍第1項之電氣裝置封裝,其中該封閉結構 實質上是固體結構。 5. 如申請專利範圍第2項之電氣裝置封裝,其中該基板具有 至少一邊緣,且其中該至少一導電體在該至少一邊緣周 圍延伸以呈現接觸墊結構其實質上是在該橫越平面尺寸 之各終端。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 裝 玎 爹 A8 B8 C8 D8申請專利範圍 •一種電氣裝5封裝’該裝置具有多個連接部位用於提供 至孩裝置之經選擇之電氣連接,該封裝包括: ⑻Θ貝平坦艾基板具有第一面與相對之第二面丨該基 板負載與該基板接近之多個導電接合區,並且在該 土板之周圍範目内以及在該基板之該第—面與該第 二面之一面上之容納位置周圍配置成圖案· ⑼該多個導電接合區在該第一面與=,之間以及 在孩基板之周圍範圍内延伸; (c)設置於該基板之該第一面上容納位置之電氣裝置, 且在其上具有多個連接部位; ⑼多個連接結構與該多個連接部位之經選擇之連接部 位耦合連接,且與該多個導電接合區之經選擇之導 電接合區輕合連接;以及 ㈦封閉結構,其包圍該裝置與該基板之該一面;該封 閉〜構與忒多個導電接合區配合以呈現可以從該封 閉結構之外以電氣方式接達之多個導電接合區,用 以實施該封裝之表面安裝於一電路中。 7· ”請專利範圍第6項之電氣裝置封裝,其中該基板具有 貝貝上怪足之橫越平面之尺寸。 8·如中晴專利範圍第7項之電氣裝置封裝,其中該多個導電 接口區之各導電接合區實質上與該基板共平面,且實質 上具有該恆定之橫越平面尺寸。 9·如申凊專利範圍第6項之電氣裝置封裝,其中當在該組裝 狀怨中時,咸裝置與該基板固定在該容納位置。 -2 -594948 A8 B8 C8 D8 六、申請專利範圍 10.如申請專利範圍第6項之電氣裝置封裝,其中該封閉結構 是殼體結構;該殼體結構與該基板配合而在該裝置周圍 建立封閉之氛圍。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/967,371 US6951980B2 (en) | 2001-09-29 | 2001-09-29 | Package for an electrical device |
Publications (1)
Publication Number | Publication Date |
---|---|
TW594948B true TW594948B (en) | 2004-06-21 |
Family
ID=25512706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091119754A TW594948B (en) | 2001-09-29 | 2002-08-30 | Package for an electrical device |
Country Status (5)
Country | Link |
---|---|
US (1) | US6951980B2 (zh) |
EP (1) | EP1298724A3 (zh) |
JP (1) | JP2003152135A (zh) |
KR (1) | KR20030028408A (zh) |
TW (1) | TW594948B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7497696B2 (en) * | 2007-03-29 | 2009-03-03 | Intel Corporation | Socket for land grid array package |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268020A (ja) * | 1993-03-10 | 1994-09-22 | Sumitomo Electric Ind Ltd | 半導体装置 |
US6111306A (en) * | 1993-12-06 | 2000-08-29 | Fujitsu Limited | Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same |
JP3541491B2 (ja) * | 1994-06-22 | 2004-07-14 | セイコーエプソン株式会社 | 電子部品 |
US5821608A (en) * | 1995-09-08 | 1998-10-13 | Tessera, Inc. | Laterally situated stress/strain relieving lead for a semiconductor chip package |
US5550086A (en) * | 1995-12-27 | 1996-08-27 | Tai; George | Ceramic chip form semiconductor diode fabrication method |
JP3420435B2 (ja) * | 1996-07-09 | 2003-06-23 | 松下電器産業株式会社 | 基板の製造方法、半導体装置及び半導体装置の製造方法 |
JP3819574B2 (ja) * | 1997-12-25 | 2006-09-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
WO1999041781A1 (en) * | 1998-02-10 | 1999-08-19 | Nissha Printing Co., Ltd. | Base sheet for semiconductor module, method for manufacturing base sheet for semiconductor module, and semiconductor module |
JP3285815B2 (ja) * | 1998-03-12 | 2002-05-27 | 松下電器産業株式会社 | リードフレーム,樹脂封止型半導体装置及びその製造方法 |
US6384478B1 (en) * | 1998-05-06 | 2002-05-07 | Conexant Systems, Inc. | Leadframe having a paddle with an isolated area |
JP3553405B2 (ja) * | 1999-03-03 | 2004-08-11 | ローム株式会社 | チップ型電子部品 |
JP2001196491A (ja) * | 2000-01-06 | 2001-07-19 | Motorola Inc | Icパッケージおよびその製造方法 |
US6303978B1 (en) * | 2000-07-27 | 2001-10-16 | Motorola, Inc. | Optical semiconductor component and method of manufacture |
-
2001
- 2001-09-29 US US09/967,371 patent/US6951980B2/en not_active Expired - Lifetime
-
2002
- 2002-08-30 TW TW091119754A patent/TW594948B/zh active
- 2002-09-27 JP JP2002282104A patent/JP2003152135A/ja active Pending
- 2002-09-27 KR KR1020020058791A patent/KR20030028408A/ko active IP Right Grant
- 2002-09-30 EP EP02021963A patent/EP1298724A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20030062184A1 (en) | 2003-04-03 |
EP1298724A2 (en) | 2003-04-02 |
EP1298724A3 (en) | 2004-09-15 |
KR20030028408A (ko) | 2003-04-08 |
US6951980B2 (en) | 2005-10-04 |
JP2003152135A (ja) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4058642B2 (ja) | 半導体装置 | |
US6002147A (en) | Hybrid microwave-frequency integrated circuit | |
EP0004148A1 (en) | Electrical connector for use in mounting an electronic device on a substrate | |
US20130093031A1 (en) | Systems and methods for air-release in cavity packages | |
KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
US6114750A (en) | Surface mount TO-220 package and process for the manufacture thereof | |
CN1763933B (zh) | 印刷电路板与结合其的电路单元 | |
JP4415503B2 (ja) | 半導体装置 | |
JP6790902B2 (ja) | 電子装置 | |
JP4007143B2 (ja) | 電子部品、電子部品の製造方法及び製造装置 | |
JPH03108744A (ja) | 樹脂封止型半導体装置 | |
JPH08321576A (ja) | リードフレームを実現する方法および集積回路ケーシング | |
TW594948B (en) | Package for an electrical device | |
JP2504486B2 (ja) | 混成集積回路構造 | |
JPH09321188A (ja) | 半導体装置及びその実装方法 | |
JPH0334561A (ja) | 半導体装置 | |
JPH0878880A (ja) | 回路基板及び回路装置 | |
JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
JPH09129784A (ja) | 半導体装置およびその製造方法 | |
JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
JP2532400Y2 (ja) | ハイブリットic | |
JP2003007899A (ja) | 半導体装置及びその製造方法 | |
JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
JP2000164966A (ja) | 半導体レーザ装置及びその製造方法 |