TW591477B - Semiconductor inspection device - Google Patents

Semiconductor inspection device Download PDF

Info

Publication number
TW591477B
TW591477B TW091112686A TW91112686A TW591477B TW 591477 B TW591477 B TW 591477B TW 091112686 A TW091112686 A TW 091112686A TW 91112686 A TW91112686 A TW 91112686A TW 591477 B TW591477 B TW 591477B
Authority
TW
Taiwan
Prior art keywords
inspection
semiconductor integrated
integrated circuit
probe
circuit
Prior art date
Application number
TW091112686A
Other languages
English (en)
Inventor
Kiyoharu Kishimoto
Original Assignee
Hitachi Maxell
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell filed Critical Hitachi Maxell
Application granted granted Critical
Publication of TW591477B publication Critical patent/TW591477B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

五、發明說明(i) 技術領域 本發明係有關於一種半導體檢查裝置,特別是有關於 種乂彳朱針接觸半導體積體電路之電極,以檢查該半導體 積體電路之電氣特性之半導體檢查裝置。 習知技術 在過去,對形成於晶圓上之半導體積體電路進行電氣 特性檢查是常見的。檢查時,先使探針接觸半導體積體電 路之電極,再由測定檢查裝置外加檢查用信號,以檢測出 相對之輸出信號。過去之半導體檢查裝置係一次檢查一個 半導體積體電路晶片。於此,係以第21圖簡單地說明習知 之探針碩之構造。如圖中所示,於探針頭i之中央部,具 有複數個探針13。探針13通常以細長之金屬針構成。然 後:探針13則是依照半導體積體電路晶片之外部端子的數 目没置’且配置於對應於該半導體積體電路晶片之外部端 子的位置。此探針13係藉著信號線直接接續於測定檢查裝 本發明之目的係提供一種檢查信賴性優良,或以低成 本進行半導體積體電路晶片之檢查之半導體檢查裝置。 依本發明之檢查裝置,係用以將應組入電路内與電路 二之電子元件電氣接續之半«龍f路於組人該電路内 ::仃檢查者’包含有··複數個探針,係用以分別接觸半 :積體電路露出之電氣端子者;可動探針頭,係裝著有 木,且可相對應檢查之半導體積體電路移動者;及測定 五、發明說明(2) 裝置,係用以產生經由探針朝半導體積體電路傳送之檢查 輸入信號,且經由探針接收由半導體積體電路傳送出之檢 查輸出信號,以檢查半導體積體電路者。 如具有一包含檢查用電子元件之模組,且該檢查用電 子元件係相當於該電路内之電子元件,且用以形成可與探 針中之至少一個電氣接續並經由探針檢查之半導體積體電 路及檢查用電路者,則半導體積體電路可於近似於實際使 用條件下進行檢查,可使檢查之信賴性提升。 為了使採針與模組一起移動,如將探針及模組裝設於 一可動探針頭上,半導體積體電路與檢查用電子元件則可 近接地配置,可將半導體積體電路於近似於實際使用條件 下進行檢查,使檢查之信賴性提升。若將於探針頭中各探 針之至少一部份與模組之間之位置關係固定,則可抑制檢 查條件變化。 檢查輸入信號宜經由檢查用電子元件傳送至半導體積 體電路,檢查輸出信號則宜由半導體積體電路傳送至檢查 用電子元件。 右模組進一步具有一用以與檢查用電子元件電氣連接 之類比k唬一數位信號轉換器,就可將輸入之類比信號轉 換處理,以數位信號經由探針傳送至半導體積體電路,或 將經轉換處理之數位信號輸出至測定檢查裝置,由於易受 雜A〜響之類比信號不會傳送於雜訊增加容易之探針及測 疋檢查裝置之間’故可防止於探針及測定檢查裝置之傳送 路徑上,因雜訊的緣故而使檢查精度劣化。又,測定裝置 591477
與模組可以同軸電纜連接。 探針若配置於模組表面,且經由模組裝設於可動探針 頭上,則可抑制因探針造成之信號傳達精度劣化,可使半 導體積體電路於近似實際使用條件下檢查,使檢查之信賴 性提升。模組宜包含一包圍著檢查用電子元件之屏蔽裝 置,該屏蔽裝置係具備透磁性及導電性中至少一種。探針
則宜具有25μηι以下之厚度及〇25mm以下之長度中至少 一種。探針宜具有鎳層及銅層,該鎳層係用以接觸半導體 積體電路之電氣端子,該鋼層則用以電氣接續鎳層及測定 裝置。 、 為了對第一半導體積體電路及第二半導體積體電路於 分別被組裝於該電路内前進行檢查,複數的探針宜可同時 接觸第一半導體積體電路及第二半導體積體電路二者露出 之電氣端子。
朝第一半導體積體電路輸入之檢查輸入信號之頻率如 與朝第二半導體積體電路輸入之檢查輸入信號之頻率不 同,可抑制第一半導體積體電路内之處理與第二半導體積 體電路内之處理之電氣干涉,可使檢查之信賴性提升。由 第一半導體積體電路測定裝置輸出之檢查輸出信號之頻率 如與由第二半導體積體電路測定裝置輸出之檢查輸出信號 之頻率不同,係可抑制第一半導體積體電路内之處理與第 二半導體積體電路内之處理之電氣干涉,可使檢查之信賴 性提升。如防止測定裝置同時產生朝第一半導體積體電路 輸入之檢查輸入信號及朝第二半導體積體電路輸入之檢查 6 591477 五、發明說明(4) 輸入彳a號,則可抑制第一半導體積體電路内之處理與第二 半導體積體電路内之處理之電氣干涉,可使檢查之信賴性 提升。如防止測定裝置同時產生朝第一半導體積體電路輸 入之檢查輸入信號及接收由第二半導體積體電路輸出檢查 輸出信號,則可抑制第一半導體積體電路内之處理與第二 半導體積體電路内之處理之電氣干涉,可使檢查之信賴性 提升。 圖面之簡單說明 第1圖係本發明之實施形態之半導體檢查裝置之方塊 圖。 第2圖係晶圓及半導體積體電路晶片之說明圖。 第3圖係本發明之實施形態之探針頭、模組及探針之 截面圖。 第4圖係本發明之實施形態之探針頭、模組及探針之 平面圖。 第5圖係本發明之實施形態之探針頭、模組及探針之 平面圖。 第ό圖係本發明實施形態之半導體檢查裝置之方塊 圖。 第7圖係本發明實施形態之半導體檢查裝置之方塊 圖。 第8圖係本發明實施形態之探針頭之截面圖。 第9圖係本發明實施形態之探針頭之平面圖。 第10圖係本發明實施形態之探針頭之平面圖。 591477 五、發明說明(5) 第π圖係本發明實施形態之探針頭之平面圖。 第12圖係本發明實施形態之探針頭之平面圖。 第13圖係本發明實施形態之探針頭之平面圖。 第14(a)〜(f)圖係顯示本發明實施形態之模組製造步驟 之圖。 第15(a)〜(d)圖係顯示本發明實施形態之模組製造步 驟之圖。 第16圖係顯示本發明實施形態之探針構造之圖。 第17圖係顯示本發明實施形態之檢查之控制之說明 圖。 第18圖係顯示本發明實施形態之檢查之控制之說明 圖。 第19圖係顯示於本發明實施形態中使用之信號頻率 帶之圖。 第20圖係顯示本發明之實施形態之模組之構造之圖。 第21圖係顯示習知探針頭之構造之圖。 發明之實施形態 第1圖係本發明實施形態之半導體檢查裝置之功能方 塊圖。此半導體檢查裝置係由探針頭1、模組12、探針13、 測疋檢查装置2、日日圓保持體4、驅動機構5、驅動機構6 及控制裝置7構成。晶圓3係具有複數個於該半導體檢查 裝置中作為檢查對象之半導體積體電路晶片者。 探針頭1係以探針13對晶圓3上之半導體積體電路晶 片進行電氣接觸者。於本發明之實施形態中,特別是於該 591477 五、發明說明(6) 探針頭1設置模組12及探針13。雖然關於模組12之詳細 構造會容後說明,但特別的是,模組12具備有包含信號處 理電路之電子裝置,該信號處理電路係用以對半導體積體 電路晶片供給預定信號或/及用以處理由該半導體積體電 路晶片輸出之信號。又,關於探針13亦容後詳述。
測定檢查裝置2用以生成檢查用信號,且對模組12 輸出。於本實施形態中,係將由測定檢查裝置2輸出,最 後輸入半導體積體電路晶片的信號通稱為檢查用輸入信 號。此檢查用輸入信號可為控制信號或資料信號。 又,測定檢查裝置2將由半導體積體電路晶片輸出之 因應檢查用輸入信號之輸出信號以模組12經預定處理 後,輸入,進行檢查。於本實施耗中,係將由半導^積 體電路晶片輸出’最後輸人測定檢查裝置的信號通稱為檢 查用輸出信號。此檢查用輸出信號可為控制信號或資料传 號。檢查結果則諸如顯示於顯示器上或以印表機印出。σ
測定檢查裝置2係經由控制裝置7控制驅動 驅動機構6。藉此,進行探針頭丨及晶圓保持體$之位置 決定。於此,驅動機構5可使探針頭動於日日日圓3之主 平面之垂直方向(ζ方向)。又,驅動機構6可使晶 4移動於與晶圓3之主平面平行之水平方向 、 驅動機構5、6並不限定於上述動作。驅動機=5向)。又, 向、驅動機構6使晶圓3移動於ζ方向亦 、xy方 J、可。又,僅 驅動機構5、6中任-方’該驅動機構可使晶圓 xyz方向亦可。 秒勒% 9 591477 五、發明說明(7 晶圓保持體4具有保持晶圓3的功能。此晶圓保持體 4例如藉著吸著機構保持晶圓3。 於此,晶圓3之平面圖係顯示於第2圖。於晶圓3上 可形成複數個半導體積體電路晶片31。例如,2〇〇mm 曰曰 圓,約可製造1000個半導體積體電路晶片31,又,3〇〇mm 晶圓,約可製造2600個半導體積體電路晶片。本發明之實 施形態之半導體積體電路晶片31為晶圓級csp(chip Package),設有由複數個球狀焊錫所構成之外部端子%。 例如,以0.5mm為間隔設置81個外部端子32。但,適用 於本發明之半導體積體電路晶片並不限於此晶圓級csp, 銘焊墊的外部端子以〇.lmm配列者亦可。 又,作為被檢查對象之半導體積體電路晶片31之種 類,並無特別限定,例如包含無線LAN用晶片、用晶 片、藍芽用晶片等。 乂下以第3圖、第4圖及第5圖詳細說明探針頭1、 模組12及探針13之構造。第3圖係探針頭丨等之截面圖。 如圖中所示,於探針頭丨之上面搭載有模組12。於探針頭 1之下面則設有探針13。探針13之每一探針皆與模組12 電氣接續。由於探針13須與晶圓3之外部端子32分別接 觸’故係以與外部端子32相同數目設置。 第3圖所示之探針頭丨係如第4圖及第5圖所示,每 一探針頭1設有4個模組12及對應4個半導體積體電路晶 片31之外部端子32之探針13,即設有4組探針。於此, 4組探針13係配置於可與相鄰之4個半導體積體電路晶片
591477 五、發明說明(〇 31之外部端子32同時接觸之位置。%此,由於複數個模 、、且12及複數組採針13係構成於丨個探針頭丨上,故可同 時進行複數個半導體積體電路晶片之檢查,可使檢查成本 降低。 ★又,於第3圖之例中,係以於i個探針頭i設置4個 模組12及4組探針13為例說明,但,並不限於此,於i 個探針頭1設置2個以上模組12及2組以上探針13亦可 達成其效果。於此,探針13的長度宜為於BGA(Ball
Array)等使用之錫球直徑之一半以下,即〇 25mm以下。藉 著使探針13長度較短,可減輕雜訊之影響,亦可抑制信號 延遲。 第4圖係探針頭1之平面圖,顯示搭載模組12那一 側。如第4圖所示,4個模組12係配置於探針頭丨上。這 些模組12分別搭載有電子裝置121。該電子裝置121係與 半導體積體電路晶片31實裝於半導體電路基板内時,與實 裝於同一電路基板内之各種電路相關者。即,為依照半導 體積體電路晶片31而決定之電子裝置。例如,微處理器、 記憶體、信號處理LSI、水晶振盪器、濾波器、巴倫儀、 方向性結合器。 如依最佳實施形態,電子裝置121係與被實裝於半導 體電路基板時,與實裝於同一電路基板内之全部電路相關 者。這些電子裝置121係以該半導體積體電路晶片31以外 之其他#號處理電路等電子裝置經接續於半導體電路基板 内之相同狀態相互電氣接續。然後,這些電子參置121, 五、發明說明(9) 於檢查時則經由探針13與半導體積體電路晶片31電氣連 接。此時,如依最佳實施形態,藉著電子裝置121及半導 體積體電路晶片31形成之電路,係進行與實裝於半導體電 路基板之電路相同或同等之處理。藉此構造,對模組Η 輸入或輸出之信號,可與對經實裝於半導體電路基板後之 元成品輸入或輸出信號相同。因此,為了該半導體積體電 路檢查,可將用以對完成品檢查之輸入信號輸入該模組 12。又,可以對完成品檢查相同之檢查方法檢查由該模組 12輸出之輸出信號。即,可輕易構成用以進行半導體積體 電路晶片與完成品二方檢查之測定檢查裝置。但,僅有將 用以組裝於半導體電路基板之其他信號處理電路之一部份 組裝於模組12中亦可。 第5圖係探針頭丨之晶圓3側之平面圖。如第$圖所 示,於探針頭1之晶圓3側,每一模組丨2都設有探針13。 此探針13係以與外部端子32相同數目設置於對應晶圓3 上之外部端子32之位置。 以下,以第6圖說明搭載於模組12之電子裝置i2i 之-例。於第6圖之例中,於馳12中搭載有類比電路 122、界面電路123、控制電路及記憶體124、電源周邊電 路125。被測定檢查電路321則相當於半導體積體電路晶 片3卜模組12與測定檢查裝置2之間,係以信號線電 氣連接。於此例中,特別將類比電路122設於模組Μ内, 採用將類比信號於模組内處理之構造。因此,類比信號不 會發生於模組12與測定檢查裝置2之間之信號線8ι上, 591477 五、發明說明(ίο 而僅有數位信號輸出。為此,由於易受雜訊影響之類比作 號不會傳送於雜訊增加容易之模組12及測定檢查裝置: ’m線81上’故可防止於模組及測定檢查裝置 之傳送路彳工上,因雜訊的緣故而使檢查精度劣化。即, 可提供電氣信賴性高的半導體檢查裝置。 第7圖係顯示搭載於模組12之電子裝置121之另一 於第7圖之例中’於模組12上搭載有類比電路⑵、 ^面電路123、控制電路及記憶體124、電關邊電路125、 局頻電路126。於第7阁夕点丨士 t ^ 弟7圖之例中,與第6圖之不同點,係 局頻電路126搭載於槿細l ^ 檢查裝置2係以鱼”線81门而’該模組12與測定 此同_ 82主;:::_, I係傅送800MHz以上之高頻信號。於 ,B者將高頻信號以同軸電欖82傳送,不會使信號品質 ,同轴電纜82不只一條,接續有複數條亦可。 =,以第8圖、第9圖及第1〇圖說明於探針頭」 例中,、、第3圖之探針13不同形狀之探針13之例。於此 ,於探針頭〗之—面,實裝有模組12,於另_面則實 、探針13’且模組12與探針13相互電氣連接。探針η, 造各9探僅Γ平行於模組12之面之五角形柱狀構 角之二=、僅有—角具有銳角構造,且藉著以構成該銳 可強傷半導體積體電路晶片31上之外部端子32, 藉著弄傷觸;於該外部端子32上構成有氧化媒時, 導雷爲 ^乳化膜,可使探針〗3接觸外部端子32之 曰。於第9圖之例中’探針13之銳角部份皆朝向相同 13 /?9 五、發明說明(u) 方向上=Γ。圖所示,—部份朝向相反方向亦可。 迖苐3圖所不之探針頭丨 下面有探針13,但如第u圖所干,、上面搭載模組12, 貝1中亦可。於此例中,模組 休卞 面位置一勒.u 之上面係與探針頭1之上 圖所示,模/為此,可輕易決定兩者之位置。又,如第12 下面亦可。進而,如突=探針頭1之上面及 模組12亦可。於此,探針頭/與:探針頭1之下面搭載 又,以螺絲等機械的以亦可。^12可以樹脂固定, 定探針u另圖所不之模組12中,於其表面係藉著焊料固 於第12_13_之模組12 於其表面則形成探針13。此探 薄膜,形成於模組12之下面乂:為25μιη以下之 長度為0.25職以下。關於此^此探針13之長方向之 Η及第15_細說明探針13之形成方法係以第 :先’如第Η⑷圖所示,準備一暫時基板12〇2,該 日、土板12G2係由表面經鍍錦12()1之厚度約g加 鏽鋼板構成。 不 /然後’如第14(b)圖所示,於鍍錄層上,形成且 有第1開π部1203a之第us緣層跡此第[絕緣層咖 之形成可如下所述進行,即,藉著於制層讓表面 土佈感光(±树脂後,將該感光性樹脂對應於第1開口部 1203a之K曝光,再以顯影處理去除曝光部。 然後’如第14 (C)圖所示,於鑛銻層1201表面形成 五、發明說明(u) 第1配線層1204。此第i配線層12〇4之形成可如下所述 進行’即’將由鉻鋼合金構成之供電膜雜於第〗絕緣層 1203及第i開口部m3a内後,於該供電膜上均勻塗佈光 阻膜’將光阻膜曝光成第i配線層i綱之圖案,再以顯影 處理去除曝光部’之後’通電至供電膜,電鑄銅或銅合金 後,再將不要的光阻膜及供電膜去除。 产接著,如第14(d)圖所示,於第}絕緣層12〇3之表面 及第1配線層1204表面,以預定圖案,形成開設第2開口 部1205a之第2絕緣層·。此第2絕緣層⑽之形成 可如下所述進行,即,於第1絕緣層副之表面及第i " 204表面均勻塗佈感光性樹脂後,曝光對應於第2 開口邛1205a之部份,再以顯影處理去除該曝光部。又, 於此階段’藉著將電子裝置削、1211與第1配線層蘭 連接將這些電子裝置1210、1211與第1配線層12〇4之 接續部以樹脂鑄模,可製造模組12。 、然後,如第14 (e)圖所示,於第2絕緣層12〇5上形 ,第2配線層12G6,同時於第2開口部12G5a内形成接續 口P 1206a。此第2配線層12〇6及接續部12〇以之形成可如 下所述進行,即,將由鉻鋼合金構成之供電膜濺鍍於第2 、€緣層1205上及第2開口部12〇5a内後,於該供電膜上均 勻塗佈光阻膜,將光阻膜曝光成第2配線層1之圖案, 再 '’、、員〜處理去除曝光部,之後,通電至供電膜,電鑄鋼 或銅合金後,再將不要的光阻膜及供電膜去除。 接著,如第14(f)圖所示,於第2配線層12〇6及接續 五、發明說明(13) 部1206a及第2絕緣層1205之表面,以預定圖案,形成開 設第3開口部1207a之第3絕緣層12〇7。此第3絕緣層12〇7 之形成可如下所述進行,即,於第2配線層12〇6及接續部 1206a及第2絕緣層1205表面均勻塗佈感光性樹脂後,曝 光對應於第3開口部i2G7a之部份,再以顯影處理去除該 曝光部。 然後,如第15(a)圖所示,進行第2配線層12〇6及電 子扃置1210之接續,及第2配線層12〇6及電子裝置I〕。 之接續。帛2配線層1206及電子裝置121〇之接續可如下 進仃即’將形成於電子裝£ 121〇之塾部之金屬凸起1細 插入開設於第2絕絕層12〇5之第2開口部簡禮,對身 Μ線層12G6及電子裝置121()間施予預定熱及壓力。又 苐2配線層i裏及電子裝置1211之接續則可如下進行 即’經由插人於第2開口部12G5a之焊料12G8,使第2gi ^層12G6及電子裝置1211之端子部相對,再對第2配鱗 曰1206及電子裝置1211間施予預定熱。 …然後’如第15⑻圖所示’將電子裝置12iq、i21u 该等與第2配線層讓之接續部以鑄模樹脂鑄模。 接著’如第15(C)圖所示,由料層咖與不鐵 之暫時基體12〇2之界面剝離,使鑛錄層咖露出。 然^如第15(d)圖所示,圖像化鑛鎳、層咖,形治 =層。此錦層即成為探針⑴此探針13之形成可如下这 卩於鍍鎳層1201表面均勻塗佈光阻 光對應於探針13之替,L7gg^ 選擇性的螺 十3之…刀以顯影處理去除非曝光部後,以 五、發明說明(14) 餘」处里去除對應於非曝光部之鍍鎳層12(H。如此,於模 組12表面即形成探針13。於最佳實施形態中,該探針13 系長方向長度0 25_以下,厚度25叫以下之薄膜。此 厚度係與於印刷電路板中常用之鋼板厚度相同或其以下。 於第14圖及第15圖之實施例中,雖然是說明具有二層配 線層之探針之形成方法,但形成-層或二層以上亦可。 接者,以第16圖說明本發明實施形態之探針13之構 造。此探針13係與第8圖、帛9圖及第1〇圖中說明者相 同形狀。即,具有五角形柱狀構造。探針13僅有一角具有 ^角構造’且藉著構成該銳角之二片弄傷半導體積體電路 晶片31上之外部端子32,可強化電氣的接觸。又,第16 騎示之探針13具有鋼131及錄132二層構造。由成本面 考量’鋼雖然便宜,但硬度不高,易氧化。於此,為了能 弄傷半導體積體電路晶片31上之外部端子32,探針13之 材貪要求要硬度面’且由於有電氣的接觸,故必須難氧化。 另一方面,鎳132就具有探針13要求之硬度且難氧化。因 此,於此例中,係於探針13與半導體積體電路晶片31之 外部端子32接觸之側設置鎳丨32層。 然後,以第17圖及第18圖說明於探針頭丨搭載複數 個模組12時之檢查處理的控制。於此例中,模組12&、模 組12b、模組12c、模組I2d四個模組12搭载於探針頭!。 然後,模組12a經由信號線81與測定檢查裝置“相接續。 相同地,各模組12b、12c、12d亦經由信號線81與測定檢 查裝置2b、2c、2d接續。 五、發明說明(15) 於此例中’係控制成可對相鄰接之 查°其他謝法州18_物。於第18圖中 時間u係較時間(2早之任意時刻。於時間^ 查裝置2a、2e分別接收由模組心仏輪出之控制^ 或資料信號之檢查用輸出信號。於相同時間u‘: 裝置2b、則分別對模組m、12d輸人控制信號或㈣ 信號之檢查用輸入信號。 然後,於時間t2時,測定檢查裝置&、2c分別對模 組12&、心輸人控制信號或資料信號之檢查㈣入信號。' 於相同時間t2,測定檢查裝置2b、2d則分別接收由模电 ⑽、⑶輸出之控制信號或資料信號之檢查用輪出信號。 如此,反覆進行時間U、時間〇之控制。 藉著此控制,相鄰接之模組們不會同時地送出或接收 控制信號或資料信號。因此’於相鄰接之模組間,不會產 生信號干涉,可減低雜訊。 特別是檢查800MHz以上頻率之高頻處理用之半導體 積體電路晶片31時,相當有效。此時,相鄰接之模組間不 會同時送出或接收800MHz以上之信號。由於8〇〇MHz以 上之信號因干涉其他信號而使雜訊發生之可能性高,故相 鄰接之模組間不會同時送出或接收此信號,將雜訊減少的 效果相當大。 進而,於此例中,係將模組12分成二個部份,以不同 的時序控制,但並不限於二個部份,分成三個部份以上控 制亦可。 591477
五、發明說明(ι〇
但是’對複數模組12,則有必要同時送出或接收 800MHz以上之信號。此時,宜於可實行檢查之頻率帶内, 使用不同頻率帶之信號。於第19圖之例中,信號1及偉號 2二個頻率帶不同之信號,係對不同模組ι2送出或接收。 特別是對相鄰接之模組12,宜送出或接收不同頻率帶。於 第19圖之例中,係以信號1及信號2二個不同頻率帶之信 號說明,但三個以上信號亦可。例如,對於使用於藍芽通 信技術之半導體積體電路晶片,則可使用2 4〇GHz、 2.44GHz、2.48GHz三個頻率帶之信號。 於此,模組12宜如第20圖所示,經樹脂矯模,然後 以屏蔽殼9覆蓋。屏蔽殼9則諸如由鐵系材料、軟磁性材 料、導電塗料構成。特別是藉著採用軟磁性材料,不僅有 電氣屏蔽效果’且磁氣屏蔽亦可實現。又,導電塗料則成 本低。藉此,由於可減低對模組12内之電子裝置121之雜 訊,故可實現信賴性高之檢查。
於上述例中,係說明於探針頭1設置模組12,同時可 進行複數個半導體積體電路晶片之檢查之例,但並不限於 此。即,於探針頭1設置一個模組12亦可。又,不設置模 組12,而使測定檢查裝置2與探針13直接接續之半導體 檢查裝置,亦可進行複數個半導體積體電路晶片之檢查。 元件標號說明 1···探針頭 2b·.·測定檢查裝置 2···測定檢查裝置 2c···測定檢查裝置 2a…測定檢查裝置 2d···測定檢查裝置 19 591477 五、發明說明(η) 3.. .晶圓 4.. .晶圓保持體 5.. .驅動機構 6.. .驅動機構 7.. .控制裝置 9.. .屏蔽殼 12.. .模組 12a...模組 12b...模組 12c...模組 12d...模組 13…探針 31…晶片 32.. .外部端子 81.. .信號線 82.. .同軸電纜 121…電子裝置 122…類比電路 123.. .界面電路 124.. .控制電路及記憶體 125.. .電源周邊電路 126.. .面頻電路 131···銅 132···鎳 321.. .被測定檢查電路 1201…鍍鎳層 1202.. .暫時基體 1203…第1絕緣層 1203a...第 1 開口部 1204…第1配線層 1205…第2絕緣層 1205a...第 2 開口部 1206···第2配線層 1206a...接續部 1207…第3絕緣層 1207a·.·第 3 開口部 1208.. .焊料 1209…金屬凸起 1210.. .電子裝置 1211…電子裝置 20

Claims (1)

  1. 六、申請專利範圍 種檢查▲置’係用以將應組裝入電路内與電路内之電 子元件電氣接續之半導體積體電路於組裝入該電路内 前進行檢查者,包含有: 複數個探針’係用以分別接觸半導體積體電路露出 之電氣端子者; 可動探針頭,係裝設有該探針,且可相對欲檢查之 半導體積體電路移動者;及 测疋裝置,係用以產生經由該探針朝半導體積體電 路傳送之檢查輸入信號,且經由該探針接收由半導體積 體電路傳送出之檢查輸出信號,以檢查半導體積體電路 者。 2·如申請專利範圍第1項之檢查裝置,其中係進而具有一 包含檢查用電子元件之模組,又,該檢查用電子元件係 相當於該電路内之電子元件,且用以形成可與探針中之 至少一個電氣接續並經由探針檢查之半導體積體電路 及檢查用電路者。 3·如申請專利範圍第2項之檢查裝置,其中為了使探針與 模組能一起移動,係將探針及模組裝設於一可動探針頭 上。 4·如申請專利範圍第3項之檢查裝置,其中於探針頭中, 各探針之至少一部份與模組之間之位置關係經固定。 5·如申請專利範圍第2項之檢查裝置,其中檢查輸入信號 係經由檢查用電子元件傳送至半導體積體電路。 6.如申請專利範圍第2項之檢查裝置,其中檢查輸出信號 六、申請專利範圍 係由半導體積體電路傳送至檢查用電子元件。 如申請專利範圍帛2項之檢查裝置,《中模組係進一步 具有一用以與檢查用電子元件電氣連接之類比信號一 數位j吕號轉換器。 8·如申請專利範圍第2項之檢查裝置,其中測定裝置與模 組係以同軸電纜連接。 9.如申請專利範圍帛2項之檢查裝置,纟中探針係配置於 模組表面,且經由模組裝設於可動探針頭。 1〇.如申請專利範圍第2項之檢查裝置,其中模組係包含 一包圍著檢查用電子元件之屏蔽裝置,該屏蔽裝置係具 備有透磁性及導電性中至少一種。 η·如申請專利範圍第i項之檢查裝置,丨中探針係具有 以下之厚度及0.25mm以下之長度中至少一種。 12·如申請專利範圍第丨項之檢查裝置,其中探針係具有 錄層及銅層’該鎳層係用以接财導體積體電路之電氣 端子,該鋼層則用以電氣接續鎳層及測定裴置。 13·-種檢查裝置’係用以依申請專利範圍第丨項將第一 半導體積體電路及第二半導體積體電路於分別被組裝 f該電路㈣進行檢4者,又,該倾個探針係可同時 接觸第-半導體積體電路及第二半導體積體電路二者 路出之電氣端子。 14.如申請專利範圍第13項之檢查震置,其中朝第一半導 體積體電路輸入之檢查輸入信號之頻率與 體積體電路輸入之檢查輸入信號之頻率不同。 591477 六、申請專利範圍 15·如申請專利範圍第13項之檢查裝置,其中由第一半導 體積體電路輸出之檢查輸出信號之頻率與由第二半導 體積體電路輸出之檢查輸出信號之頻率不同。 I6·如申請專利範圍第13項之檢查裝置,其係可防止測定 裝置同時產生朝第一半導體積體電路輸入之檢查輸入 信號及朝第二半導體積體電路輸入之檢查輸入信號。 如申請專利範圍第13項之檢查装置,其係可防止測定 裝置同時產生朝第一半導體積體電路輸入之檢查輸入 信號及接收由第二半導體積體電路輸出之檢查輸出信 號。 種檢查方法,係用以將應組入電路内與電路内之電 子元件電軋接續之半導體積體電路於組入該電路内前 進行檢查者,包含有: 移動步驟,係使探針移動,以接觸半導體積體電路 露出之電氣端子者; k唬產生步驟,係產生經由該探針朝半導體積體電 路傳送之檢查輸入信號者; 檢查步驟,係經由該探針接收由半導體積體電路傳 适出之檢查輸出信號,藉著判斷檢查輸出信號是否正 吊’以檢查半導體積體電路者。 如申凊專利範圍第丨8項之檢查方法,其中該探針係與 檢查用電子元件電氣接續,該檢查用電子元件係相當於 忒電路内之電子元件,且用以形成可檢查之半導體積體 電路及檢查用電路者,又,藉著使探針移動,接觸半導 23 591477 六、申請專利範圍 體積體電路露出之電氣端子,則經由探針使檢查用電子 元件及半導體積體電路電氣連接,形成檢查用電路。 2〇·如申請專利範圍第19項之檢查方法,其係於探針及檢 查用電子元件裝著於可動探針頭之狀態下,使探針移 動,接觸半導體積體電路露出之電氣端子者。 21·如申請專利範圍第19項之檢查方法,其中該檢查輸入 信號係經由檢查用電子元件傳送至半導體積體電路。 22·如申請專利範圍第19項之檢查方法,其中該檢查輸出 信號係由半導體積體電路傳送至檢查用電子元件。 23· —種檢查方法,係用以依申請專利範圍第a項將第一 半導體積體電路及第二半導體積體電路於分別被組裝 於該電路内前進行檢查者,又,該複數個探針係可同時 接觸第一半導體積體電路及第二半導體積體電路二者 露出之電氣端子。 24·如申請專利範圍第23項之檢查方法,其中應朝第一半 導體積體電路傳送之檢查輸入信號之頻率與應朝第二 半導體積體電路之檢查輸入信號之頻率不同。 25.如申請專利範圍第23項之檢查方法,其中由第一半導 體積體電路輸出之檢查輸出信號之頻率與由第二半導 體積體電路輸出之檢查輸出信號之頻率不同。 26·如申請專利範圍第23項之檢查方法,其係可防止同時 產生朝第一半導體積體電路傳送之檢查輸入信號及朝 第二半導體積體電路傳送之檢查輸入信號。 27·如申請專利範圍第23項之檢查方法,其係可防止同時 24 591477 六、申請專利範圍 產生朝第一半導體積體電路傳送之檢查輸入信號及接 收由第二半導體積體電路傳送之檢查輸出信號。
    25
TW091112686A 2001-06-22 2002-06-11 Semiconductor inspection device TW591477B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001190119A JP2003007784A (ja) 2001-06-22 2001-06-22 半導体検査装置

Publications (1)

Publication Number Publication Date
TW591477B true TW591477B (en) 2004-06-11

Family

ID=19028938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091112686A TW591477B (en) 2001-06-22 2002-06-11 Semiconductor inspection device

Country Status (4)

Country Link
JP (1) JP2003007784A (zh)
KR (1) KR20030001283A (zh)
CN (1) CN1275308C (zh)
TW (1) TW591477B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202687B2 (en) * 2004-04-08 2007-04-10 Formfactor, Inc. Systems and methods for wireless semiconductor device testing
JP2006184518A (ja) * 2004-12-27 2006-07-13 Shimadzu Corp Tftアレイ検査装置
KR100705649B1 (ko) * 2005-06-07 2007-04-09 (주) 인텍플러스 반도체 패키지의 인트레이 검사 장치 및 검사 방법
US7847568B2 (en) * 2007-08-17 2010-12-07 Advanced Micro Devices, Inc. Multi-site probe
CN103424623B (zh) * 2012-05-24 2016-06-01 宸鸿科技(厦门)有限公司 电阻率量测装置
TWI598598B (zh) * 2012-07-10 2017-09-11 Humo Laboratory Ltd Chip electronic components inspection methods and inspection equipment
JP2016173354A (ja) * 2014-07-08 2016-09-29 日置電機株式会社 検査用データ作成装置、検査用データ作成方法およびプログラム
TWI636265B (zh) * 2014-09-05 2018-09-21 慧萌高新科技有限公司 Device for inspection and classification of characteristics of chip electronic parts
KR102266605B1 (ko) * 2020-10-23 2021-06-17 김철희 인쇄회로기판 검사 장치 및 방법
CN114397482A (zh) * 2021-12-20 2022-04-26 百及纳米科技(上海)有限公司 探针装置与探针控制设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224519B2 (ja) * 1997-10-13 2001-10-29 株式会社アドバンテスト ウェーハ測定治具、テストヘッド装置およびウェーハ測定装置
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
JP4713763B2 (ja) * 2000-05-18 2011-06-29 株式会社アドバンテスト プローブの位置ずれ検出方法・プローブの位置決定方法・プローブの位置ずれ検出装置・プローブの位置決定装置
KR20020016286A (ko) * 2000-08-25 2002-03-04 박종섭 웨이퍼 프루버용 프루브 카드

Also Published As

Publication number Publication date
KR20030001283A (ko) 2003-01-06
CN1275308C (zh) 2006-09-13
JP2003007784A (ja) 2003-01-10
CN1393921A (zh) 2003-01-29

Similar Documents

Publication Publication Date Title
KR100309889B1 (ko) 프로우브장치
US6399900B1 (en) Contact structure formed over a groove
US10928422B2 (en) Semiconductor testing apparatus
KR20000006268A (ko) 반도체웨이퍼검사접촉기및그의제조방법
TW591477B (en) Semiconductor inspection device
JPH02237131A (ja) 半導体icの試験装置及び試験方法
KR20090082783A (ko) Eds 공정용 프로브 카드 어셈블리
US6980015B2 (en) Back side probing method and assembly
JP2976321B2 (ja) プローブ装置
JP2014228301A (ja) 基板検査方法
JPH0799220A (ja) プローブカード、プローブカード用同軸プローブ針、及びその製造方法
JP3204146B2 (ja) コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置
JPH1144709A (ja) プローブカード
JP2814869B2 (ja) 回路基板検査方法および回路基板
KR100714569B1 (ko) 반도체 집적회로 시험장치
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
JP3458705B2 (ja) 高周波用プローブ装置
JPH0661321A (ja) コンタクトプローブピンおよび半導体検査装置
JP2000074991A (ja) 半導体チップ用パッケージの良否検査方法及びその装置とこれに用いるプローブピン構造
JPH06181246A (ja) プローブ装置
JPH0341464Y2 (zh)
JP2006308528A (ja) プローブカード
JPH026376Y2 (zh)
US20040070402A1 (en) Substrate impedance measurement
JPH0980116A (ja) 半導体チップ用ソケット

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees