TW580769B - Stacked capacitor memory cell and method of fabrication - Google Patents

Description

580769 A7 B7 五、發明説明（ 發明領城 本發明傺關於一動態隨機存取記億體（dram),更特別 的是，關於在包含有一場效應電晶體及堆昼電容器之 DRAM中使用的記億體單元，以及製造方法。 發明背景 一最重要的積體電路傺DRAM。一典型的DRAM包含一以 列及行來配置的記億體單元之陣列，每一値記億體單元 傺適用於儲存一二位元數字（bit)，其可以被控制地讀 出及讀入。為了儲存在寫入及讀取作業之間之位元，每 一個記億體單元通常包含一電容器，其與一開關串聯， 此開關通常為M0S電晶體。為了在一單一矽晶片中提供 大型記億體單元陣列，重要的是使用較少矽面積且可緊 晶 矽面 在.表 置上 放之 須 Η 必晶 體矽 晶在 i hn 關藉 開元 為單 因體 。億 元記 單種 體一 億有 記以 之所 合 ， 組中 密圓 是 不 而 部 請 先 閱 讀 背 之 注 意 事 項 再 填 寫 本 頁 此 如 之 成 果為 效因 之是 間這 空 ， 省器 節容 到電 達畳 而堆 器為 容稱 B 皮 存常 儲通 成器 形容 上電 \ί/ 密 高 及 。寸 成尺 形小 而的 面器 表容 上電 的之 片面 晶表 矽上 在的 «上 堆片 層晶 多在 由種 是此 常於 通由 其 經濟部智慧財產局員工消費合作社印製 供 提 明 發 本 〇 〇 序序 程程 之良 器改 容之 電器 些容 這電 成« 形堆 Be URU 要種 需此 很成 以形 所於 ，用 度種 PTL 概 明 發 及 體 晶 電 下 如 法 一 方 含 C 之 包法元 於方單 關之體 偽造億 明製記 發及造 本元製 單 體 億 記 之 器 容 電 « rft t t 堆 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 580769 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（> ) 首先製備一矽晶Η，並在其上表面形成具有汲極及源 極之場效應電晶體。源極區俗電氣連接到堆叠電容器之 下板面。將此電流終端描述成汲極。通常，晶片之上表 面會有一覆蓋在上面之介電層，其中除了堆昼電容器之 外，常會包含各層用於提供位元及字元線，用於寫入及 讀取記億體單元。 為了形成堆昼電容器，首先形成一接觸孔於與源極對 齊之介電塗覆層，此源極僳作為記憶體單元之儲存節點 。此孔係有利地經由各向異性的蝕刻來形成，使得孔可 以有垂直邊壁。 在孔完成後，孔傺由導體所充滿以形成一導體栓塞， 典型的是高摻雜之多晶矽，以形成對電晶體汲極之低電 阻連結以作為儲存節點β為了確保栓塞具有一個好的連 結點，最好能填出栓塞，然後再藉由化學機械磨光法 (CMP)來平面化該表面。 接下來，最好是能以一擴散阻隔層來覆蓋栓塞的上表 面，使得能與栓塞及金靥層形成一導電連接點，金屬層 最好是鉑，即是稍後澱積，並形成堆叠電容器之第一板 面，或儲存節點。此擴散阻隔層應該是對任何不應進入 金屬層的材料如多晶矽之阻隔。尤其在鉑金屬層與矽有 不好的反應時，這是特別重要的。用作阻隔層之適當材 料包括 TiN，TaSiN ,及 TiAIN。 在阻隔層形成後，其上覆蓋有一介電層。此介電層俗 影像蝕刻地形成圖案而留下一受限的部分，其在原介電 (請先閱讀背面之注意事項再填寫本頁) 、11 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 580769 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 層中位在導 表面區域將 選擇這個部 然後將一 。可選擇的 面板。 現在阻隔 器之介電層 最後，電 屬層而完成 (上面板）， 地電位。 從裝置方 體單元包含 導電型之第 隔開而形成 電栓塞的中心。介電層的受限部分之邊壁之 會大略地決定所提供的電容值，所以適常地 份。 金屬，最好是鉑，澱積在此受限部份之邊壁 是，也可以覆蓋上表面。它將是電容器之下 層被蝕刻而能符合。接箸，適用於堆叠電容 之材料層傺形成於鉑層之上。 容器像由在電容器之介電質上澱積一第二金 ，最好是鉑。這將形成電容器之第二面板 面板通常維持在一固定之電位，典型的是接 面來看，本發明俗關於一記億體單元。記億 體本體，其 二部份，由 半導 及第 電晶體，及一電 電容器僳在第一區域形成， 第一區域形成電氣接觸； 層 覆蓋該栓塞；一部份之介電層 該栓塞之上； 並與阻隔層電氣接 介電材料，圍嬈該 為電容介電質；及 料，用於作為電容 第一金屬層， 觸，用於作 介電層部份 一第二金屬 上表面 不同導 容器。 並包含 導體， ，覆蓋 在至少 為電容 之上及 ，覆蓋 器之外面板 -5 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 請 先 閱 讀 背 面 之 注 意 事 項 再 奢 之一部份具有同 電型之中間區域所 一導電栓 形成一擴 塞而與該 散阻隔， 並置放於 該阻隔層 該介電層之側壁上 器之内板面； 側壁表面 在該上述 -層 ，用於作 之介電材 580769 A7 B7 五、發明説明（4 ) 從一程序方面來看，本發明偽關於一形成記億體單元 之方法。此方法包含下列步驟：在一矽基體上形成電晶 體之隔離之源極及汲極區；在矽基體上之上表面形成一 介電覆蓋；形成一接觸孔使其在介電覆蓋之部份邊壁覆 蓋間隔區，而作為單元之儲存節點，以一導體瑱充接觸 孔以形成導電栓塞至該間隔區；在導電栓塞上形成一導 電阻隔層；在導電阻隔層上形成一介電層部份；在介電 層部份之側壁上形成一導電層，用於作為儲存電容器之 内面板；在上述導電層及適合作為儲存電容器之介電層 上形成一介電層；在介電電容器層上方形成一導電層以 作為儲存電容器之外面板。 本發明將於以下參考伴隨圖式詳加解釋。 圓忒夕簡塱說明 第1圖偽顯示典型先前技術DRAM之記億體單元之橫切 面。 第2圖係顯示記億體晶，包含堆叠電容器在其上表面 ，及 ， 第3至9圖傺顯示根據本發明，用於第2圖之記億體 單元之堆畳電容器之製備。應注意的是圖式並不按照比例。 太發明之詳细說明 第1圖顯示典型之先前技藝之記億體單元10，使用在 今日很多的DRAMS中。記億體單元10條以示意圖之方式 顯示，並具有以橫切面表示之半導體。記億單元包含一 電容器18，具有第一及第二面板18a及18b，及一絶綠之 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 580769 A7 B7 五、發明説明（ 閘效應電晶體（I G F E T )，亦被稱為金屬氧化物半導體場 效應電晶體（M0SFET)。IGFET偽形成於半導體本體（基片 11中，並包含由一部份之基片隔絶之汲極區12及源極區 13。覆蓋在部份基Η 11上並隔絶區12及13者偽介電層， 其被稱為閘極氧化物。覆蓋在層1 4上方者俗一閘極導體 15,其與DRAM之字元線耦合。覆蓋在至少一部份之汲極 者傺一接觸點16，與DRAM之位元線耦合。覆蓋在區13之 至少一部份上者俗一接觸點17，耦合至電容器18之面板 18a。電容器18之面板18 b俗典型的耦合至一固定電位， 如接地19所示。區12，被標示成汲極，在記億體單元1〇 之部份作業期間，變成源極。被標示成源極之區12，在 記億體之部份作業其間變為汲極。典型的基片1 1僳η型 導電之矽，而區12及13俗ρ型導電。對於η管道電晶體 ，基Η11傺Ρ型導電而區12及13為η型導電。藉由施加 信號至字元線及位元線，二位元數字可寫入及讀出電容 請 先 閱 讀 背 面 之 注 意 項

經濟部智慧財產局員工消費合作社印製 面中，氧閘所包 切面隔極而層中塞 横表分閘，之其栓 之上所為份料，觸 份之份，部材合接 部20部 a 之電結及 型片之22間介之線 P 基20層之為層元 之在片電Ob要物字 2 。基介R主化及 片元由一 a 一氮線 基單其 C20由矽元 矽體 ，極區2 1及位-明億Ob源於面物為-7 發記 Η 及介表化)# 本字 a 極之上氧Κ) 據一20汲20ao矽*7Γ 根納區之 Η2a為丨 示容型體基12的層 層 顯夠 η晶在 型體 圖足個電蓋 f 典導 2得兩成覆bs，種 。 第大成形物22蓋各 器，形並化極覆含

本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 580769 A7 B7 五、發明説明（k ) (未示），其連接電晶體終端至這些線。 一電容器，作為一堆叠電容器，將在溝渠23中形成並 延伸經層24至區20a。 第3圖顯示第2圖之一部份，包含區2Ga ,層24,及 接觸孔23。為了形成本發明之堆昼電容器，首先形成一 接觸孔於介電層24中以展現基Η 20之區2Ga之部份。此 接觸孔具有垂直側壁，其典型地由反應離子蝕刻（R I E ) 在由已知之光微影圖案技術所形成之光罩的控制下所形 成。 在下列的圖例中，顯示了介電層24之部份，其中形成 的有堆叠電容器，其與電晶體之η型區2Qa形成低電阻 之連接。 如第4圖所示，此接觸孔由導體材料所填充，典型的 有η型摻雜多晶矽，以在基片20之下部區域20a形成一 低電阻導電接觸栓塞2 6。典型地為了確保填充，澱積了 足夠的多晶矽，通常是由化學蒸氣澱積法（C V D )來覆蓋 介電層24之表面，而表面再由化學機槭磨充法（CMP)以 已知的形成磨光而衹留下瑱充物。 然後如第4圖所示，環繞接觸栓塞2 6之區有利地由一 導體阻隔層27所覆蓋，典型地由一導體材料，如TaSiN， 可用來限制自多晶矽瑱充之η型摻雜物之外擴散或是矽 移動。衹要夠厚就可以是一有效之阻隔物。此阻隔層俗 由介電層28所覆蓋，通常是矽氧化物，矽氮化物，或矽 氧氮化物。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 580769 A7 B7 五、發明説明（7 然後如第5圖所示，此介電層2 8係調整至層28a ,基 本上以接觸栓塞26為中心，通常其橫切面較栓塞為大， 因為其側壁之平面區基本上是電容器之面板之表面區域 然後一層金屬層29，最好是鈉，至少在介電層28a之 側壁上形成，如第6圖所示。最好的是，它也可以澱積 在介電層28 A之上表面上，如第9圖所示，於下討論。 如果想要限制層29至側壁，通常有利的是均勻地澱積鉑 於整個層28a露出的表面，然後以已知的方式移除鉑〇 然後移除阻隔層27所露出的殘留物而留下如第7圖所示 的結構。移留在層28a之側壁上的鉑層29將作為電容器 的下面板而連接到開關電晶體的電流終端，如第1圖所 請 先 閲 讀 背 之 注 意 事 項 再 填 馬 本 頁 示 圖 8 第 如 下 以 層電 屬介 金高 一 有 及具 層一 電是 介應 ，，數電有 示 CQ 常高好 器 容 1ΎΪΠΙ 為 作 ο 3 層 Β 介 層 一 積 澱 再 3 電 層存 電儲 介為 〇 以 板 ， 面鈦 上緦 之鋇 器如 容 ， 電料 為材 作之 ，器 體容 導電 好為 個作 一 以 是 3 應層 1 1 3 霄 層介 屬之 金份 。部 容 一 電 高 的最 要常 所通 一 ο 供鉑 提是 器別 容特 經濟部智慧財產局員工消費合作社印製 之晶 間過 之超 塞伸 栓延 觸會 接常 與通 份板 部面 器外 容之 電器 何容 任電 免為 避作 至31 伸層 延外 ARn ο 而齊 電對 介不 之 上 面 。表 色上 角之 6 之 2 似塞 相栓 _ 觫 扮接 中在 元 ， 單中 他例 其施 之實 列之 131 £ 陣 栏 在明 面說 表一 之在 片 米 微 5 2 ο 為 度 高 器 容 壁 側 直 垂 之 9 2 層 在大 ，徽 内特 圍個 電範三 叠之為 堆埃度 層 小 在層 係電 度介 厚之 之間 27之 層 為 度 深 之 小 大 徽 特 至 寬 之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 580769 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（J ) 第9圖顯示本發明之另一實施例，其與第8圖之實施 例非常相似，但是第7圖中之層29在層2ga上面延伸作 為層29a。層29之延伸29 a增加了堆叠電容器之電容。 因為金屬層3 1典型地在接地電位操作，其他將在接地 電位上作業之層亦連接至此。 應了解的是，在此描述之實施例僅作為説明用，應可 在不偏離本發明之精神及範圍内作各種變化。例如，氮 化矽之層可以在層2 8 a例如氣化矽及層2 9，例如鉑之間 被使用，以改良層28a，29，及29a之黏合。此外，可以 用其他的材料，只要能夠達到所需要之待性。例，除了 鉑以外，如銥，銅，金之金屬亦可用來形成電容器。相 似地，亦可使用其他之高介電材料來取代鋇緦鈦。3外 ,接觸栓塞及層2 8 a之橫切面形狀，典型的是矩形，但 亦可使其他適當之形狀以加速製造。 參考符號說明 10 .....記億體單元 11 .....半導體本體（基片） 12 .....汲極 13 .....源極 14 .....介電層 15 .....閘極導體 16,17.....接觸 18.....電容器 1 8 a , b.....第一，第二面板 -10- (請先閱讀背面之注意事項再填寫本頁)

訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 580769 A7 B7 五、發明説明（9 ) 19 .....接地 20 .....矽本體（基片） 2 1.....上表面 2 2.....介電層 23.....溝渠 2 4.....層 26.....導電接觸栓塞 28.....介電層 2 9.....鉑層 3 0.....介電層 3 1.....金靥層 (請先閱讀背面之注意事項再填寫本頁)

、11 經濟部智慧財產局員工消費合作社印製 -11- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）

Claims (1)

1. 580769 1年^月/〖曰修正/更正/補充 六、申請專利範圍 第88 1 1 6 5 Q1號「堆疊電容器記憶體單元及製造方法」專 利案 (9 2年1 2月修正） 六、申請專利範圍： 1 . 一種記憶體單元， 包含： 一半導體本體， 其具有一部份之上表面，其一導 電型之第一及第二 區係由另一導電型之中間區所分 ； 隔以形成一電晶體 > 一形成於第一區之上之電容器，包含： 一導電栓塞，其與該第一區形成電氣接觸； 一層導體，形成覆蓋於該栓塞上方之擴散阻隔； 介電層之一部份 ，覆蓋在該阻隔層之上並位於栓 塞上方； 一第一金屬層， 至少在該介電層之側壁，並與阻 隔層形成電氣接觸 ，用於作爲電容器之內面板； 一層介電材料， 共形地圍繞該介電層部份之上方 及側壁，用於作爲電容器介電；以及 ~第二金屬層， 共形地覆蓋在上述之該介電材料 層，用於作爲電容器之外面板。 2 .如申請專利範圍第 1項之記憶體單元，其中該導電 栓塞係具有一導電型之摻雜多晶矽。 3 .如申請專利範圍第 2項之記憶體單元，其中該兩個 金屬層皆爲鉑。 4 ·如申請專利範圍第 3項之記憶體單元，其中該阻隔 -1 - 580769

   六、申請專利範圍 層係一自ΤΊΝ，TaSinN，及1ΊΑ1Ν之中選擇之材料 〇 5 .如申請專利範圍第1項之記憶體單元，其中該第一 金屬層延伸至該介電層之上表面上。 6 .如申請專利範圍第3項之記憶體單元，其中該介電 層作爲鋇緦鈦電容器電極。 7 .如申請專利範圍第1項之記憶體單元，其中該半導 體本體爲矽。 8 . —種用於形成記憶體單元的方法，包含下列步驟： 在矽本體之上表面形成電晶體中分開之源極及汲 極； 在矽本體之上表面形成介電覆蓋； 形成一接觸孔，其垂直側壁在介電覆蓋之一部份， 覆蓋隔開之區，即是作爲記憶體單元之儲存節點； 以一導體塡充接觸孔以對上述之隔開區域形成一 導體栓塞； 在導體栓塞上形成一導電阻隔層； 在導體阻隔層上方形成一介電層部分； 至少在介電層部分之側壁上形成一導體層，用以 作爲儲存電容器之儲存電容器之內面板； 形成一介電層於該上述導體層及適用於作爲儲存 電容器之介電層部分上方；以及 在介電電容器層上方形成一導體層以作爲儲存電

   580769 t、申請專利範圍 容器之外面板。 9.如申請專利範圍第 8項之方法，其中接觸孔具有垂 直側壁，而形成電容器面板之導體層係鉛。 1 〇 .如申請專利範圍第 8項之方法，其中阻隔層係自 TiN, TaSiN,及 TiAIN 中選擇。 1 1 .如申請專利範圍第9項之方法，其中電容器介電係 鋇總鈦。 1 2 .如申請專利範圍第8項之方法，其中該半導體本體 係矽，該導體栓塞係多晶矽，該等金屬層係鉑，該 電容器介電係鋇緦鈦，及該擴散層係自ΤΊΝ, TaSiN， 及T 1 A 1 N中選擇。