TW574727B - Method for fabricating a semiconductor arrangement and use of an ion beam installation for carrying out the method - Google Patents

Description

574727 A7 B7 五、發明説明（1 ) 發明範疇 本發明特別相關於一種根據申請專利範圍第1項前言，用 以製造半導體裝置的方法。 發明背景 已知用於次#技術中的DRAM半導體裝置，具有深溝（DT) 電谷器及選擇電晶體’特別是根據D. Widmann、H. Mader 、Η· Friedrich等人在1990年於Springer發行的先前技藝：

Technologie hochintegrierter Schaltungen(大型積體電路技術 )第二版。為了能將DT電容器連接至選擇電晶體，必須將 DT電谷器導通連接至基板。惟此接觸或此連接（埋藏層或隱 藏接觸）只能在單石夕表面以下，在面對相關選擇電晶體的一 側存在，因此必須移除在DT電容器與選擇電晶體或基板間 的絕緣體’並以導電材料加以取代，相對地，在DT電容器 的另一側並不須產生導電連接。反之，亦可在兩側之一將 DT電谷器與基板間已存在的導電連接移除，而獲得埋藏層 。原則上接著DT電容器的兩側藉此將以不同方式處理。此 問題已根據先前技藝，藉由微影方法的方式加以解決，其 中只覆蓋DT電容器的一側，未覆蓋地區則藉由隨後的蝕刻 製私方式加以移除（見Widman、Mader，op.cit·，339頁，步 驟 11) 〇 此外，D· Widmann等人亦揭露在產生溝型結構時亦可利 用垂直表面，例如藉由界定蝕回及傾斜植入之製程步驟（同 上之82、178、282頁）。例如，已知為了產生短lDD(輕度摻 雜汲極）摻雜側面，經間隔層以約45。照射角度傾斜植入。 -4 -

574727 五、發明説明（2 發明總結 本發月的目的係提供一種方法及裝置，可用以只移除半 導體裝置溝槽或接觸孔一側上的薄膜。 、根據本發明，以具有申請專利範圍第1項特性的方法加以 達^由離子束利用孔或凹處的幾何圖案以照射角度α導 向晶圓表面。由於藉由凹處的遮蔽效應可在一側壁避免不 想要的離子衝擊，在晶圓整區可以一個方法步驟在一側移 除該層，並可正確複製。惟與習知的微影術相幸交，根據本 ^月的方法並非依賴，已因越形縮小的尺寸而日益複雜的 準確相關相互位置或兩微影板的對正；根據本發明的方法 更月b自我對正，並對微影對正具獨立準確性，同樣地亦應 用離子束裝置的使用，以實行根據本發明的方法並依該；^ 法製造半導體裝置。 如一晶圓上半導體裝置，其中想要獲得埋藏層的所有凹 處皆具有一致的幾何圖案，即可根據本發明，以簡單方式 正確複製，而在凹處一側移除條狀物並隨後產生埋藏層。 離子束有利地藉由相關繞軸旋轉的RIBE(反應離子束蝕刻） 源極而產生，此確保條狀物以優良蝕刻比加以控制選擇性 钱刻。 根據本發明的方法更有利的精微之處將在後附申請專利 範圍中詳細闡述。 附圖簡單說明 根據本發明的方法有三個典型實例，必要裝置將在以下 說明，附圖包括： -5 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐: 裝 訂 線 574727 五 、發明説明（ A7 B7 以側面圖說明藉由離子束導 圖1 a_f根據本發明第一實例，以側面圖說明藉由離子束導 向的方式而形成單側埋藏層；及 圖2a f根據本發明第二實例，以側面圖說明藉由離子束導 向的方式而形成單側埋藏層； 圖3a-b根據本發明第二實例，說明照射孔底部放大的正 圖；及 圖4a_g根據本發明第三實例 向的方式而形成單側埋藏層；及 圖5以簡化基本描述說明根據本發明所使用的裝置。 較佳實例詳細說明 圖1 a說明一晶圓上配置的半導體電路DRAM記憶單元的明 細’其中可見到在開始根據本發明的方法步驟前所有的方 法步驟（Widmann、Mader，op.cit.，338 頁，步驟 9)。此例 中，為求簡化，圖la-f只描述DT電容器1及與相關選擇電晶 體3直接鄰接的區域。DT電容器丨包括一多晶矽核心5 ,由一 圈氧化層7環繞，並將其設置在具橢圓形基底的孔9或溝槽 底部區。將孔9設置在由厚約〇·2微米（em)Si3N4光罩13覆蓋 的石夕基板11中。此例中，ShN4光罩13的頂部與DT電容器13 多晶石夕5的頂部間的距離約0.3-0.4/zm，而橢圓形短、長側 各別為0.2及0.4# m。如圖la所示，藉由濕化性均等蝕刻方 法，環狀氧化層7相對多晶矽5的頂部（圖13的箭頭處）已稍有 縮回。 根據圖11?’以約具5-10奈米（11111)厚度的$131^4條狀物15的 形式一致性地沈積一位障層，適合作為光罩用於隨後乾蝕 本紙張尺度適用中國國家搮準(CNS) A4規格(21〇x 297公釐） 裝 訂 線 五、發明説明（ 4 ) 或濕蝕製程。亦環邊覆蓋條狀物15，特別在特別在DT電容 器1的側壁及孔9的底部，或多晶矽核心5及環狀氧化層7的 頂部（圖ib)。對條狀物15材質最佳的選擇是，如為的 例子，皆可選擇性蝕刻矽及氧化矽。條狀物15的厚度約為 5-10奈米，並為一立方體，一方面仍可可靠地經隨後的離 子照射在照射區完全移除條狀物15，另一方面在非照射區 及非移除區的條狀物以足夠的厚度形成光罩，用於隨後的 環狀氧化層钱回。 使用導向離子束S以偏離常規（中斷線）的照射角度導向晶 圓，思即與位於對面照射陰影的一側相比，孔9(即DT電容 器的一側）被暴露於更密集的蝕刻或濺鍍衝擊。結果，將薄 SisN4位障層15在一側由側壁及孔底部移除（區域A，參見圖 3a)如適g進行，均將所有的半導體結構置於厚光罩 13之下’藉此由光罩保護而避免離子照射。在非照射區， 即非移除區，將在以下說明的條狀物15，代表隨後用 於移除環狀氧化層7的光罩，俾能只在先前移除條狀物15的 位置產生埋藏層1 7。根據圖lc，選取照射角度α ,令在區 域Α將條狀物15移除孔9的一半寬度Α。為了能避免將^川4 條狀物15移除過小或過大，因此最好將照射角度“設定成 將離子束s遮蔽掉約相當孔寬度Β的3/4。即使在製造不安定 或設定不準確時，這樣可確保不會在孔9的底部區移除太少 或太多的ShN4條狀物15(圖lc，參見圖3a)。 後續方法步驟中，根據圖Id,藉由高度選擇各向異性蝕 刻（箭頭處）蝕回環狀氧化層7，以隨後的均等過蝕移除殘留 574727 A7 -- B7_ 五、發明説明（5 ) ~ 一 -- 物，在在DT電容器1的一側，其上先前已由離子照射移除 ShN4條狀物1 5。如選擇性各向異性蝕刻不夠完全，則可暴 露條狀物15較低條狀物，再於隨後蝕刻步驟（未示）作為光罩。 下一步驟中，根據圖le，一致地沈積一多晶矽層19(圖le) ’並藉此在一側製造存在於DT電容器1的多晶矽核心5與矽 I 基板11的選擇電晶體3間的導電連接。 為了製造埋藏層1 7，接著均等地蝕回多晶矽層丨9。根據 圖Id以環狀氧化層蝕回所產生的開口，有足夠的多晶矽殘 留以形成埋藏層17(圖If)。之後，在移除^3队條狀物15後 ，仍在一側出現條狀物1 5 ’為在Si3N4光罩13之下製造想要 的DRAM裝置，尚需執行更多處理步驟。根據圖u ,為能在 移除ShN4條狀物1 5期間，以界定照射角度α的離子照射步 驟管理埋藏層的製造，必須在半導體電路全部孔9中，均將 埋藏層17各設置在孔9的一側，當然須將個別]〇11八]^單元的 設計列入考量。此外，當晶圓上所使用的凹處或孔具有標 準幾何圖案時’根據本發明的方法特別有效。 方法的第二典型實例為環狀氧化層的濕化性移除，為求 簡化，第一典型貧例所用參考符號仍在根據第二典型實例 的方法說明中沿用。基本上第二種方法的有利之處為，可 免除根據圖la的濕化性蝕刻步驟，結果，可因此以適合方 式提供具有埋藏層且更窄及/或更深的孔。 圖2a對應圖la詳細說明一晶圓的DRAM記憶單元，其可見 到開始本發明方法步驟前的所有方法步驟（Widmann、 Mader，op.cit·,第338頁，步驟8)。與圖^極不同之處為， -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) " ----- 574727

此例中以可比較的孔基底面積，孔9的深度約為1微米，與 第一典型實例相對，並未對環狀氧化層進行濕化性蝕回。 在第一步驟中，一致性地沈積一 SiM4條狀物15。條狀物 在後續的乾敍或濕#中作為光罩，同樣地亦具有約5 _ 1 〇奈 米厚度。S“N4條狀物15亦在週邊覆蓋！)丁電容器i或環狀氧 化層7的側壁，及孔9的底部或多晶石夕核心5的頂部（圖2b)。 隨後根據第一典型實例（圖2c)，藉由在多晶矽表面5的一 側或一部分導入離入束s的方式而移除條狀物15。由於空間 延伸的限制，僅以圖2cl及2c2詳細說明藉由離子照射而移 除條狀物15。根據圖2cl，為了使shN4條狀物15的殘留高度 仍適用於後繼的蝕刻製程，而令其至多以環狀氧化層7的寬 度（對應至石夕基板11與多晶石夕核心5間的水平距離）的方式來 形成。移除條狀物15的另一限制乃由於從製程工程觀點， 必須確保只在DT電容器1的一側可靠地形成埋藏層17(參看 圖 3a、b) 〇 後續步驟中，可藉由選擇性均等蝕刻（箭頭處）的方式蝕回 環狀氧化層7，俾使先前照射到的側壁，可在孔底以上的區 域完全移除環狀氧化層7(圖2d)。 在此側壁上，接著藉由各向異性蝕回（箭頭處）充分地拉回 環狀氧化層7，之後可再藉由進一步的均等蝕刻步驟將不想 要的氡化層殘留加以移除（圖2e)。 雖然沈積一致性的多晶矽19(圖2f中的中斷線），並在沈積 的多晶矽有後繼的均等性蝕回，由環狀氧化層7所產生的縫 隙中殘留足夠的多晶矽，以形成根據第一典型實例中的埋

裝 訂 線 -9- 本紙浪尺度適财S 8家標準(CNS) A4規格(21GX297公董了 574727 A7

藏層1 7。 圖3a及3b以放大正面圖說明，在區域b中，在橢圓孔9中 環狀氧化層7之上，以離子束S移除shN4條狀物15 ;在dt電 容器1的底部區域A(圖3a)，離子照射S照射至該底部區域； 亦說明在區域C中，根據圖2d、e，在雙層均等蝕回後將環 狀氧化層7移除（圖3b)。圖3a說明孔底部基本上為橢圓形定 界的區域，其中出現離子照射S，並根據圖2(：以角度α射入 ，而在其餘區域，半導體裝置則在底部區域由孔9的上緣所 遮蔽。在此例中，可不顧從孔9側壁反射至底部區域的照射 比例，根據圖3b，均等蝕回量約為環寬的兩倍。 裝 有別於前兩例的另一選擇，為根據第三典型實例的方法 ’其中將介於DT電容器1與連通選擇電晶體3直接鄰接區域 間的兩側形成一導電連接，首先在一側將導電連接移除， 結果即在一側產生埋藏層17(圖4a-g) ^ 訂 線 根據圖4a的製程進行情況與圖的製程進行情況與圖丨&所 示相同，將環狀氧化層7均等地蝕回（圖4b中的箭頭）。隨後 製程步驟中，沈積一致性的多晶矽層21 (圖4c)，其在孔的底 部區域週邊或兩側形成多晶矽環23，以產生多晶矽核心5與 矽基板11間的連接。之後，在多晶矽層2〖進行均等蝕回， 結果亦在孔9側壁多晶矽核心5之上移除多晶矽層2丨（圖切中 的箭頭）。根據圖4e，然後沈積一致性以3…條狀物15，然後 條狀物15根據前兩實例（圖1(：及2(：的步驟），在孔9側壁的一 側及多晶矽核心5或多晶矽環23的表面，藉由傾斜射離子束 S的方式移除條狀物15(圖4f) ^藉由多晶矽的均等蝕回（箭頭 •10-

574727 A7

574727 A7 B7 五、發明説明（9 ) 圖號說明 1 DT電容器 3 選擇電晶體 5 多晶矽核心 7 環狀氧化層 9 孑L 11 $夕基板 13 四氮化三矽（Si3N4)光罩 15 Si3N4條狀物 17 埋藏層 19 多晶矽層 21 多晶矽層 23 多晶碎壞 25 真空室 27 離子源極 29 樣本桌面 b 橢圓孔寬度 S 離子束 A 受離子照射影響之區域 B 移除Si3N4條狀物之區域 C 移除環狀氧化層之區域 a 照射角度

裝 訂 線 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

Claims (1)

1. 574727 A8 B8

   1. :種^在半導體裝置上製造遮樓層之微影方法將一 ✓專膜層’特別為四氮化二 . 俨"夕㈣ 3 4)層(15)，導引入半導 \ 处（9) ’在凹處（9)—側為了製造光罩之目的 而將該層（15)移除，其中 將離子束（s)以-角度⑷傾斜導入凹處（9),而造成只 …、射凹處（9) ^分區域，並在照射區移除該層⑴）而得到 遮樓層。 2·如申請專利範圍第旧之方法，其中在一晶圓上半導體 裝置之全部凹處（9)皆具有一致性幾何圖案。 3·如申請專利範圍第丨或第2項之方法，其中沈積一厚度約 為5-10奈米之SbN4層（15)作為薄遮檔層，該遮檔層將以 離子束（S)定圖案。 4·如申請專利範圍第1或第2項之方法，其中由一反應離子 束蝕刻（RIBE)源極產生離子束（s)。 5· 一種離子束裝置，用以半導體裝置中一凹處（9) 一側移除 一特別為Si〗N4層（15)之薄膜遮檔層，其中 將離子束裝置之離子束（S)設定在偏離凹處（9)法線之 角度)。 本紙張尺度適用中國國家搮準(CNS) Α4規格(210 X 297公釐）