TW569425B - Dynamic flip flop - Google Patents
Dynamic flip flop Download PDFInfo
- Publication number
- TW569425B TW569425B TW090130682A TW90130682A TW569425B TW 569425 B TW569425 B TW 569425B TW 090130682 A TW090130682 A TW 090130682A TW 90130682 A TW90130682 A TW 90130682A TW 569425 B TW569425 B TW 569425B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- type mosfet
- gate
- drain
- source
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
569425 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(1 ) 發明背景 1. 發明部份 本發明一般係有關動態正反器,在時脈之各不同點處 ,此在使用P型半導體基體時,防止欲進入浮動狀態之信 號線維持在基體電壓位準以下之一電壓,及在使用 N型 半導體基體時,防止欲進入浮動狀態之信號線維持超過基 體電壓位準之一電壓。 2. 有關背景技藝 圖7顯不電路圖之一例,顯不普通所用之一動態正反 器。如顯示於圖7,知道一動態正反器,此由一傳輸閘 101,一反相器102,一傳輸閘103,及一反相器1〇4構 成。傳輸閘101 ( —信號D輸入其中)輸出與時脈 C1及時脈C1X同步之一信號Μ。 反相器102反相該 信號Μ, 以輸出一信號MX。 傳輸閘103(信號MX 輸入其中)輸出與時脈C2及時脈C2X同步之一信號 Q X。反相器10 4反相該信號 Q X,以輸出一信號 Q。 圖 8顯示普通所用之動態正反器之操作。 然而,在此正反器中,當傳輸閘1 〇 1之傳導依據時脈 C1之時間停止時,信號Μ進入浮動狀態。當傳輸閘 101在傳導狀態中,及信號Μ在基體電壓位準時,由於 在時脈C1及信號Μ間在傳輸閘 101之傳導停止之時 刻所產生之寄生電容所引起之交連,信號Μ維持於在基 體電壓位準以下之一電壓。同樣,當傳輸閘103之傳導依 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 Χ297公釐) -4- 569425 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(2 ) 據時脈C2X之時間停止時,信號Μ進入浮動狀態。當 傳輸閘103在傳導狀態,及信號Μ在基體電壓位準時, 由於在時脈 C2X及信號 QX間在傳輸閘103之傳導停 止之時刻所產生之寄生電容所引起之交連,信號 QX維持 於在基體電壓位準以下之一電壓。當使用 Ρ型基體時, 基體及具有在基體電壓位準以下之一電壓之汲極間之一 ΡΝ 接面二極體接受前向偏壓,及一基體電流流過。當基體電 流流過時,產生電子。如此所產生之電子爲Ρ型基體中之 少數載子,並變爲雜散載子。雜散載子擴散於半導體基體 內。例如,在具有內建之光接收元件之半導體裝置,諸如 光電變換裝置中,由於作爲雜散載子之電子污染光接收元 件,且污染程度在整個光接收元件上並非均勻一起,故發 生一問題,引起固定型態之雜訊。 發明槪要 本發明之動態正反器之特徵爲設有開關,用以依據時 脈之時間,短路進入浮動狀態之信號線於基體方。 附圖簡述 在附圖中: 圖1爲電路圖,顯示本發明之實施例1之動態正反 器。 圖2爲有關本發明之實施例1之動態正反器之時間 圖。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇χ297公釐) -5- 569425 A7 B7 五、發明説明(3) 圖3爲電路圖,顯示本發明之實施例2之動態正反 (請先閲讀背面之注意事項再填寫本頁) 圖4爲有關本發明之實施例2之動態正反器之時間 圖。 圖5爲電路圖,顯示本發明之實施例3之動態正反 器。 圖6爲有關本發明之實施例3之動態正反器之時間 圖。 圖7爲電路圖,顯示普通動態正反器。 圖8爲有關普通動態正反器之時間圖。 主要元件對照表 1 傳輸閘 2 反相器
5 N 型 MOSFET
15 P 型 MOSFET 經濟部智慧財產局員工消費合作社印製 較佳實施例之詳細說明 本發明之轉移暫存器設有開關,用以依時脈之時間短 路欲進入浮動狀態之信號線於基體方。此可消除P型半 導體基體中在基體電壓位準以下之一電壓之保留。同樣, 可消除N型半導體基體中超過基體電壓之一電壓之保留。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -6- 569425 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(4) 實施例1 圖1爲電路圖,顯示本發明之實施例1之動態正反 器。圖2顯示本發明之實施例1中之各別信號線之時間 之例。當使用一 P型半導體基體時,在傳輸閘1中 之一 N型MOSFET之汲極連接至該傳輸閘1之 P型 MOSFET之汲極。傳輸閘1中之 N型 MOSFET之源極 連接至該傳輸閘中之 P型MOSFET之源極。傳輸閘1 如此組態。一時脈 C1輸入至傳輸閘1之 N型 MOSFET之閘極。時脈 C1之一反相信號 C1X輸入至傳 輸閘1之 P型 MOSFET之閘極。當時脈 C1到達 VDD位準及時脈C1X到達基體電壓位準時,傳輸閘1 輸出由輸入於此之信號 D反相之一信號 Μ。 一反相 器 2, 傳輸閘 3中之一 Ν型MOSFET之汲極及傳輸 閘3中之一 P型MOSFET之汲極相互連接。反相器 2(作爲傳輸閘1之輸出信號之信號Μ輸入於此)反 相信號 Μ,以輸出一信號MX。 傳輸閘 3中之N型 MOSFET之源極連接至傳輸閘 3中之 P型 MOSFET之 源極。傳輸閘3如此組態。一時脈C2輸入至傳輸閘 3中之 N型 MOSFET之閘極,及時脈C2之反相之 信號 C2X輸入至傳輸閘 3之 P型 MOSFET之閘極。 當時脈C2及時脈C2X分別到達 VDD位準及基體 電壓位準時,傳輸閘3輸出由信號MX反相之一信號 QX。 爲消除在基體電壓位準以下之一電壓之保留(此爲 本發明之一特徵),且因而抑制少數載子之產生至最低程 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先聞讀背面之注意事項再填寫本頁} 569425 經濟部智慧財產局員工消費合作社印製 A7 _ B7 _五、發明説明(5 ) 度,一 N型 M0SFET5及一 N型 M0SFET6加於普通 技術之動態正反器中,此包含一反相器4 ,作爲傳輸閘 3之輸出信號之信號 QX輸入於此,此反相該信號 QX, 以輸出一信號 Q。 在 N型 M0SFET5,作爲反相器 2 之輸出信號之信號MX輸入至其閘極,其源極連接至基體 電壓位準,及其汲極連接至信號M。在N型M0SFET6 ,作爲反相器4之輸出信號之信號 Q輸入至其聞極, 其源極連接至基體電壓位準,及其汲極連接至信號 QX。 爲方便本發明,說明傳輸閘1及傳輸閘3爲傳輸閘。 然而,取代傳輸閘者,可包括單獨之P型MOSFET或 N型MOSFET。而且,即使時脈 C1及時脈C2X接受共 接,及時脈 C1X及時脈C2接受共接,亦可消除在基體 .電壓位準以下之電壓之保留,此爲本發明之特徵。_ 圖2顯示各別信號線中時間之例。在時間1及時 間3, 當時脈C2下降及時脈C2X上升時,傳輸閘3 中之傳導停止。在傳輸閘3之傳導停止前,反相器 2 之在基體電壓位準上之輸出供應至信號QX。當傳輸閘3 之傳導停止時,信號QX並不進入浮動狀態,而是由作爲 用以短路信號線至基體方之開關之N型M0SFET5維持 於基體電壓位準,此爲本發明之特徵。由於信號QX維持 於基體電壓位準,故防止信號QX經由在時脈C2及信 號 QX間在傳輸閘 3之傳導停止時刻所產生之寄生電 容所引起之交連維持在基體電壓位準以下之一電壓。同樣 ,在時間4,當時脈C1下降及時脈C1X升時,傳輸閘 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) (請先閲讀背面之注意事項再填寫本頁) -8- 569425 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(6 ) 1之傳導停止。在傳輸閘1之傳導停止前,在信號D之 基體電壓位準上之一輸入供應至信號Μ。當傳輸閘1之 傳導停止時,信號Μ並不進入浮動狀態,而是由作爲用 以短路信號線至基體方之開關之Ν型M◦SFET5維持於 基體電壓位準,此爲本發明之特徵。 由於信號Μ維持於基體電壓位準,故防止信號Μ 經由在時脈C1及信號Μ間在傳輸閘 1之傳導停止之 時刻所產生之寄生電容所引起之交連維持在基體電壓位準 以下之一電壓。 如上述,當使用 Ρ型基體時,此保持於最低,俾基 體及具有電壓低於基體電壓位準之汲極間之一 ΡΝ接面二 極體接受前向偏壓,且如此抑制電子之產生。依據由本發 明者等及其他所執行之模擬之結果,在本發明之動態正反 器中,作爲少數載子之所產生之電子數較之普通動態正反 器減少至1/100000。 例如,在具有內建之光接收元件之 半導體裝置,諸如光電變換裝置中,作爲雜散載子之較少 電子污染光接收元件,及污染程度低。因而,防止產生固 定型態之雜訊。 實施例2 圖3爲一電路圖,顯示本發明之實施例 2之動態正 反器。圖4顯示在本發明之實施例2中之各別信號線 中之時脈之例。 當使用 Ν型半導體基體時,一傳輸閘11中之一 Ν (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 Χ297公釐) -9 - 569425 A7 B7 五、發明説明(7 ) (請先閲讀背面之注意事項再填寫本頁) 型MOSFET之汲極連接至該傳輸閘11中之一 P型 MOSFET之汲極。傳輸閘11中之N型MOSFET之源 極連接至傳輸閘11中之P型MOSFET之源極。傳輸 閘如此組態。一時脈C1輸入至傳輸閘11中之N型 MOSFET。時脈C1之一反相信號C1X輸入至傳輸閘11 中之P型MOSFET閘極。當時脈C1到達基體電壓位準 , 及時脈C1X到達 VSS位準時,傳輸閘11輸出由輸 入於其中之信號D反相之一信號Μ。 一反相器12,在 一傳輸閘13中之一 Ν型MOSFET之汲極及傳輸閘13 中之一 P型 MOSFET之汲極相互連接。反相器12(作 爲傳輸閘11之輸出信號之信號Μ輸入於其中)反相 該信號 Μ, 以輸出一信號 MX。 傳輸閘13中之N 型MOSFET之源極及傳輸閘 13中之 P型 MOSFET之 源極相互連接。傳輸閘1 3如此組態。 經濟部智慧財產局員工消費合作社印製 一時脈 C2輸入至傳輸閘 13中之 N型 MOSFET 之閘極,及時脈C2之反相之信號C2X輸入至傳輸閘 13中之 P型 MOSFET之閘極。當時脈 C2及時脈 C2X分別到達基體電壓位準及 VSS位準時,傳輸閘13 輸出由信號MX反相之信號 QX。爲消除超過基體電壓位 準之一電壓之保留(此爲本發明之特徵),且因而抑制少 數載子之產生至最低程度,一 P型 M0SFET15及一 P 型MOSFET — 16加於普通技術之動態正反器中,此包
含一反相器14,作爲傳輸閘13之輸出信號之信號QX 輸入於此,此反相該信號QX,並輸出一信號 Q。在P 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) 一 -10- 569425 Α7 Β7 五、發明説明(8 ) (請先閲讀背面之注意事項再填寫本頁) 型M0SFET15,作爲反相器12之輸出信號之信號 WX 輸入至其閘極,其源極連接至基體電壓位準,及其汲極連 接至信號 M。在P型M0SFET16,作爲反相器14之輸 出信號之信號 Q輸入至其閘極’其源極連接至基體電壓 位準,及其汲極連接至信號QX。爲方便本發明,說明傳 輸閘11及傳輸閘13爲傳輸閘。然而,取代傳輸閘者, 可包含單獨之 P型 MOSFET或 N型 MOSFET。 而且,可消除超過基體電壓位準之一電壓之保留,此 爲本發明之特徵,即使時脈C1及時脈C2X接受共同連 接及時脈C 1X及時脈C2亦接受共同連接時亦然。 圖4顯示各別信號線之時間之例。在時間5,當時 脈C2下降及時脈C2X上升時,傳輸閘13之傳導停止 。在傳輸閘13之傳導停止前,來自反相器12之在基體 電壓位準上之輸應至信號 QX。 當傳輸閘1 3之傳導停止 時,信號 QX並不進入浮動狀態’而是由作爲用以短路信 號線於基體方之一開關之P型M0SFET16維持於基體電 壓位準,此爲本發明之特徵。 經濟部智慧財產局員工消費合作社印製 由於信號QX維持於基體電壓位準,故防止信號 QX經由在時脈C2X及信號QX間在傳輸閘13之傳導 停止時刻所產生之寄生電容所引起之交連維持於超過基體 電壓位準之一電壓。同樣,在時間2,當時脈C1下降 及時脈C1X升時,傳輸閘11之傳導停止。在傳輸閘 11之傳導停止前,在信號D之基體電壓位準上之一輸入 供應至信號Μ。當傳輸閘11之傳導停止時,信號Μ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -11 - 569425 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(9 ) 並不進入浮動狀態,而是由作爲用以短路信號線至基體方 之開關之N型M0SFET15維持於基體電壓位準,此爲本 發明之特徵。 由於信號Μ維持於基體電壓位準,故防止信號M 經由在時脈C1X及信號Μ間在傳輸閘11之傳導停止 之時刻所產生之寄生電容所引起之交連維持超過基體電壓 位準之一電壓。 如上述,當使用 Ν型基體時,基體及具有電壓超過 基體電壓位準之汲極間之一 ΡΝ接面二極體接受前向偏壓 保持於最低,且如此抑制電洞之產生。例如,在具有內建 之光接收元件之半導體裝置,諸如光電變換裝置中,作爲 雜散載子之較少電洞污染光接收元件,及污染程度低。因 而,防止產生固定型態之雜訊。 實施例3 圖5爲電路圖,顯示本發明之實施例3之動態正反 器。 當使用 Ρ型半導體基體時,一 Ν型 MOSFET23 及一 Ν型MOSFET24加於時脈控制之反相器21及時 脈控制之反相器 22,以消除在基體電壓位準以下之一電壓 , 此爲本發明之特徵,且如此抑制少數載子之產生至最低 程度。時脈控制之反相器21由一時脈C1控制,當時 脈C1到達 VDD位準時,用作反相器,並反相輸入於其 中之信號D,以輸出一信號MX。時脈控制之反相器 22 (請先閲讀背面之注意事項再填寫本頁) ~^裝· -訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -12- 569425 A7 B7 五、發明説明(10) (請先閲讀背面之注意事項再填寫本頁) 由一時脈 C2控制,當時脈 C2到達 VDD位準時,用 作反相器,並反相輸入於其中之信號MX,以輸出一信號 Q。 在N型MOSFET23,作爲時脈控制之反相器 21之 輸出信號之信號MX輸入至其閘極,其源極連接至基體電 壓位準,及其汲極連接至信號 D。在 N型 MOSFET24, 作爲時脈控制之反相器22之輸出信號之信號Q輸入至其 閘極,其源極連接至基體電壓位準,及其波極連接至信號 MX。 由此電路組態,可消除在基體電壓位準以下之電壓 之保留,時脈C1及時脈C2不施加影響,如在實施例中 實施例4 圖6爲電路圖,顯示本發明之實施例4之動態正反 器。 經濟部智慧財產局員工消費合作社印製 當使用 N型半導體基體時,一 P型 MOSFET33 及一 P型 MOSFET34加於時脈控制之反相器 31及時脈 控制之反相器32中,以消除超過基體電壓位準之一電壓 ,此爲本發明之特徵,且如此抑制少數載子之產生至最低 程度。時脈控制之反相器31由一時脈C1控制,當時 脈 C1到達 VSS位準時,用作反相器,並反相輸入於其 中之信號 D,以輸出一信號MX。時脈控制之反相器32 由一時脈 C2控制,當時脈C2到達 VSS位準時,用作 反相器,並反相輸入於其中之信號MX,以輸出一信號Q 。在P型MOSFET33,作爲時脈控制之反相器31之輸 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' '~ -13- 569425 A7 B7 五、發明説明(11) 出信號之信號MX輸入至其閘極’其源極連接至基體電壓 位準,及其汲極連接至信號D。在P型MOSFET34 ’作 爲時脈控制之反相器32之輸出信號之信號Q輸入至其閘 極,其源極連接至基體電壓位準,及其汲極連接至信號 MX。由此電路組態,可消除超過基體電壓位準之電壓之 保留,時脈C1及時脈C2不施加影響’如在實施例中 1 ° 本發明可依上述形態實施,並提供優良之效果,如以 下所述。設有開關,此依據時脈之時間’使欲進入浮動狀 態之信號線短路至基體方’俾可消除p型半導體基體中在 基體電壓位準以下之電壓之保留’及可消除在N型半導 體基體中超過基體電壓位準之電壓之保留。如此產生一效 果,即少數載子之產生可減少至最低程度。 本發明可具體表現於其他形態,而不脫離其精神或基 本特性。在此申請書中所述之實施例在所有方面應視爲例 解而非限制。本發明之範圍由後附申請專利範圍指示,而 非由以上所述指示,在申請專利範圍之等效意義及範圍內 之所有更改應包含於其中。 ------ :--rh-------^^裝------訂------ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) -14-
Claims (1)
- 569425 ABCD m 六、申請專利範圍 第90 1 30682號專利申請案 中文申請專利範圍修正本 民國92年10月27日修正 1. 一種動態正反器,包含: —第一傳輸閘,包含.一第一N型 MOSFET,具有 —汲極,一源極,及一閘極,及一第一 P型 MOSFET, 具有一汲極,」源極,及一閘極,第一N型 MOSFET 之汲極連接至第一 P型 MOSFET之汲極,第一 N型 MOSFET之源極連接至第一P型 MOSFET之源極,一 第一時脈 C1輸入至·第一 N型 MOSFET之閘極,一 信號 D輸入至第一傳輸閘,當第一時脈C1在 VDD 位準時,第一傳輸閘輸出一信號 M, 第一時脈 C1之 反相信號 C1X輸入至第一P型 MOSFET之閘極,及 當反相之信號 C1X在基體電壓位準時,第一傳輸閘輸出 由信號 D變換之信號 Μ; 一第一反相器,信號 Μ輸入於其中,反相該信號 Μ,以輸出一信號 MX; 一第二傳輸閘,包含一第二 N型 MOSFET,具有 一汲極,一源極,及一閘極,及一第二P型 MOSFET, 具有一汲極,一源極,及一閘極,第二 N型 MOSFET 之汲.極連接至第二 P型 MOSFET之汲極’第二 N型 MOSFET之源極連接至第二 P型 MOSFET之源極,一 第二時脈 C2輸入至第二 N型 MOSFET之閘極,作 不紙張尺度適用中國國家標準(CNS ) 格(2】OX29*7公釐) (请先閱讀背面之注意事項再填窝本頁) 訂 經濟部智慧財產局員工消費合作社印製 569425 A8 B8 C8 __ D8 六、申請專利範圍 爲第一反相器之輸出之信號MX輸入至第二傳輸閘,當 第二時脈 C2在 VDD位準時,第二傳輸閘輸出一信號 QX ’第二時脈 C2之反相信號 C2X輸入至第二 P型 MOSFET之閘極,及當反相之信號 C2X在基體電壓位 準時’第二傳輸閘輸出由信號MX變換之信號 QX; 一第二反相器,信號 QX輸入於其中,反相該信號 QX’以輸出一信號Q; 一第三 N .型 MOSFET, 具有一閘極,一源極,及 一汲極,第一反相器所輸出之信號 MX輸入至第三 N 型 MOSFET之閘極,第三 N型 MOSFET之源極連接 至基體電壓位準,及第三 N型 MOSFET之汲極連接至 信號M;及 —第四 N 型 MOSFET, 具有一閘極,一源極, 及一汲極,第二反相器所輸出之信號 Q輸入至第四 N 型 MOSFET之閘極,第四 N型 MOSFET之源極連接 至基體電壓位準,及第四 N型 MOSFET之汲極連接至 信號 QX ^ 2· —種動態轉移暫存器,包含使用於轉移暫存器中^ 的動態正反器,其中該動態正反器包含:一第一傳輸閘, 包含一第一N型 MOSFET,具有一汲極,一源極,及 —閘極,及一第一P型 MOSFET,具有一汲極,一源極 ,及一閘極,第一N型 MOSFET之汲極連接至第一 P 型 MOSFET之汲極,第一 N型 MOSFET之源極連接 至第一P型 MOSFET之源極,一第一時脈 C1輸入至 (請先閲讀背面之注意事項再填寫本頁) ^裝· 訂 經濟部智慧財產局員工消費合作社印製 本紙张尺度逍用中國國家標準(CNS ) ( 210X 297公釐) 經濟部智慧財產局員工消費合作社印製 569425 A8 Βδ C8 D8 六、申請專利範圍 第一 N型 MOSFET之閘極,一信號 D輸入至第一 傳輸閘,當第一時脈C1在 VDD位準時,第一傳輸閘 輸出一信號 Μ, 第一時脈 Cl之反相信號 C1X輸入 至第一 P型 MOSFET之閘極,及當反相之信號 C1X 在基體電壓位準時,第一傳輸閘輸出由信號 D變換之信 號 M; 一第一反相器,信號 Μ輸入於其中,反相該信號 Μ,以輸出一信號 MX; 一第二傳輸·閘,包含一第二 N型 MOSFET,具有 —汲極,一源極,及一閘極,及一第二P型 MOSFET, 具有一汲極,一源極.,及一閘極,第二 N型 MOSFET 之汲極連接至第二 P型 MOSFET之汲極,第二 N型 MOSFET之源極連接至第二 P型 MOSFET之源極,一 第二時脈 C2輸入至第二 N型 MOSFET之閘極,作 爲第一反相器之輸出之信號 MX輸入至第二傳輸閘,當 第二時脈 C2在 VDD位準時,第二傳輸閘輸出一信號 QX,第二時脈 C2之反相信號 C2X’輸入至第二 P型 MOSFET之閘極,及當反相之信號 C2X在基體電壓位^ 準時,第二傳輸閘輸出由信號 MX變換之信號 QX; 一第二反相器,信號 QX輸入於其中,反相該信號 QX,以輸出一信號 Q; —第三 N型 MOSFET, 具有一閘極,一源極,及 一汲極,第一反相器所輸出之信號 MX輸入至第三 N 型 MOSFET之閘極,第三 N型 MOSFET之源極連接 本紙張尺度適用中國國家標準(CNS ) 格(2】〇X 297公釐) ^訂 (請先閲令背面之注意事項再填寫本頁) 569425 A8 63 C8 D8 六、申請專利範圍 至基體電壓位準,及第三 N型 MOSFET之汲極連接至 信號 Μ;及 一第四 Ν型 MOSFET, 具有一閘極,一源極, 及一汲極,第二反相器所輸出之信號 Q輸入至第四 N 型 MOSFET之閘極,第四 N型 MOSFET之源極連接 至基體電壓位準,及第四 N型 MOSFET之汲極連接至 信號 QX。 3. —種半導體裝置,包含使用於光電變換裝置中的 動態正反器,其中,該動態正反器包含:一第一傳輸閘, 包含一第一 N 型 MOSFET,具有一汲極,一源極,及 —閘極,及一第一P.型 MOSFET,具有一汲極,一源極 ,及一閘極,第一N型 MOSFE丁之汲極連接至第一P 型 MOSFET之汲極,第一 N型 MOSFET之源極連接 至第一P型 MOSFET之源極,一第一時脈 C1輸入至 第一N型 MOSFET之閘極,一信號 D輸入至第一 傳輸閘,當第一時脈C1在 VDD位準時,第一傳輸閘 輸出一信號 Μ, 第一時脈 Cl之反相信號 C1X轉入 至第一P型 MOSFET之閘極,及當反相之信號 C1X‘ 在基體電壓位準時,第一傳輸閘輸出由信號 D變換之信 號 M; 一第一反相器,信號 Μ輸入於其中,反相該信號 Μ,以輸出一信號 MX; 一第二傳輸閘,包含一第二 N型 MOSFET,具有 一汲極,一源極,及一閘極,及一第二P型 MOSFET, 本紙張尺度適用中國國家標準(CNS ) Α4規格(2】0、〆297公釐) L-------II (請先Μ·«背面之注意事項再填窝本頁) 訂 .1# 經濟部智慧財產局員工消費合作社印製 569425 A8 B8 C8 D8 六、申請專利範圍 (請先H-ti背面之注意事項再填寫本頁) 具有一汲極,一源極,及一閘極,第二 N型 MOSFET 之汲極連接至第二 P型 MOSFET之汲極,第二 N型 MOSFET之源極連接至第二 P型 MOSFET之源極,一 第二時脈 C2輸入至第二 N型 MOSFET之閘極,作 爲第一反相器之輸出之信號 MX輸入至第二傳輸閘,當 第二時脈 C2在 VDD位準時,第二傳輸閘輸出一信號 QX,第二時脈 C2之反相信號 C2X輸入至第二 P型 MOSFET之閘極,及當反相之信號 C2X在基體電壓位 準時,第二傳輸閘輸出由信號· MX變換之信號 QX; 一第二反相器,信號 QX輸入於其中,反相該信號 QX,以輸出一信號 Q; 一第三 N型 MOSFET, 具有一閘極,一源極,及 一汲極,第一反相器所輸出之信號 MX輸入至第三 N 型 MOSFET之閘極,第三 N型.MOSFET之源極·連接 至基體電壓位準,及第三 N型 MOSFET之汲極連接至 信號 Μ;及 一第四 Ν型 MOSFET, 具有·一閘極,一源痺, 經濟部智慧財產局員工消費合作社印製 及一汲極,第二反相器所輸出之信號 Q輸入至第四N 型 MOSFET之閘極,第四 N型 MOSFET之源極連接 至基體電壓位準,及第四 N型MOSFET之汲極連接至 信號 QX。 4· 一種半導體裝置,包含使用於一光電變換裝置中 的動態轉移暫存器,該動態轉移暫存器包括動態正反器, 其中,該動態正反器包含:一第一傳輸閘,包含一第一 N 本紙張尺度速用中國國家標準(CNS ) A4坭格(2】〇X297公赘) 569425 A8 B8 C8 D8 六、申請專利範圍 (請先閲令背面之注意事項再填寫本頁) 型 MOSFET,具有一汲極,一源極,及一閘極,及一第 — PM MOSFET,具有一汲極,一源極,及一閘極,第 一 N型 MOSFET之汲極連接至第一P型 MOSFET之 汲極,第一N型 MOSFET之源極連接至第一 P型 MOSFET 之源極,一第一時脈 C1輸入至第一 N 型 MOSFET之閘極,一信號 D輸入至第一傳輸閘,當 第一時脈C1在 VDD位準時,第一傳輸閘輸出一信號 M, 第一時脈 C1之反相信號 CIX輸入至第一P型 MOSFET之閘極,及當反相之信號 C1X在基體電壓位 準時,第一傳輸閘輸出由信號 D變換之信號 M; 一第一反相器,.信號 Μ輸入於其中,反相該信號 Μ,以輸出一信號 MX; 經濟部智慧財產局員工消費合作社印製 一第二傳輸閘,包含一第二 N型 MOSFET,具有 —汲極,一源極,及一閘極,及一第二P型 MOSFET, 具有一汲極,一源極,及一閘極,第二 N型 MOSFET 之汲極連接至第二 P型 MOSFET之汲極,第二 N型 MOSFET之源極連接至第二 P型 MOSFET之源極,一 第二時脈 C2輸入至第二 N型 MOSFET之閘極,作 爲第一反相器之輸出之信號 MX輸入至第二傳輸閘,當 第二時脈 C2在 VDD位準時,第二傳輸閘輸出一信號 QX,第二時脈 C2之反相信號 C2X輸入至第二 P型 MOSFET之閘極,及當反相之信號 C2X在基體電壓位 準時,第二傳輸閘輸出由信號 M)(變換之信號 QX; 一第二反相器,信號 Q X輸入於其中,反相該信號 -6- 本紙張尺度適用中國國家禚準(CNS ) A4^ ( 210X297公釐) 569425 A8 B8 C8 D8 六、申請專利範圍 QX,以輸出一信號 Q; (請先聞-tt背面之注意事項再填寫本頁) 一第三 N型 MOSFET, 具有一閘極,一源極,及 一汲極,第一反相器所輸出之信號 MX輸入至第三 N 型 MOSFET之閘極,第三 N型 MOSFET之源極連接 至基體電壓位準,及第三 N型 MOSFET之汲極連接至 信號M;及‘ 一第四 N 型 MOSFET, 具有一閘極,一源極, 及一汲極,第二反相器所輸出之信號 Q輸入至第四 N 型 MOSFET 之閘極,第四 N型 MOSFET 之源極連接 至基體電壓位準,及第四 N型 MOSFET之汲極連接至 信號 QX。 5. —種動態正反器,包含: 經濟部智慧財產局員工消費合作社印製 —第一傳輸閘,包含一第一 N 型 MOSFET,具有 一汲極,一源極,及一閘極,及一第一P型 MOSFET, 具有一汲極,一源極,及一閘極,第一N 型 MOSFET 之汲極連接至第一 ?型 MOSFET之汲極,第一N型 MOSFET之源極連接至第一 P型 MOSFET之源極,一 第一時脈 C1輸入至第一N型 MOSFET之閘極的, 信號 D輸入至第一傳輸閘,當第一時脈C1在基體電壓 位準時,第一傳輸閘輸出一信號 Μ,第一時脈 C1之反 相信號 C1X輸入至第一 Ρ型 MOSFET之閘極,及當 反相之信號 C1X在 VSS位準時,第一傳輸閘輸出由 信號 D變換之信號M; 一第一反相器,信號 Μ輸入於其中,反相該信號 (CNS)A^J^(2】0X 2974t) 569425 ABCD 經濟部智慧財產局員工消黄合作社印製 六、申請專利範圍 Μ,以輸出一信號 MX; —第二傳輸閘,包含一第二 N型 MOSFET有一 汲極,一源極,及一閘極,及一第二 P型 MOSFET,具 有一汲極,一源極,及一閘極,第二 N型 MOSFET 之汲極連接至第二 P型 MOSFET之汲極,第二 N型 MOSFET之源極連接至第二 P型 MOSFET之源極,一 第二時脈 C2輸入至第二 N型 MOSFET之閘極,作 爲第一反相器之輸出之信號 MX輸入至第二傳輸閘,當 第二時脈 C2在基體電壓位準時,第二傳輸閘輸出一信 號 QX,第二時脈 C2之反相信號 C2X輸入至第二 P 型 MOSFET之閘極,及當反相之信號 C2X在 VSS位 準時,第二傳輸閘輸出由信號 MX變換之信.號 QX; 一第二反相器,信號 QX輸入於其中,反相該信號 QX,以輸出一信號 Q; 一第三 N型 MOSFET, 具有一閘極,一源極,及 一汲極,第一反相器所輸出之信號 MX輸入至第三 P 型 MOSFET之閘極,第三 P型 MOSFET 之源極連接 至基體電壓位準,及第三 P型 MOSFET之汲極連接至‘ 信號 Μ;及 一第四 Ρ型 MOSFET, 具有一閘極,一源極, 及一汲極,第二反相器所輸出之信號 Q輸入至第四 P 型 MOSFET之閘極,第四 P型 MOSFET之源極連接 至基體電壓位準,及第四 P型 MOSFET之汲極連接至 信號 QX。 本紙張尺度適用中國國家#準(CNS ) A4说格(2I0X297公釐) J ------訂------0 (請先閲啼背面之注意事項再填寫本頁) 569425 ABCD 夂、申請專利範圍 (請先閲背背面之注意事項再填寫本頁) 6· 一種動態轉移暫存器,的使用於一轉移暫存器中 包含動態正反器,其中,該動態正反器包含:一第一傳輸 闊’包含一第一 n型 MOSFET,具有一汲極,一源極 ’及一閘極,及一第一P型 MOSFET,具有一汲極,一 源極’及—閘極,第—n型 MOSFE丁之汲極連接至第 —P型 MOSFET之汲極,第一N型 MOSFET之源極 連接至第一 P型 MOSFET之源極,一第一時脈 C1輸 入至第一N型 MOSFET之閘極的,一信號 D輸入至 第一傳輸閘,當第一時脈C1·在基體電壓位準時,第一傳 輸閘輸出一信號 Μ,第一時脈 C1之反相信號 C1X輸 入至第一 Ρ型 MOS.FET之閘極,及當反相之信號 C1X 在 V S S位準時,第一傳輸閘輸出由信號 D變換之信 號 Μ; —第一反相器,信號 Μ輸入於其中,反相該信號 Μ,以輸出一信號MX; 經濟部智慧財產局員工消黄合作社印製 —第二傳輸閘,包含一第二 N型 MOSFET有一 汲極,一源極,及一閘極,及一第二 P型 MOSFET,具 有一汲極,一源極,及一閘極,第二 N型 MOSFET 之汲極連接至第二 P型 MOSFET之汲極,第二 N型 MOSFET之源極連接至第二 P型 MOSFET之源極,一 第二時脈 C2輸入至第二 N型 MOSFE丁之閘極,作 爲第一反相器之輸出之信號 MX輸入至第二傳輸閘,當 第二時脈 C2在基體電壓位準時,第二傳輸閘輸出一信 號 QX,第二時脈 C2之反相信號 C2X輸入至第二 P 本紙張尺及適用中國國家禚準(CNS ) A4说格(2丨0X297公釐) _ g · 569425 A8 Βδ C8 _________ D8 六、申請專利範圍 @ MOSFET之閘極,及當反相之信號C2X在VSS位 準時’第二傳輸閘輸出由信號MX變換之信號QX; (請先Η讀背面之注意事項再填寫本頁) 一第二反相器,信號 QX輸入於其中,反相該信號 QX,以輸出一信號Q; —第三 N型 MOSFET, 具有一閘極,一源極,及 —汲極’第一反相器所輸出之信號 MX輸入至第三 P 型 MOSFET之閘極,第三 P型 MOSFET之源極連接 至基體電壓位準,及第三 P型 MOSFET之汲極連接至 信號Μ;及 一第四 Ρ 型 MOSFET, 具有一閘極,一源極, 及一汲極,第二反相器所輸出之信號 Q輸入至第四 P 型 MOSFET之閘極,第四 P型 MOSFET.之源極連接 至基體電壓位準,及第四 P型 MOSFET之汲極連接至 信號 QX。 經濟部智慧財產局員工消費合作社印製 7. —種半導體裝置,包含使用於一光電變換裝置 中的動態正反器,其中,該動態正反器包含:一第一傳 輸閘,包含一第一N型 MOSFET,具有一汲極,一源 極,及一閘極,及一第一 P型 MOSFET,具有一汲極,· —源極,及一閘極,第一N型 MOSFET之汲極連接至 第一P型 MOSFET之汲極,第一N型 MOSFET之源 極連接至第一P型 MOSFET之源極,一第一時脈 C1 輸入至第一 N型 MOSFET之閘極的,一信號 D輸入 至第一傳輸閘,當第一時脈C1在基體電壓位準時,第一 傳輸閘輸出一信號 Μ,第一時脈 C 1之反相信號 C 1 X 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) · 569425 A3 B3 C8 — D8__ 六、申請專利範圍 輸入至第—p型 MOSFET之閘極,及當反相之信號 C1X在 VSS位準時,第一傳輸閘輸出由信號 D變換 之信號M; (請先聞-^背面之注意事項再填寫本頁) —第一反相器,信號 Μ輸入於其中,反相該信號 Μ ’以輸出一信號MX; —第二傳輸閘,包含一第二 N型 MOSFET有一 汲極源極,及一閘極,及一第二P型MOSFET,具 有一汲極,一·源極,及一閘極,第二 N型 MOSFET 之汲極連接至第二 P型 MOSFET之汲極,第二 N型 MOSFET之源極連接至第二 p型 MOSFET之源極,一 第二時脈 C2輸入至·,第二 N型 MOSFET之閘極,作 爲第一反相器之輸出之信號 MX輸入至第二傳輸閘,當 第二時脈 C2在基體電壓位準時,第二傳輸閘輸出一信 號 QX,第二時脈 C2之反相信號 C2X輸入至第二 P 型 MOSFE丁之閘極,及當反相之信號 C2X在 VSS位 準時,第二傳輸閘輸出由信號 MX變換之信號 QX; 一第二反相器,信號 QX輸入於其中,反相該信號 QX,以輸出一信號 Q; 經濟部智慧財產局員工消費合作社印製 -第三 N型 MOSFET, 具有一閘極,一源極,及 一汲極,第一反相器所輸出之信號 MX輸入至第三 P 型 MOSFET之閘極,第三 P型 MOSFET之源極連接 至基體電壓位準,及第三 P型 MOSFET之汲極連接至 信號Μ;及 一第四 Ρ型 MOSFET, 具有一閘極,一源極, 一<紙張尺度適用中國國家楳準(cns )以说格(2)ox297公釐) · 11 - 569425 A8 Βδ C8 __ D8 六、申請專利範圍 (请先Η-τί背面之注意事項再填寫本頁) 及一汲極,第二反相器所輸出之信號 Q輸入至第四 p 型 MOSFET之閘極,第四P型 MOSFET之源極連接 至基體電壓位準,及第四P型MOSFET之汲極連接至 柄號 Q X。 8· —種半導體裝置,包含使用於一光電變換裝置中 的動態轉移暫存器,該動態轉移暫存器包括動態正反器, 其中’該動態正反器包含:一第一傳輸閘,包含一第一 N型 MOSFET .,具有一汲極,一源極,及一閘極,及一 第一P型 MOSFET,具有一·汲極,一源極,及一閘極, 第一N型 MOSFET之汲極連接至第一P型 MOSFET 之汲極,第一N型.MOSFET之源極連接至第一P型 MOSFET之源極,一第一時脈 C1輸入至第一N型 MOSFET之閘極的,一信號 D輸入至第一傳輸閘,當 桌一時脈C1在基體電壓位準時,第一傳輸閘輸出一信號 Μ,第一時脈 C1之反相信號 C1X輸入至第一 Ρ型 MOSFET之閘極,及當反相之信號 C1X在 VSS位準 時,第一傳輸閘輸出由信號 D變換之信號 M; 經濟部智慧財產局員工消黄合作社印製 一第一反相器,信號 Μ輸入於其中,反相該信號· Μ,以輸出一信號 MX; —第二傳輸閘,包含一第二 N型 MOSFET有一 汲極,一·源極,及一聞極,及一第二 P型 MOSFET,具 有一汲極,一源極,及一閘極,第二 N型 MOSFET 之汲極連接至第二 P型 MOSFET之汲極,第二 N型 MOSFET之源極連接至第二 P型 MOSFET之源極,一 •12- 本紙張尺度適用中國國家#準(CNS ) Α4说格(2]0Χ297公釐) 569425 A3 BS C8 D8 七、申請專利範圍 第二時脈 C2輸入至第二 N型 MOSFET之閘極,作 (請先閲讀背面之注意事項再填寫本頁) 爲第一反相器之輸出之信號 MX輸入至第二傳輸閘,當 第二時脈 C2在基體電壓位準時,第二傳輸閘輸出一信 號 QX,第二時脈 C2之反相·信號 C2X輸入至第二 P 型 MOSFET之閘極,及當反相之信號 C2X在 VSS位 準時,第二傳輸閘輸出由信號 MX變換之信號 QX; 一第二反相器,信號 QX輸入於其中,反相該信號 QX,以輸出一信號 Q; -第三 N型 MOSFET,·具有一閘極,一源極,及 一汲極,第一反相器所輸出之信號 MX輸入至第三 P 型 MOSFET之閘極,第三 P型 MOSFET之源極連接 至基體電壓位準,及第三 P型 MOSFET之汲極連接至 信號 M;及 一第四 P 型 MOSFET, 具有一閘極,一源極, 及一汲極,第二反相器所輸出之信號 Q輸入至第四 P 型 MOSFET之閘極,第四 P型 MOSFET之源極連接 至基體電壓位準,及第四P型 MOSFET之汲極連辑至 信號QX。 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(2】〇X297公釐) 569425 第90130682號專利申請 中文圖式修正頁;/ fs修王/更1/_以 民國92年9月19日 修正 第3圖 基體電壓基體電壓 D 1C1X C2X 第4圖 C1X C1 C2X C2 D Μ 基體電壓 ---1--- VSS位準 ! |/基體電壓 巋 _ “ 丄· _·4— QX時間1 時間2 時間3 時間4 時間5
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001004054A JP2002208841A (ja) | 2001-01-11 | 2001-01-11 | ダイナミックフリップフロップ |
Publications (1)
Publication Number | Publication Date |
---|---|
TW569425B true TW569425B (en) | 2004-01-01 |
Family
ID=18872293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090130682A TW569425B (en) | 2001-01-11 | 2001-12-11 | Dynamic flip flop |
Country Status (4)
Country | Link |
---|---|
US (1) | US6586981B2 (zh) |
JP (1) | JP2002208841A (zh) |
CN (1) | CN1365150A (zh) |
TW (1) | TW569425B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003071681A1 (en) * | 2002-02-21 | 2003-08-28 | Koninklijke Philips Electronics N.V. | Integrated circuit having reduced substrate bounce |
JP2004056454A (ja) * | 2002-07-19 | 2004-02-19 | Seiko Instruments Inc | フリップフロップとシフトレジスタ及びその動作方法 |
US6828852B2 (en) * | 2002-08-13 | 2004-12-07 | Sun Microsystems, Inc. | Active pulsed scheme for driving long interconnects |
US7427538B2 (en) * | 2002-08-16 | 2008-09-23 | Intel Corporation | Semiconductor on insulator apparatus and method |
JP4205628B2 (ja) | 2004-04-30 | 2009-01-07 | 富士通株式会社 | 高速フリップフロップ回路 |
KR100624115B1 (ko) * | 2005-08-16 | 2006-09-15 | 삼성에스디아이 주식회사 | 유기전계발광장치의 발광제어 구동장치 |
US7548102B2 (en) * | 2006-07-14 | 2009-06-16 | Freescale Semiconductor, Inc. | Data latch with minimal setup time and launch delay |
KR20080065122A (ko) | 2007-01-08 | 2008-07-11 | 삼성전자주식회사 | 고속 동작을 위한 플립플롭 |
CN102568597B (zh) * | 2010-12-27 | 2015-08-19 | 上海天马微电子有限公司 | 动态移位寄存电路以及包括该动态移位寄存电路的动态移位寄存器 |
WO2020000120A1 (zh) * | 2018-06-25 | 2020-01-02 | 崛智科技有限公司 | 动态触发器及电子设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554467A (en) * | 1983-06-22 | 1985-11-19 | Motorola, Inc. | CMOS Flip-flop |
JPS61161826A (ja) * | 1985-01-11 | 1986-07-22 | Nec Corp | 相補型misfetを用いたラツチ回路 |
US4691122A (en) * | 1985-03-29 | 1987-09-01 | Advanced Micro Devices, Inc. | CMOS D-type flip-flop circuits |
JPS6424505A (en) * | 1987-07-20 | 1989-01-26 | Sharp Kk | Logic circuit device |
JP2991039B2 (ja) * | 1994-06-16 | 1999-12-20 | 三菱電機株式会社 | 密着型イメージセンサ |
US6064246A (en) * | 1996-10-15 | 2000-05-16 | Kabushiki Kaisha Toshiba | Logic circuit employing flip-flop circuit |
JP3347625B2 (ja) * | 1996-12-24 | 2002-11-20 | キヤノン株式会社 | 光電変換装置 |
US6133565A (en) * | 1997-08-12 | 2000-10-17 | Rohm Co., Ltd. | Image reading apparatus |
-
2001
- 2001-01-11 JP JP2001004054A patent/JP2002208841A/ja not_active Withdrawn
- 2001-12-11 TW TW090130682A patent/TW569425B/zh not_active IP Right Cessation
- 2001-12-13 US US10/017,247 patent/US6586981B2/en not_active Expired - Lifetime
-
2002
- 2002-01-11 CN CN02101805A patent/CN1365150A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2002208841A (ja) | 2002-07-26 |
CN1365150A (zh) | 2002-08-21 |
US6586981B2 (en) | 2003-07-01 |
US20020093369A1 (en) | 2002-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW569425B (en) | Dynamic flip flop | |
US7375574B2 (en) | Semiconductor device | |
KR920000072A (ko) | 반도체 집적회로 | |
JPH03235517A (ja) | スイッチ回路 | |
US7260008B2 (en) | Asynchronous first-in-first-out cell | |
KR890009090A (ko) | 집적 전압 증배기 회로 | |
JP2018011108A (ja) | 信号伝達装置、および、電力スイッチング素子駆動装置 | |
GB1584056A (en) | Logic circuit using cmos transistors | |
TW417283B (en) | Voltage level shifting circuit | |
US20150244266A1 (en) | Voltage conversion circuit and electronic circuit | |
TW379499B (en) | Active pixel sensing cell | |
TW529246B (en) | Symmetric clock receiver for differential input signals | |
TW305956B (zh) | ||
US6462602B1 (en) | Voltage level translator systems and methods | |
JP3519001B2 (ja) | ラッチ回路およびフリップフロップ回路 | |
TW201021411A (en) | Pad circuit for the programming and I/O operations | |
KR102550987B1 (ko) | 센서 장치 및 그것의 검사 방법 | |
JPS62272722A (ja) | Ttl論理レベルcmos入力バツフア | |
KR890001283A (ko) | 발생기 회로 | |
KR960032770A (ko) | 박막 반도체 집적 회로 | |
García et al. | High performance single supply CMOS 0.45–1 V input to 1.1 V output level up shifter | |
TW200926596A (en) | Low power double-edge triggered flip-flop | |
TW447191B (en) | Method and apparatus for measuring setup test in dynamic complementary oxide semiconductor (CMOS) silicon on insulator (SOI) logic circuits | |
TW300306B (en) | Address change detecting circuit device and method thereof | |
TW385382B (en) | Timing signal generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |