TW567672B

TW567672B - Signal converting system having level converter for use in high speed semiconductor device and method therefor

Info

Publication number: TW567672B
Application number: TW091100954A
Authority: TW
Inventors: Nam-Seog Kim; Uk-Rae Cho; Kwang-Jin Lee
Original assignee: Samsung Electronics Co Ltd
Priority date: 2001-10-09
Filing date: 2002-01-22
Publication date: 2003-12-21
Also published as: DE10212950B4; DE10212950A1; US20030067323A1; JP2003152526A; KR20030030218A; JP4128834B2; KR100422447B1; US6583647B2

Description

567672 A7

裝訂

線 567672 A7 B7 五、發明説明（2 ) 終端，NMOS電晶體Nl，N2將其汲極終端連接到該PMOS電晶體配對P1，P2的該汲極終端，且其中其閘極終端接收一輸入信號DIN及一反相的輸入信號，一第一反相#11，用以接收做為一運作功率電壓的一第一功率電壓VDD，並反相該輸入信號DIN的一位準，而一第二反相器12，用以接收做為一運作功率電壓的一第二功率電壓vddq，並連接到該PMOS 電晶體P2的一汲極終端，以藉此反相一輸出節點N02的一信號位準。在DIN處的該第一功率電壓VDD之位準係低於該第二功率電壓vddq之位準，且對應於一内部電壓位準。該第二功率電壓vddq的位準對應於該介面電壓位準。該位準轉換器之運作如下述，藉以轉換具有一内部電壓位準之輸入信號到具有一介面電壓位準之輸出信號。當該輸入信號DIN輸入成一 CMOS邏輯位準“高”時，可開啟該NMOS電晶體N1，而關閉另一個NMOS電晶體N2。因此，關閉該PMOS電晶體P1，而該PMOS電晶體P2的一閘極電壓降低到0 V，而開啟該PMOS電晶體P2。因此，該節點 N02由於該第二功率電壓vddq的一位準之影響而成為邏輯‘‘ 高”。該節點N02的“高’’位準係由該第二反相器12所反相，並在該輸出終端DOUT處輸出成一 “低”位準。在該輸出終端 DOUT處的“低”位準大致為0 V。當該輸入信號DIN係輸入成一邏輯“低’’時，關閉該NMOS 電晶體N1，而開啟另一個NMOS電晶，體N2。因此，開啟該 PMOS電晶體P1，而該PMOS電晶體P2的該閘極電壓上升到該第二功率電壓vddq的一位準，藉此關閉該PMOS電晶體P2 -5- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 567672 五、發明説明（3 。因此，該節點N02的該電壓位準變“低，，。該節點n〇2的“ 低，，位準係由$第二反相器12所反才目，並在該輸出終端 DOU丁處輸出為一“南”位準。在該輸出終端⑽^丁處的該“低 ’’位準係等於該介面電壓位準。在這種處理中，一具有一振巾田0 V/VDD的輸入化|虎可轉換成具有一振幅v之輸出信號。仁疋，其有一問題。因為圖2所示的該位準轉換器具有轉換器特性，如圖3所示，其很難施加這種位準轉換器到一具有南速運作的半導體裝置。圖3所示為輸入/輸出信號的波形，在施加該輸入信號DIN之後，其用來產生該輸出信號 DOUT的犄間D對於高速運作而言太長。該延遲時間d係由 k種靜怨電路的運作特性所造成。這種靜態電路需要一重 S 4間，其係當偏移一信號時，由於拉升及下降電流之衝突所造成。這種重疊時間造成其運作之延遲，並因此而降低高速反應。此外，如圖3所示，雖然該輸入信號的脈衝工作比例為50%，該“低，，區域丁！及該“高，，區域丁2彼此並不相同，其係由位準轉換器的差動放大器形式特性所造成。其原因在於當一信號由“低，，偏移到“高，，，及一信號由“高，，偏移到 “低”時’其反應特性彼此不同。因此，在圖2中的位準轉換器用來轉換位準之時間相當$，因此有—問題是一輸出信號的工作比例不同於一輸入信號的工作比例。

Michael P· Mack所提出的美國專利us 6,175,248，其於 2001年1月16曰立案’揭示了一邏輯位準轉換器。的專利係關於一種脈衝寬度失真修正邏輯位準轉換器，用以轉本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公爱） -6 - 567672 A7 _____ B7 五、發明説明（4 ) 換一小的擺動差動邏輯信號成完整擺動互補cM〇s信號，而保持該原始信號的脈衝寬度。該轉換器包含一接收器電路，用以接收該差動輸入信號，及一轉換器電路，用以轉換泫差動輸入信號到第一及第二輸出信號，並包含一閂鎖裝置，用以閂鎖該第一及第二輸出信號來輸出具有與該差動輸入信號相同脈衝寬度的一單一末端信號。但是，在Mack專利中所描述的該位準轉換器具有一缺點，因為該轉換器藉由使用接收一共同差動輸入信號的該第一及第二轉換器的第一及第二輸出信號（例如具有長延遲的長脈衝）來執行設定及重置一閂鎖，其在一位準轉換運作當中耗用時間較長。其原因在於每個該第一及第二轉換器具有相對於一上升信號及一下降信號之延遲時間T1及丁2,而該閂鎖僅接收來自該第一及第二轉換器的一上升信號，以藉此執行設定及重置運作。因此，其缺點在於因為一晶片的效能在當上述的位準轉換器使用在一半導體裝置中時降低’一習用的位準轉換器並不適用於在其運作當中需要一而速反應的一半導體裝置。發明概要本發月的目的在於提供用以高速地轉換位準之高速位準轉換器。本發明另-目的在於提供可最小化—晶片的效能降低之位準轉換器。本發明另一目的在於提供一信號轉換裝置，藉此花在位準轉換的4間可最小化，而一位準轉換的信號之工作比例

五、發明説明（

成為相等於—輸人信號的—工作比例。本發明另一目的在於提供一古、土虎轉換裝置及其信號轉換々法’用以輸出具有盘一齡户 /、彳5谠相同脈衝寬度的一單一末端信號。 · 本發明另一目的在於提供一位位旱轉換态及一位準轉換方法’其可適用於需要高速反應特性之高速半導體裝置。本务明另一目的在於提供一 ^ Μ ^ m tl 唬轉換裝置及其信號轉換方法，其可適用於需要高速反岸特性疋久恶符f生之同速+導體記憶體裝置’並產生具有與一差動輸入信號相同脈衝寬度的一位準轉換的輸出信號。根據本發明來完成上述目的之一方面，_位準轉換器包含一轉換部份，用以回應於—輸入信號而輸出與一輸入信號不同位準的一位準轉換信號，一延遲部份，用以延遲該轉換部份該位準轉換的信號一預定的時間，及一自行重置 4伤用以回應於该延遲部份的該延遲的位準轉換信號而產生重置彳5號，以將其輸出到該轉換部份，以便做為輸出的該位準轉換信號之脈衝寬度可設定為相等於一預定的延遲時間與一内部運作延遲時間之總和。根據本發明一方面，一用以轉換輸入為差動輸入信號之一第一輸入信號及一第二輸入信號之信號轉換裝置，其包含一第一轉換器，用以轉換該第一輸入信號並輸出，一第一轉換器’用以轉換該第二輸入信號並輸出，及一閃鎖部份，用以回應於該第一及第二轉換信號來輸出具有與該差 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 567672 A7 B7

五、發明説明（6 ) 動輸入信號相同脈衝寬度的一單一末端信號根據本發明一方面，一位準轉換方法包含以下步驟，回應於一輸入信號而輸出具有與一輸入信號不同位準之位準轉換化唬，延遲該位準轉換信號一預定的延遲時間，回應於該延遲的位準轉換信號來產生一重置信號，並藉由該重置信號控制該位準轉換信號，以便做為輸出的該位準轉換 #唬的一脈衝寬度設定為相等於該預定延遲時間與一内部運作延遲時間之總和。根據本發明一方面，一種適用於一半導體裝置的信號轉換方法，其包含以下步驟，經由每個獨立的路徑來接裝收輸入為差動輸入信號的一第一輸入信號及一第二輸入信號，回應於該第一及第二輸入信號的每個偏移來分別訂

地產生第一及第二轉換信號的脈衝形式，及回應於該第及第一轉換信號來輸出一單一末端信號做為一輸出信唬，其具有對應於該第一及第二輸入信號的脈衝寬度之一脈衝寬度。 Μ式簡單說明本發明的好處將藉由其較佳的具體實施例，並參考所附圖面之詳細說明而更為瞭解，其中·· 圖1所不為在一半導體裝置的内部電壓位準中一降低趨勢的圖形。圖2所示為一常用位準轉換器的電路圖。圖3所不為由圖2所示的輸入/輸出信號之時序圖。 -9 ·

7 五、發明説明（圖4所示為根據本發明—較佳具體.實施例之位準轉方塊圖。、。< 圖5所示為圖4所示該位準轉換器之詳細電路圖。圖6所示為圖5之位準轉換器之運作時序圖。圖7所示為圖4的另一個位準轉換器之詳細電路圖。圖8所示為包含圖4的該位準轉換器之信號轉換系統的方塊圖。圖9所不為圖8之信號轉換系統的詳細電路圖。圖1〇到12所示為說明圖8的該信號轉換系統的不同運作形式之運作時序圖。圖13所示為圖9之信號轉換系統的運作時序模擬之波形圖。輕佳具體_實施例詳纟m _明在下文中，本發明將參考圖4到13的所附圖面來詳細地說明。其必須注意到，在整個所附圖中所使用的類似參考編號係為了簡化說明及解釋來代表類似或同等的零件或部份。同時，在以下的說明中，規格將用以提供關於本發明的 70整瞭解。璧十本技藝之專業人士將可瞭解到'，纟發明可不使用該規格而達到。其將省略關於熟知功能及結構的詳細描述，以突顯本發明的關鍵點。圖4所示為根據本發明一較佳具體實施例的一位準轉換器之方塊圖。邊位準轉換器包含一位準轉換部份i i 〇 , 一延遲邓伤120及一自行重置部份130。該位準轉換部份n〇回應於本紙張尺度it财g g家標準(CNS) A4規格(210X297公爱] -10- 567672 A7

裝訂線

五、發明説明（9 ) ’並延遲該位準轉換信號贿-預定的延遲。因為該延遲部份12G包含奇數的反相器，其輸幻為該位準轉換信號OUT的該反相。該自行重置部份130包含一 pM0S電晶體131，其源極連接到一第一功率電壓VDD,其係低於該第二功率電壓vddq。 PMOS電晶體132係提供將其源極連接到該1>1^〇§電晶體 131的一汲極，而其閘極接收該輸入信號m。一 νμ〇§電晶體133將其汲極連接到該PM〇s電晶體132的一汲極，而其閘極接收該信號B〇PMOS電晶體136, 137將其於源極連接到該第二功率電壓VDDQ，而纟閘極係交叉連接到其沒極。一 NMOS電晶冑134將其汲極·源極通道連接在接土也與該讀⑽ 電aa體1 36的汲極之間，而其閘極連接到該NMOS電晶體的/及極’及一 NMOS電晶體135。該NMOS電晶體135 將其沒極連接到該PMQSf晶體137的一汲極，其閘極接收 4第功率電壓VDD，且其源極亦連接到該nm〇S電晶體 13 3的該汲極。 .β參考圖6 ’其可看出本發明的轉換器快速地轉換電壓位準亚具有優於那些習用轉換器的反應特性。圖6所示為圖 5所不的該位準轉換器之運作時序，其運作說明如下。 °月參考圖5及6 ’每個該預充電節點Ν01及重置節點Ν03 在早期狀態維持一邏輯‘‘高，，位準，如圖6中波形OUT及波形A所不。該“高，，位準對應於該第二功率電壓VDDQ。當該 ' ϋ b N仏輸入為在這種早期狀態下的波形IN，如圖ό所 -12- 567672 A7 B7 五、發明説明（丁名NMOS電日日體113回應於該信號m的一上升邊緣糊而開啟。該預充電節點N01，其代表該〇u 丁信號，其受偏移 410到-低位帛，如圖6之波形所#。該延遲部份12〇回應於偏移到-低位準之波形out而輸出一高位準的信號42〇，如圖6之波形B所示。波形B係在受延遲一預定延遲時間之後輸出，且具有與現在偏移到一低位準之位準轉換信號丁相反之相位。當在該自行重置部份130中NM0S電晶體133回應於一同波形B而開啟時，在該NM〇s電晶體丨33的該汲極處輸出之波形Cx偏移430到一低位準。因此開啟該NM〇S電晶體135，而關閉該PM〇s電晶體136，且藉此出現在該·重置即點N03的該重置信號A受偏移44〇到一低位準，如波形a所示。田ό亥重置節點n〇3偏移到一低位準，開啟在該位準轉換部份110中該PM0S電晶體111，並提高節點Ν〇丨到一高位準。因此’該位準轉換的信號OUT成為高450:，而該位準轉換的信號OUT呈現為一脈衝形式的信號。當波形OUT偏移到一高位準，該延遲部份b的輸出b受偏移460到一低位準，而開啟該pM0S電晶體132 ,且藉此出現在該NM0S電晶體133的該汲極處之波形c受偏移470到一高位準’如波形C所示。因此，因為開啟該nm〇S電晶體134 及該PM0S電晶體137，而關閉該NMOS電晶體135及該 PM0S電晶體136 ’該重置信號a受偏移480到一高位準，如圖6中波形A所示。該做為該波形out的一輸出終端之預充電節點N01由該第二功率電壓VDDQ所預充電，而該重置節 -13- I紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) '— 裝訂 567672

”’占NO3則、、隹持在一低位準。如圖6所示，該位準轉換信號 out的忒低脈衝寬度可設定為約等於該自行重置部份13〇的該延遲部份120與該内部運作延遲之總和。依此方式，因為用來轉換一輸入信號由第一功率電壓VDD到該第二功率電壓VDDQ之延遲時間僅為開啟該^^“仍電晶體113所佔用的該延遲，因此產生高速反應特性。圖7所不為本發明另一個具體實施例之詳細電路圖。該位準轉換部份210包含一 PM0S電晶體211，其源柽連接到一第二功率電壓VDDQ , — NMOS電晶體213將其汲極連接到該電晶體2 1 1的該汲極，而其閘極接收該輸入信號IN，而另一個NMOS電晶體214將其汲極連接到該NMOS電晶體213的一源極。一包含PMOS及NM0S電晶體215, 216的反相器以丨可提供將其輸入終端連接到該PMOS電晶體2 11的一汲極。該 PMOS及NMOS電晶體2Π，214的閘極可連接，並做為接收重置k號的重置節點。一預充電節點做為該pM〇s電晶體 2 1 1的一：；及極。該延遲部份220包含複數個反相器，例如一反相器22丨接收及反相遠位準轉換的信號out，並將其延遲一延遲單位 ’一反相器222反相該反相器221的一輸出，並將其延遲一延遲單位。該反相器221-222做為一延遲串鏈，並延遲該位準轉換信號OUT—預定的延遲。因為該延遲部份220包含一偶數的反相器’其輸出信號係相同於該位準轉換的信號 OUT，但受延遲一預定的延遲時間。本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公爱)

裝訂

線 567672 A7 B7 五、發明説明（12 ) 該自行重置部份230包含一 PMOS電晶體231，其源極連接到該第一功率電壓VDD，其具以比該第二功率電壓VDDQ要低的電壓，一PMOS電晶體232將其源極連接到該PMOS電晶體231的一汲極，而其閘極接收該輸入信號IN，一 NMOS電晶體233將其汲極連接到該PMOS電晶體232的一汲極，而其閘極接收該延遲部份220的一輸出，PMOS電晶體234, 235將其源極連接到該第二功率電壓VDDQ，而其閘極交叉連接到其汲極，一 NMOS電晶體237將其汲極-源極通道連接到接地與該PMOS電晶體235的一汲極之間，而其閜極連接到該 NMOS電晶體233的一汲極，一 NMOS電晶體236將其汲·極連接到該PMOS電晶體234的一汲極，其閘極接收該第一功率電壓VDD，而其源極連接到該NMOS電晶體233的一汲極，而一 NMOS電晶體238具有其汲極接收該位準轉換部份2 10的一輸出，其閘極連接到該NMOS電晶體237的一汲極，而其源極連接到接地。此具體實施例亦顯示非常高速的特性。圖7之裝置的運作時序係相同於圖6所示者，除了該位準轉換的信號OUT之波形係反相於圖6中所示的波形OUT。圖8所示為根據本發明具體實施例，藉由使用圖4所示的該位準轉換器所建構的一信號轉換裝置之方塊圖。如圖8所示，用以轉換該第一及第二輸入信號Αρ〇$，Aneg之信號轉換裝置，其係接收為差動輸入信號，其包含一第一位準轉換

器100，用以轉換該第一輸入信號來產生一第一轉換信號B -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

線 567672 A7

’-第二位準轉換器2〇〇,用以轉換該第二輸入信號來產生一第二轉換信號C，及一閂鎖部份3〇〇,用以回應於該第一及第二轉換信號B、c來輸出具有與該差動輸人信號相同脈衝寬度的-單一輸出信號D。圖8的該信號轉換裝置之時序可藉由改變該第-及第二轉換器，2⑼的内部結構來改變，其係使用關於圖5及7所述的一個或兩個該具體實施例，藉此產生如圖1 0, 1 1，12所示的變化運作時序。圖10所示為該例中，該第一及第二轉換器1〇〇, 2〇〇輸出所有A第及弟一轉換^號B、C成為向脈衝。圖η所示為該例中，該第一及第二轉換器1〇〇, 2〇〇輸出所有該第一及第二轉換信號B、C成為低脈衝。圖12所示為該例中，該第一及第二轉換器100，200分別輸出該第一及第二轉換信號B、匸成為-低脈衝及一高脈衝。圖1〇, "，12代表該輸出信號d 係輸出成具有一脈衝寬度之低信號，其相同於根據該閂鎖部份300的一運作之差動輸入信號的脈衝寬度。該信號轉換裝置現在將參考圖9來解釋，且其運作係參考圖12及13的運作時序圖來解釋。圖9所示為圖8所示之信號轉換裝置之具體實施例的詳細电路圖。έ玄^號轉換裝置包含一第一轉換器1〇〇，一第二轉換器200及一閂鎖部份300。此處，我們已選擇該第一轉換器100具有與圖5所示的相同結構，而該第二轉換器2〇〇具有與圖7所示的相同結構。該閂鎖部份3〇〇包含pM〇s&NM〇s -16- 電晶體331，3 32，其運作為拉升及下降電晶體，及一包含反

裝訂

線 567672 A7 ___ B7 1、發明説明（14 ) "~~一 ' " 相器333，334的反相器閂鎖L2。在圖9所示的電路可利用於需要高速反應的一半導體裝置中一輸出缓衝器。該第一轉換器100的輸入信號係標示為D〇U，而該第二轉換器2〇〇的該輸入信號係標示為DOS。該輸入信號DOU及DOD係做為差動輸入信號。請參考圖9及12，當該輸入信號d〇U輸入為:該波形Ap〇s, 該第一轉換器1〇〇回應於該波形Ap〇s的一上升邊緣來輸出該第一轉換信號B(也在圖9中標示為D0U0)。該第一轉換信號 B的脈衝寬度D 1之延伸及降低可藉由控制包含在該延遲部伤120中的反相器數目來決定。該第一轉換器五⑻的詳細運作與圖5及6相同。在該閂鎖部份3〇〇中的PN1〇s電晶體33 1在當該波形B成為低時，即可開啟。因此，該第二功率電壓 VDDQ以一咼位準輸入到為閂鎖[2一元件之反相器333的一輸入終％。5亥反相器3 3 3輸出一低信號到該輸:出終端，其標不為D0UT，如圖12的波形D所示。該信號藉由該閂鎖乙2的該閂鎖運作而維持在一低位準，即使該PM〇s電晶體33丨在嬴波形B成為南4關閉。為了說明的目的，可假設該閂鎖^2 在早期狀態下具有一高位準。如上所述，在該例中，該問鎖L2可設定以輸出一低信號，該閂鎖維持這樣的設定，直到由該NM0S電晶體N1的一開啟運作所重置。波形D在當波形AP0S成為高時，立即偏移到一低位準，因此該輸出信號可高速地反應於一輸入信號的該上升邊緣。在忒例中，该輸入信號〇〇D可輸入成圖12的波形Anu , -17- 本紙張尺度適财國國家標準(CNS) A4規格(210 X 2b7公爱) 567672 五、發明説明（15 該第二轉換器200回應於波形Aneg的一上升邊緣而輸出該第一轉換信號C，其係由參考符號A2所表示。該第二轉換器 200的詳細運作係相同於先前所述。在該閂鎖部份300中該NMOS電晶體332在當波形c偏移到一咼位準時即可開啟。該閂鎖L2的該反相器333之輸入終端因此成為低，藉此來重置該閂鎖L2。標示為〇〇1；丁的該輸出終端即藉由該轉換器333的運作來輸出一高信號，如圖12的波形D所示。該高信號由閂鎖L2所保持，即使‘1^%〇8電晶體 332可關閉。如上所述，在該例中，閂鎖。可重置以輸出一向信號，該信號維持受閂鎖，直到該PM〇s電晶體33丨開啟為止。叫參考圖12中的波形D，該輸出信號DOU丁具有與該差動輸入信號DOU，DOD相同的脈衝寬度，而用於位準轉換的整個延遲時間丁1+丁2為最小化，藉此造成高速反應特性。圖13所示為根據圖9之運作時序的模擬波形。圖η表示一低脈㈣嶋在-卿的上升邊緣處產生，而_高脈衝 DODO在DOD的上升邊緣處產生。一最終信號D〇u丁可比圖3所示的該輸出點更早得到，而該工作比例可維持而沒有改變。其優點在於，根據本發明較佳的具換-信號位準的時間為最小化，而一輸出信號的:= 可相同於一輸入信號的工作比例，藉此最小化一晶片效能的降低。應明白，此處所揭示的所有物理量，除非另外明確地標本纸張尺度適财國國家標準(CNsi A4規格(21GX297公爱)_ 18- 567672 A7 B7 五、發明説明（' ·~--- 不，其不需要視為準確地等於所揭示的數量，而是約等於揭示的數里。再者，僅缺少一修飾詞，像是，，大約，，等，其不應視為明確表示任何這種揭示的物理量為一準確的量，無論這種修飾詞的使用是否係關於此處所揭#的任何其它物理量。莓已經顯不及說明輕住的g s* . A . ? , 兀乃罕乂佳的具體貫施例之後，在不背離本务明的精神及範圍之下，可餅直隹 Γ J對具進仃不同的修正及取代。因此，應明白，本發明僅藉由今明氺门m秸田況明來描述，而這種已在此揭示的說明及具體實施例並不岸賴& J个應視為對於申請專利範圍之限制。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims

卜*If A 8 B8 C8 D8 567672 第091100954號專利申請案中文申凊專利範圍替換本(92年9月）六、申請專利範圍 1· 一種位準轉換器，其包含一轉換部份，用以回應於一輸入信號來輪出一具有不同於一輸入信號之位準的一位準轉換的信號；一延遲部份，用以延遲該轉換部份的位準轉換的信號達一預定的時間；及一自行重置部份，用以回應於該延遲部份的延遲的位準轉換信號來產生一重置信號，以將其輸出到該轉換部份，以便做為輸出的該位準轉換的信號之脈衝寬度可設定為相等於一預定延遲時間與一内部運作延遲時間之總和。 2·如申請專利範圍第1項之位準轉換器，其中該位準轉換信號具有一比該輸入信號的脈衝寬度要短的脈衝寬度。 3·如申請專利範圍第1項之位準轉換器，其中該位準轉換信號具有比該輸入信號的位準要高的位準。 4· 一種位準轉換器，其包含：一轉換部份，其具有一預充電節點及一重置節點，用以回應於一輸入信號來輸出一透過該預充電節點具有與一輸入信號不同位準之位準轉換信號；一延遲部份，用以延遲該轉換部份的該位準轉換的信號一預定的時間；以及一自行重置部份，用以回應於延遲部份的該延遲的位準轉換信號來產生一重置信號’以將其輪出到該轉換部份的重置節點，以便做為輸出的該位準轉換的信號之脈衝寬度可設定為相等於一預定延遲時間與一内部運作本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) D8 六、申請專利範圍延遲時間之總和，且該預充電節點可預先充電。如申請專利範圍第4項之位準轉換器，其中該位準轉換部份包含：一PMOS電晶體，其源極連接到一第二功率電壓，其汲極連接到一節點，而其閘極連接到一重置節點；一第一 NMOS電曰曰曰體，其；;及極連接到該節點，而其問極接收該輸入信號；以及第一 NMOS電晶體，其汲極連接到該第一NM〇s電晶體的一源極，而其閘極連接到該重置節點。 6.如申請專利範圍第5項之位準轉換器，其中該延遲部份包含奇數的反相器，該等反相器接收該位準轉換的信號，以延遲一預定的延遲時間。 7·如申請專利範圍第6項之位準轉換器，其中該自行重置部份包含：一第一自行重置PMOS電晶體，其源極連接到一低於該第二功率電壓的第一功率電壓；一第二自行重置PMOS電晶體，其源極連接到該第一自行重置P Μ 0 S電晶體之一沒極，而其閘極接收該輸入信號；一第一自行重置NMOS電晶體，其汲極連接到該第二自行重置PMOS電晶體之一沒極，而其閘極接收該延遲部份的一輸出信號；第三及第四自行重置PMOS電晶體，其源極連接到該第二功率電壓，而其閘極交叉連接到其汲極； -2- 木紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

一第二自行重置NMOS電晶體，其汲極-源極通道連接在接地與該第一自行重置PMOS電晶體的一汲極之間 ’而其閘極連接到該第一自行重置NMOS電晶體的一沒極；以及一第二自行重置N Μ 0 S電晶體，其汲極連接到該第四自行重置PMOS電晶體的一汲極，其閘極接收該第一功率電壓，而其源極係連接到該第一自行重置NMOS電晶體的一沒極。 8· —種位準轉換器，其包含·· 一轉換部份’其具有一預充電節點及一重置節點，用以回應於一輸入信號來透過一輸出節點輸出一具有與一輸入信號不同位準之位準轉換信號；一延遲部份’用以經由該輸出節點接收並延遲該轉換部份的位準轉換的信號達一預定的時間；及一自行重置部份，用以回應於該延遲部份的延遲的位準轉換信號來產生一重置信號，以將其輸出到該轉換部份的該重置節點，以便做為通過該輸出節點之輸出的該位準轉換的信號之脈衝寬度可設定為相等於一預定延遲時間與一内部運作延遲時間之總和，且該預充電節點可預先充電。 9·如申請專利範圍第8項之位準轉換器，其中該位準轉換部份包含：一 PMOS電晶體，將其源極連接到一第二功率電壓 ’其没極連接到該預充電節點，而其閘極連接到該重本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 567672 A8 B8 C8 D8 六、申請專利範圍置節點；第NMOS電晶體，其沒極連接到該預充電節點，而其閘極接收該輸入信號；一第二NMOS電晶體，其汲極連接到該第一 nm〇s電晶體的一源極，而其閘極連接到該重置節點；以及一反相器，其連接在該預充電節點及輸出節點之間〇 10•如申請專利範圍第9項之位準轉換器，其中該延遲部份包含一偶數的反相器。 11.如申請專利範圍第10項之位準轉換器，其中該自行重置部份包含：其源極連接到低於該其源極連接到該第一而其閘極接收該輸入其中其汲極連接到該一第一自行重置PMOS電晶體第二功率電壓的一第一功率電壓一第二自行重置PMOS電晶體自行重置PMOS電晶體之一汲極信號；一第一自行重置NMOS電晶體第二自行重置PMOS電晶體之一汲極，而其閘極接收該延遲部份的一輸出信號；第三及第四自行重置PMOS電晶體，其中其源極連接到該第二功率電壓，而其閘極交叉連接到其汲極；一第二自行重置NMOS電晶體，其汲極-源極通道連接在接地與該第四自行重置PMOS電晶體的一汲極之間，而其閘極連接到該第一自行重置NMOS電晶體的 4 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 567672

A B c D 一沒極；一第二自行重置NMOS電晶體，其汲極連接到該重置卽點，其連接到該第三自行重置PM〇S電晶體的該汲極，其閘極接收該第一功率電壓，而其源極係連接到該第一自行重置NMOS電晶體的該汲極；及一第四自行重置NMOS電晶體，其閘極連接到該第四自行重置PMOS電晶體的該汲極，而其通道係由接地運行到該輸出節點。 12· —種位準轉換方法，其包含以下步驟：回應於一輸入信號的偏移來輸出具有與一輸入信號不同位準的一位準轉換的信號；延遲该位準轉換的信號一預定的延遲時間；以及回應於該延遲的位準轉換的信號來產生一重置信號 ’並藉由該重置信號來控制該位準轉換的信號，以便做為輸出的該位準轉換的信號之一脈衝寬度可設定為相等於该預定的延遲時間與一内部運作延遲時間之總和。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)