CN108988828B - 振荡器 - Google Patents

振荡器 Download PDF

Info

Publication number
CN108988828B
CN108988828B CN201711167022.7A CN201711167022A CN108988828B CN 108988828 B CN108988828 B CN 108988828B CN 201711167022 A CN201711167022 A CN 201711167022A CN 108988828 B CN108988828 B CN 108988828B
Authority
CN
China
Prior art keywords
tri
oscillator
state inverter
output node
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711167022.7A
Other languages
English (en)
Other versions
CN108988828A (zh
Inventor
黃敏淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108988828A publication Critical patent/CN108988828A/zh
Application granted granted Critical
Publication of CN108988828B publication Critical patent/CN108988828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Theoretical Computer Science (AREA)

Abstract

本发明公开了一种振荡器，其包括：数模转换器，被配置成将接收的控制代码转换成模拟电压并输出转换的模拟电压；镜像电路，被配置成调节对其施加模拟电压的公共输出节点的电流；以及周期信号输出电路，被配置成根据模拟电压输出具有频率的周期信号，其中数模转换器、镜像电路和周期信号输出电路利用三态反相器来实施。

Description

振荡器
相关申请的交叉引用
本申请要求于2017年6月2日提交的申请号为10-2017-0069192的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开涉及一种振荡器，更特别地，涉及一种数字控制振荡器。
背景技术
周期信号用于诸如存储器装置、集成电路(IC)芯片和微控制器的装置中的内部电路的操作。振荡器可产生周期信号。在产生周期信号中的一个重要的方面是周期信号具有根据设计者的意图而设定的精确周期。例如，当周期信号的周期因工艺、电压和温度(PVT)条件等被显著地改变时，当装置在与对应的周期信号同步的同时被操作时，可能难以确保装置的可靠性。因此，已经对使振荡器根据设计者的意图产生精确的周期信号的设计方法进行了研究。
发明内容
本发明致力于解决与现有技术相关的上述问题，并提供一种使用三态反相器的振荡器，从而提高性能并便于振荡器的设计。
本公开的示例性实施例提供一种振荡器，其包括：数模转换器，其被配置成将控制代码转换成模拟电压并输出该模拟电压；镜像电路，其被配置成调节对其施加模拟电压的公共输出节点的电流；以及周期信号输出电路，其被配置成基于模拟电压输出具有频率的周期信号，其中数模转换器、镜像电路和周期信号输出电路中的至少一个利用三态反相器来实施。
本公开的另一示例性实施例提供一种振荡器，其包括：数模转换器，其包括响应于控制代码通过公共输出节点输出具有各个频率的模拟电压的第一三态反相器；镜像电路，其包括至少一个控制公共输出节点的电流的第二三态反相器；以及第三三态反相器，其被配置成响应于模拟电压在预定时间延迟之后输出延迟信号。
根据本公开的示例性实施例，可以提高振荡器的性能并便于振荡器的设计。
附图说明
现将参照附图在下文中更全面地描述示例性实施例；然而，它们可以不同的形式来实施，并且不应该被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开将是完整的和全面的，并且将向本领域技术人员充分地传达示例性实施例的范围。
在附图中，为了说明清楚，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，其可以是两个元件之间的唯一元件，或者也可存在一个或多个中间元件。在全文中相同的附图标记表示相同的元件。
图1是说明根据本公开的示例性实施例的振荡器的框图。
图2是用于描述三态反相器的电路图。
图3是用于描述图1所示的数模转换器的详细电路图。
图4是用于描述图1所示的镜像电路的详细电路图。
图5是用于描述图1所示的周期信号输出电路的详细电路图。
图6是用于描述数模转换器和镜像电路的操作的电路图。
图7是用于描述周期信号输出电路的操作的电路图。
图8是示出根据本公开的实施例的数字锁相环的框图。
具体实施方式
参考下面详细描述的示例性实施例与附图，本公开的优点和特征以及用于实现该优点和特征的方法将会变得清楚。然而，本公开不限于本文所述的示例性实施例，并且可以各种不同的形式来实施。然而，本文所述的示例性实施例被提供以便详细地描述本公开，使得本领域技术人员可容易地实施本公开的技术精神。
在整个说明书和所附的权利要求书，当描述元件“联接”到另一元件时，元件可“直接联接”到另一元件或者通过第三元件“电联接”到另一元件。在整个说明书和权利要求书，除非明确地相反地描述，否则词语“包括”以及诸如“包含”或“包含有”的变形将被理解为意指包括陈述的元件，但不排除任何其它元件。
图1是示出根据本公开的示例性实施例的振荡器100的框图。
参照图1，振荡器100可利用数字控制振荡器(DCO)来实施。振荡器100可响应于n+1位的控制代码D<n:0>，输出具有相同周期的周期信号Vk。为此，振荡器100可包括数模转换器(DAC)110、镜像电路120和周期信号输出电路130。
数模转换器110可接收控制代码D<n:0>并将其转换成模拟电压Va,并且输出转换的模拟电压Va。例如，数模转换器110可响应于反相使能信号ENB而被操作，并且可响应于控制代码D<n:0>而改变模拟电压Va的频率。特别地，数模转换器110可由具有各种尺寸的反相器形成，以提高电流解析度(current resolution)。
镜像电路120可响应于使能信号EN，均匀地保持对其施加模拟电压Va的节点的电流。
周期信号输出电路130可根据通过镜像电路120输出的模拟电压Va输出具有频率的周期信号Vk。
为了便于设计振荡器100并提高振荡器100的性能，数模转换器110、镜像电路和周期信号输出电路130中包括的所有元件可利用三态反相器来实施。三态反相器将在下面详细描述。
图2是用于描述三态反相器的电路图。
参照图2，三态反相器TSI可根据使能信号EN来被操作，并且当接收输入信号Vin时，三态反相器TSI可输出反相信号Vout。此处，输入信号Vin可以是信号或代码，并且反相信号Vout可以是信号或电压。三态反相器TSI可由四个晶体管P1至P4形成。例如，三态反相器TSI可包括串联连接在电源端Vcc和接地端之间的第一晶体管P1至第四晶体管P4。第一晶体管P1和第二晶体管P2可利用PMOS晶体管来实施，并且第三晶体管P3和第四晶体管P4可利用NMOS晶体管来实施。
输入信号Vin可被同时施加到第一晶体管P1和第四晶体管P4的栅极，使能信号EN可被同时施加到第二晶体管P2和第三晶体管P3。第二晶体管P2和第三晶体管P3之间的节点N0可以是三态反相器TSI的输出节点，并且反相信号Vout可通过输出节点N0输出。
根据使能信号EN，第二晶体管P2和第三晶体管P3中的其中任一个可被导通并且另一个可被截止。因此，当输入信号Vin具有与使能信号EN相同的逻辑电平时，三态反相器TSI可输出较高或较低的反相信号Vout。
例如，当使能信号EN较高时，第二晶体管P2截止，第三晶体管P3导通，并且当输入较低的输入信号Vin时，第一晶体管P1导通，第四晶体管P4截止。因此，即使第一晶体管P1导通，在电源端Vcc和输出节点N0之间也不形成电流路径，并且在输出节点N0和接地端之间也不形成电流路径。因此，反相信号Vout不通过输出节点N0输出。
当使能信号EN和输入信号Vin两者都较高时，第三晶体管P3和第四晶体管P4两者都导通，并且第一晶体管P1和第二晶体管P2两者都截止。因此，输出节点N0和接地端彼此连接，并且可输出较低的反相信号Vout。与此相反，当输入较低的使能信号EN和较低的输入信号Vin两者时，电源端Vcc和输出节点N0可彼此连接，并且可输出较高的反相信号Vout。
如上所述，三态反相器TSI可抑制根据输入信号Vin和使能信号EN而导通或截止的晶体管发生的电流泄漏，从而稳定地输出反相信号Vout。因此，当通过使用三态反相器TSI来设计电路时，易于使电路数字化。
此外，当参照图1描述的数模转换器110、镜像电路120和周期信号输出电路130全部都利用三态反相器TSI实施时，设计者可通过使用硬件描述语言(HDL)代码轻松地设计振荡器。以下将详细描述使用三态反相器TSI的数模转换器110、镜像电路120和周期信号输出电路130中的每一个。
图3是用于描述图1的数模转换器110的详细电路图。
参照图3，数模转换器110可包括多个三态反相器TSI2。例如，数模转换器110可包括彼此并联连接的第一三态反相器A0至第n+1三态反相器An，其中n为正整数。第一三态反相器A0至第n+1三态反相器An可响应于反相使能信号ENB和控制代码D<n:0>，通过公共输出节点N1输出模拟电压Va。例如，第一三态反相器A0至第n+1三态反相器An可共同地接收作为施加到镜像电路120的使能信号EN的反相信号的反相使能信号ENB，并且响应于控制代码D<n:0>改变模拟电压Va的频率。
数模转换器110可包括具有各种尺寸的第一三态反相器A0至第n+1三态反相器An，以提高电流解析度。例如，第一三态反相器A0可利用最小的尺寸来实施，并且尺寸可从第一三态反相器A0至第n+1三态反相器An逐渐增加。例如，当第一三态反相器A0的尺寸为“1”时，第二三态反相器A1可利用比第一三态反相器A0的尺寸大两倍的尺寸“2”来实施，并且第三三态反相器A2可利用比第一三态反相器A0的尺寸大三倍的尺寸“3”来实施。此处，第一三态反相器A0至第n+1三态反相器An的尺寸可以分别是三态反相器中包括的晶体管的尺寸。此处，晶体管的尺寸可以是晶体管的通道的长度。晶体管的尺寸可以是晶体管的纵横比(W/L)，表示每个晶体管的栅极的宽度(W)与长度(L)的比。例如，如参照图2所述，一个三态反相器TSI可包括至少四个晶体管P1至P4。在相同的三态反相器TSI中包括的晶体管P1至P4可利用相同的尺寸形成。
返回参照图3，第一三态反相器A0中包括的全部晶体管可利用具有第一尺寸的晶体管来实施，并且第二三态反相器A1中包括的全部晶体管可利用具有比第一尺寸大的第二尺寸的晶体管来实施。因为第一三态反相器A0至第n+1三态反相器An的尺寸彼此不同，所以模拟电压Va的频率可根据控制代码D<n:0>而变化。此外，公共输出节点N1的电流和电压可根据控制代码D<n:0>而变化。公共输出节点N1的电流量可通过以下式1来计算。
[式1]
I＝(D<0>+2D<1>+3D<2>+...+(n-1)D<N>)Ibase
参照式1，“I”表示公共输出节点N1的电流量，并且“D<0>、D<1>、D<2>……D<n>”根据控制代码D<n:0>可以是“1”或“0”。“Ibase”表示公共输出节点N1的基本电流量。基本电流可以是当反相使能信号ENB为“1”时的公共输出节点N1的电流。“2D<1>”表示比“D<0>”的值大两倍的值。例如，当控制代码D<n:0>中的D<0>和D<1>两者都为“0”时，D<0>变为“1”并且2D<1>变为2。因此，可根据控制代码D<n:0>微调模拟电压Va的频率和公共输出节点N1的电流量。
图4是用于描述图1的镜像电路120的详细电路图。
参照图4，镜像电路120可被形成为均匀地保持公共输出节点N1的电流量。镜像电路120可包括一个或多个三态反相器B0。例如，三态反相器B0可将模拟电压Va反馈到公共输出节点N1，并根据使能信号EN和模拟电压Va均匀地保持公共输出节点N1的电流I的量。
图5是用于描述图1的周期信号输出电路130的详细电路图。
参照图5，周期信号输出电路130可被形成为响应于通过镜像电路120输出的模拟电压Va而在预定的时间延迟之后输出周期信号Vk。周期信号输出电路130可包括第一三态反相器C0至第k+1三态反相器Ck，其中k是正整数。
周期信号输出电路130中包括的第一三态反相器C0至第k+1三态反相器Ck可共同地接收被施加到公共输出节点N1的模拟电压Va作为输入信号。此外，第一三态反相器C0至第k+1三态反相器Ck中的每一个可接收前一个的三态反相器的输出信号作为其使能信号，并将其输出信号输出至下一个的三态反相器。因为第一三态反相器C0至第k+1三态反相器Ck形成了最后一个的三态反相器联接至第一三态反相器的闭合环路，所以第一三态反相器可接收最后一个的三态反相器的输出信号作为使能信号。例如，第一三态反相器C0至第k+1三态反相器Ck可共同地接收模拟电压Va作为输入信号，第一三态反相器C0可接收从第k+1三态反相器Ck输出的周期信号Vk作为使能信号，并且第二三态反相器C1至第k+1三态反相器Ck中的每一个可接收前一个的三态反相器的输出信号作为其使能信号。模拟电压Va根据控制代码D<n:0>而变化，使得周期信号输出电路130可根据模拟电压Va输出具有特定频率的周期信号Vk。
更特别地，第一三态反相器C0可响应于模拟电压Va和周期信号Vk而输出第一信号V0。第一信号V0可被用作第二三态反相器C1的使能信号。第二三态反相器C1可响应于模拟电压Va和第一信号V0而输出第二信号V1。通过该方法，第k+1三态反相器Ck可响应于模拟电压Va和第k信号Vk-1而输出具有特定频率的周期信号Vk。周期信号Vk的延迟时间可根据三态反相器C0至Ck的数量来调节，并且为此，奇数个的第一三态反相器C0至第k+1三态反相器Ck可被包括在周期信号输出电路130中。
下面将详细描述分别参照图3至图5描述的数模转换器110、镜像电路120和周期信号输出电路130的操作。
图6是用于描述数模转换器110和镜像电路120的操作的电路图。在图6中，为了详细的操作描述，以晶体管级说明每个三态反相器。
参照图6，当振荡器100操作时，较高的使能信号EN可被施加到镜像电路120，并且较低的反相使能信号ENB可被施加到数模转换器110。数模转换器110中包括的三态反相器可响应于较低的反相使能信号ENB而阻断连接到接地端的电流路径。例如，数模转换器110中包括的三态反相器的每一个可包括串联连接在电源端Vcc和公共输出节点N1之间的PMOS晶体管P111和P112，以及串联连接在接地端和公共输出节点N1之间的NMOS晶体管N111和N112。在三态反相器中包括的NMOS晶体管N111和N112中，对其中的栅极施加较低的反相使能信号ENB的所有NMOS晶体管N112截止，并且对其中的栅极施加较低的反相使能信号ENB的所有的PMOS晶体管P112导通。因此，当反相使能信号ENB较低时，数模转换器110可响应于控制代码D<n:0>中的“0”位而输出较高电平的模拟电压Va。此处，“0”位表示低信号。模拟电压Va可根据控制代码D<n:0>而变化。
镜像电路120可响应于较高的使能信号EN而调节公共输出节点N1的电流I。例如，镜像电路120可使输出节点和输入节点镜像，并且均匀地保持公共输出节点N1的电流量。为此，镜像电路120可包括至少一个三态反相器。在镜像电路120中，三态反相器的输出节点21和输入节点22可彼此连接以便镜像输入节点和输出节点的电流。输入节点22和输出节点21可被连接到对其施加模拟电压Va的公共输出节点N1。例如，使能信号EN可被施加到三态反相器的PMOS晶体管P122和NMOS晶体管N122的栅极，并且输出节点21和输入节点22可被共同地连接到三态反相器的PMOS晶体管P121和NMOS晶体管N121的栅极，PMOS晶体管P121和NMOS晶体管N121不同于具有对其施加使能信号EN的栅极的晶体管P122和N122。此处，PMOS晶体管P121的漏极可被连接到电源端Vcc，并且NMOS晶体管N121的源极可被连接到接地端。其中PMOS晶体管P122和NMOS晶体管N122彼此连接的公共节点为输出节点21。
当使能信号EN较高时，PMOS晶体管P122截止，NMOS晶体管N122导通。在这种情况下，当模拟电压Va被施加到镜像电路120时，镜像电路120的NMOS晶体管N121根据模拟电压Va的电平而导通。因此，可在公共输出节点N1和接地端之间形成电流路径。如上所述，镜像电路120可使恒定电流在公共输出节点N1中流动，从而将模拟电压Va稳定地提供给周期信号输出电路130。
图7是用于描述周期信号输出电路130的操作的电路图。
参照图7，周期信号输出电路130可快速地输出频率与公共输出节点N1的电流量成比例的周期信号Vk。例如，周期信号输出电路130可包括第一三态反相器C0至第k+1三态反相器Ck。第一三态反相器C0至第k+1三态反相器Ck彼此串联连接，并接收模拟电压Va作为输入信号。第一三态反相器C0至第k+1三态反相器Ck中的每一个可通过接收从前一个的三态反相器输出的输出信号作为使能信号来操作。例如，第一三态反相器C0可接收从最后一个的第k+1三态反相器Ck输出的周期信号Vk作为使能信号，并且接收模拟电压Va作为输入信号以输出第一信号V0。从其输出周期信号Vk的第k+1三态反相器Ck的输出节点可被初始化为高或低，并且可根据振荡器100而被不同地初始化。第一信号V0、第二信号V1……以及周期信号Vk可根据模拟电压Va而被顺序地输出。例如，当周期信号Vk和模拟电压Va均较高时，第一信号V0可被输出为较低，当周期信号Vk和模拟电压Va均较低时，第一信号V0可被输出为较高。通过上述方式操作第一三态反相器C0至第k+1三态反相器Ck，以便可输出具有特定频率的周期信号Vk。
图8是说明根据本公开的示例性实施例的数字锁相环200的框图。
参照图8，作为示例性实施例，具有一种其中使用振荡器100的数字锁相环200。数字锁相环200可根据参考频率Fref输出具有较高频率的周期信号Vk。例如，数字锁相环200可包括时间数字转换器(TDC)210、数字滤波器220和振荡器110。TDC 210可与参考频率Fref同步，并根据频率控制字(FCW)和周期信号Vk输出频率相位差值Fc。数字滤波器220可去除频率相位差值Fc的噪声并输出控制代码D<n:0>。已经参照图1描述了振荡器100，因此将省略对其的详细描述。
通过便于如上所述的振荡器100的设计，可以容易地设计包括振荡器100的各种装置。
在本公开的详细描述中，已经描述了特定的示例性实施例，但是在不脱离本公开的范围和技术精神的范围内可以进行各种修改。因此，本公开的范围将不限于所描述的示例性实施例，而是由所附权利要求和权利要求的等同方案来限定。

Claims (20)

1.一种振荡器，其包括：
数模转换器，其被配置成将控制代码转换成模拟电压并输出所述模拟电压；
镜像电路，其被配置成调节对其施加所述模拟电压的公共输出节点的电流；以及
周期信号输出电路，其被配置成根据所述模拟电压输出具有频率的周期信号，
其中所述数模转换器和所述镜像电路中的至少一个利用三态反相器来实施。
2.根据权利要求1所述的振荡器，其中所述数模转换器包括多个反相器，每个反相器接收所述控制代码并将所述模拟电压输出到所述公共输出节点。
3.根据权利要求2所述的振荡器，其中所述反相器利用所述三态反相器来实施。
4.根据权利要求3所述的振荡器，其中所述数模转换器中包括的所述三态反相器的每一个包括：
第一PMOS晶体管和第二PMOS晶体管，其串联连接在电源端和所述公共输出节点之间；以及
第一NMOS晶体管和第二NMOS晶体管，其串联连接在接地端和所述公共输出节点之间。
5.根据权利要求4所述的振荡器，其中所述第二PMOS晶体管和所述第二NMOS晶体管具有接收第一使能信号的栅极，并且所述第一PMOS晶体管和所述第一NMOS晶体管具有接收所述控制代码的栅极。
6.根据权利要求3所述的振荡器，其中所述数模转换器中包括的所述三态反相器被实施为具有不同的尺寸。
7.根据权利要求1所述的振荡器，其中所述镜像电路利用所述三态反相器来实施，并且
所述镜像电路中包括的所述三态反相器的输入节点和输出节点共同连接到所述公共输出节点。
8.根据权利要求7所述的振荡器，其中所述镜像电路中包括的所述三态反相器包括：
第一PMOS晶体管和第二PMOS晶体管，其串联连接在电源端和所述公共输出节点之间；以及
第一NMOS晶体管和第二NMOS晶体管，其串联连接在接地端和所述公共输出节点之间，并且
所述第一PMOS晶体管的栅极、所述第一NMOS晶体管的栅极以及所述输出节点共同连接到所述公共输出节点。
9.根据权利要求8所述的振荡器，其中所述第二PMOS晶体管和所述第二NMOS晶体管具有接收第二使能信号的栅极，所述第二使能信号是被施加到所述数模转换器的第一使能信号的反相信号。
10.根据权利要求1所述的振荡器，其中所述周期信号输出电路利用共同接收所述模拟电压作为输入信号的所述三态反相器来实施。
11.根据权利要求10所述的振荡器，其中所述周期信号输出电路中包括的所述三态反相器的每一个包括：
第一PMOS晶体管和第二PMOS晶体管，其串联连接在电源端和所述公共输出节点之间；以及
第一NMOS晶体管和第二NMOS晶体管，其串联连接在接地端和所述公共输出节点之间。
12.根据权利要求11所述的振荡器，其中所述第二PMOS晶体管和所述第二NMOS晶体管具有接收从前一个的所述三态反相器输出的信号的栅极，并且
所述第一PMOS晶体管和所述第一NMOS晶体管具有接收所述模拟电压的栅极。
13.根据权利要求12所述的振荡器，其中从最后一个的所述三态反相器输出的输出信号被施加到所述周期信号输出电路中包括的所述三态反相器之中的第一三态反相器中包括的所述第二PMOS晶体管和所述第二NMOS晶体管的栅极。
14.一种振荡器，其包括：
数模转换器，其包括响应于控制代码通过公共输出节点输出具有各个频率的模拟电压的第一三态反相器；
镜像电路，其包括控制所述公共输出节点的电流的至少一个第二三态反相器；以及
第三三态反相器，其被配置成响应于所述模拟电压而在预定时间延迟之后输出延迟信号。
15.根据权利要求14所述的振荡器，其中所述控制代码被施加到所述第一三态反相器的输入节点的每一个，
所述第一三态反相器的输出节点共同连接到所述公共输出节点。
16.根据权利要求14所述的振荡器，其中所述第一三态反相器中包括的所述三态反相器被实施为具有不同的尺寸。
17.根据权利要求16所述的振荡器，其中所述尺寸根据所述三态反相器中包括的晶体管的通道的长度而被不同地设定。
18.根据权利要求14所述的振荡器，其中所述第二三态反相器响应于被施加到所述数模转换器的使能信号的反相使能信号而进行操作。
19.根据权利要求18所述的振荡器，其中所述第二三态反相器被形成为使得输入节点与输出节点连接。
20.根据权利要求14所述的振荡器，其中所述第三三态反相器被形成为使得前一个三态反相器的输出信号被用作下一个三态反相器的使能信号。
CN201711167022.7A 2017-06-02 2017-11-21 振荡器 Active CN108988828B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0069192 2017-06-02
KR1020170069192A KR102293922B1 (ko) 2017-06-02 2017-06-02 오실레이터

Publications (2)

Publication Number Publication Date
CN108988828A CN108988828A (zh) 2018-12-11
CN108988828B true CN108988828B (zh) 2021-10-08

Family

ID=64458360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711167022.7A Active CN108988828B (zh) 2017-06-02 2017-11-21 振荡器

Country Status (3)

Country Link
US (1) US10511292B2 (zh)
KR (1) KR102293922B1 (zh)
CN (1) CN108988828B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014220B1 (ko) * 2018-05-11 2019-08-26 재단법인대구경북과학기술원 복수의 센서의 센싱 신호를 디지털 값으로 변환하는 가변 가능한 디지털 컨버터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567921A (ja) * 1991-09-09 1993-03-19 Nec Ic Microcomput Syst Ltd 発振回路
US7495488B2 (en) * 2006-03-04 2009-02-24 Samsung Electronics Co., Ltd. Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same
CN102072781A (zh) * 2009-11-03 2011-05-25 Arm有限公司 用于集成电路的工作参数监视器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080550A (ja) 2002-08-21 2004-03-11 Matsushita Electric Ind Co Ltd 電圧制御発振器
JP2006294235A (ja) 2006-05-12 2006-10-26 Renesas Technology Corp 同期型半導体記憶装置
WO2009109959A1 (en) 2008-03-04 2009-09-11 Sandisk Il Ltd. Digital random number generator based on digitally-controlled oscillators
US8217635B2 (en) * 2009-04-03 2012-07-10 Infineon Technologies Ag LDO with distributed output device
KR102368072B1 (ko) 2014-10-02 2022-02-28 삼성전자주식회사 스캔 플립플롭 및 상기 스캔 플립플롭을 포함하는 스캔 테스트 회로
CN105897244B (zh) * 2016-04-05 2018-08-31 苏州无离信息技术有限公司 改善数字控制振荡电路负偏压温度不稳定性的恢复电路
US10164649B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid phase lock loop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567921A (ja) * 1991-09-09 1993-03-19 Nec Ic Microcomput Syst Ltd 発振回路
US7495488B2 (en) * 2006-03-04 2009-02-24 Samsung Electronics Co., Ltd. Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same
CN102072781A (zh) * 2009-11-03 2011-05-25 Arm有限公司 用于集成电路的工作参数监视器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
An Interpolating Digitally Controlled Oscillator for a Wide-Range All-Digital PLL;Kwang-Hee Choi 等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—I: REGULAR PAPERS》;20090930;第56卷(第9期);第2055-2063页 *

Also Published As

Publication number Publication date
KR102293922B1 (ko) 2021-08-26
US10511292B2 (en) 2019-12-17
CN108988828A (zh) 2018-12-11
US20180351508A1 (en) 2018-12-06
KR20180132359A (ko) 2018-12-12

Similar Documents

Publication Publication Date Title
KR100861919B1 (ko) 다 위상 신호 발생기 및 그 방법
US10367491B2 (en) Delay line circuit and method of operating the same
US10211818B2 (en) Interpolator
US10447251B2 (en) Power efficient high speed latch circuits and systems
US7548104B2 (en) Delay line with delay cells having improved gain and in built duty cycle control and method thereof
KR100724559B1 (ko) 레벨 쉬프터
US9331698B2 (en) Level shifter circuit
JP2008236724A (ja) デューティ・サイクルひずみを減少させる回路
Shepherd et al. 500 kHz–5 MHz phase-locked loops in high-temperature silicon carbide CMOS
US9444463B2 (en) Voltage level shifter
CN108988828B (zh) 振荡器
KR101868700B1 (ko) 클록 데이터 복원 회로용 위상 검출기
US9742413B2 (en) Electronic device and information processing apparatus
US10263604B2 (en) Triangular wave generator
US8466729B2 (en) Delay cell and digitally controlled oscillator
TW200307396A (en) An interface circuit of various clock period between a fast slope signal and a very slow slope, voltage controlled delay cell
KR19990078269A (ko) 지연회로
US9154120B2 (en) Electronic circuit
US11967961B2 (en) Clock generation circuit and voltage generation circuit including the clock generation circuit
US20160191030A1 (en) Voltage controlled delay circuit and voltage controlled oscillator including the same
KR20170127749A (ko) 버퍼, 이를 이용하는 멀티 페이즈 클럭 생성기, 반도체 장치 및 시스템
KR100970132B1 (ko) 인버터 구조를 갖는 주파수 분배기
JP2002026703A (ja) クロック信号生成回路
KR20070023994A (ko) 다중전위를 사용하는 위상동기루프의 전위 변환기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant