JP4979955B2 - レベルシフタ回路 - Google Patents

Description

本発明は、入力された信号に対応して、この信号電圧を高電圧から低電圧に変換して出力するレベルシフタ回路に関する。

近年、電子回路において消費電力化が進められている。例えば、ハイレベルの信号電圧を低くすることにより、消費電力の低減を図ることができる。具体的には、ハイレベルの信号電圧として５Ｖを用いていたが、より低い電圧（例えば、３Ｖ）を用いることがある。しかしながら、機器を駆動させる電子回路を構成するすべての部品回路を低電圧回路で実現することは難しい。このため、電子回路内においては、高電圧電源を用いた回路と低電圧電源を用いた回路とを混載することがある。このような回路では、高電圧回路の信号を、低電圧回路に供給する場合、信号の電圧を変換するためのレベルシフタ回路が用いられる（例えば、特許文献１及び特許文献２参照）。

ここで、特許文献１、２に記載される従来のレベルシフタ回路の構成について、図３及び図４を用いて説明する。図３に示すレベルシフタ回路１００の入力電圧ＶＩＮが印加される入力端子には、ｎチャンネルのＭＯＳトランジスタ１０１のドレイン端子が接続されている。このＭＯＳトランジスタ１０１のゲート端子は、低電圧側電源電圧ＶＤＤ２が印加されている。

この低電圧側電源電圧ＶＤＤ２の供給ラインと、電源電圧ＶＳＳの供給ラインとの間には、３つのＭＯＳトランジスタ１０５，１０６，１０７が直列に接続されている。ここで、ＭＯＳトランジスタ１０５，１０７はｎチャンネルのＭＯＳトランジスタであり、ＭＯＳトランジスタ１０６は、ｐチャンネルのＭＯＳトランジスタである。また、ＭＯＳトランジスタ１０５のドレイン端子及びゲート端子は、低電圧側電源電圧ＶＤＤ２の供給ラインに接続されている。このため、ＭＯＳトランジスタ１０５は、常にオンとなり、このソース端子の電圧は、低電圧側電源電圧ＶＤＤ２からＭＯＳトランジスタ１０５のスレッショルド電圧を引いた低電圧側駆動電圧ＶＤＤとなる。

ＭＯＳトランジスタ１０１のソース端子となる接続ノードＡ０は、ＭＯＳトランジスタ１０６，１０７のゲート端子に接続されている。また、ＭＯＳトランジスタ１０６，１０７の接続ノードがレベルシフタ回路１００の出力端子となっている。このため、ＭＯＳトランジスタ１０１の接続ノードＡ０に印加される電圧に応じて、ＭＯＳトランジスタ１０６，１０７が切り換わり、レベルシフタ回路１００の出力端子においては、電源電圧ＶＳＳ又は低電圧側駆動電圧ＶＤＤが出力される。

ここで、図３に示すように、レベルシフタ回路１００の入力端子は、インバータ１１０に接続されている。このインバータ１１０は高電圧側駆動電圧ＨＶＤＤ又は電源電圧ＶＳＳの供給ラインに接続され、これら一方の電圧を出力電圧とする。従って、入力電圧ＶＩＮは高電圧側駆動電圧ＨＶＤＤ又は電源電圧ＶＳＳとなる。ここで、ＭＯＳトランジスタ１０１のゲート端子は、低電圧側電源電圧ＶＤＤ２に接続されているため、ＭＯＳトランジスタ１０１のソース端子は、入力電圧ＶＩＮが上昇しても、低電圧側電源電圧ＶＤＤ２からスレッショルド電圧を加算した電圧以上にはならない。これにより、ＭＯＳトランジスタ１０６，１０７のゲート端子に大きな電圧が印加されず、耐圧が低いトランジスタを用いることができる。

このような回路における出力電圧ＶＯＵＴは、入力電圧ＶＩＮに応じて変化する。例え
ば、図４（ａ）で示す入力電圧ＶＩＮの変化に応じて、接続ノードＡ０の電圧は図４（ｂ）のようになる。そして、レベルシフタ回路１００の出力電圧ＶＯＵＴは、図４（ｃ）で示すように、電源電圧ＶＳＳから低電圧側駆動電圧ＶＤＤの中間値で変化する。この中間値は、入力電圧ＶＩＮが取り得る電源電圧ＶＳＳと高電圧側駆動電圧ＨＶＤＤとの中間値よりも低い値である。このため、入力がローレベルのときには、ノイズ耐性が低く、出力電圧ＶＯＵＴが不安定になる可能性があった。

一方、ノイズに強い回路としてシュミットトリガ回路がある（例えば、特許文献３参照。）。この特許文献３に記載のシュミットトリガ回路を、図５を用いて説明する。このシュミットトリガ回路２００は、ｐチャンネルのＭＯＳトランジスタＰ１，Ｐ２，Ｐ３，Ｐ４とｎチャンネルのＭＯＳトランジスタＮ１，Ｎ２，Ｎ３，Ｎ４を備える。低電圧側駆動電圧ＶＤＤの供給ラインと接地電圧ＧＮＤのラインとの間には、ＭＯＳトランジスタＰ１，Ｐ３，Ｎ３，Ｎ１が直列に接続されている。各ＭＯＳトランジスタＰ１，Ｐ３，Ｎ３，Ｎ１のそれぞれのゲート端子には、入力電圧ＶＩＮが印加される。

ＭＯＳトランジスタＰ２のソース端子には低電圧側駆動電圧ＶＤＤの供給ラインに接続されており、ＭＯＳトランジスタＮ２のソース端子は接地電圧ＧＮＤのラインに接続されている。ＭＯＳトランジスタＰ２，Ｎ２のドレイン端子は相互に接続されており、この接続ノードＴＹの電圧が出力電圧ＶＯＵＴとなる。ＭＯＳトランジスタＰ２，Ｎ２のゲート端子のそれぞれは、ＭＯＳトランジスタＰ２，Ｎ２の接続ノードＴＸに共通して接続されている。

ＭＯＳトランジスタＰ４は、そのソース端子がＭＯＳトランジスタＰ１，Ｐ３の接続ノードに接続されており、そのドレイン端子が接地電圧ＧＮＤに接続されている。ＭＯＳトランジスタＮ４は、そのソース端子がＭＯＳトランジスタＮ１，Ｎ３の接続ノードに接続され、そのドレイン端子が低電圧側駆動電圧ＶＤＤに接続されている。そして、ＭＯＳトランジスタＰ４，Ｎ４の各ゲート端子は、接続ノードＴＸに接続されている。

このシュミットトリガ回路２００の入力電圧ＶＩＮに、ハイレベル信号が入力されると、接続ノードＴＸの電圧Ｖａはローレベルになり、出力電圧ＶＯＵＴはハイレベルになる。このとき、ＭＯＳトランジスタＰ１，Ｐ３，Ｎ２，Ｎ４はオフ、ＭＯＳトランジスタＮ１，Ｎ３，Ｐ２，Ｐ４はオンとなっている。

入力信号がハイレベルからローレベルに変化する場合、入力電圧ＶＩＮがピンチオフ電圧を超えると、ＭＯＳトランジスタＰ１に電流が流れ始める。このとき、ＭＯＳトランジスタＰ１のドレイン電圧は、ＭＯＳトランジスタＰ１，Ｐ４のオン抵抗のバランスで低下する。このため、ＭＯＳトランジスタＰ３は更に電圧が低下しないと動作しない。すなわち、入力信号が更に低下した場合にＭＯＳトランジスタＰ３が動作し、これにより、電圧Ｖａが低電圧側駆動電圧ＶＤＤに変化するため、これに応じてＭＯＳトランジスタＰ２がオフ、ＭＯＳトランジスタＮ２がオンとなり、出力電圧ＶＯＵＴの出力がローレベルとなる。従って、ＭＯＳトランジスタＰ１，Ｐ３，Ｐ４によって供給される電流と、ＭＯＳトランジスタＮ１，Ｎ３によって供給される電流とが反転したときに、出力信号がハイレベルからローレベルになる。

一方、入力信号がローレベルからハイレベルに変化する場合、ＭＯＳトランジスタＮ２により、入力電圧ＶＩＮの電圧がより高くないと、ＭＯＳトランジスタＮ３は動作しない。このため、ＭＯＳトランジスタＮ４がない場合に比べて、より高い電圧でないと接続ノードＴＸの電圧Ｖａが切り換わらない。従って、図５に示すシュミットトリガ回路２００においては、図６に示すようにヒステリシスが現れるため、シュミットトリガ機能が実現されている。
特開平１０−１３５８１８号公報（図６） 特開２００３−１０１４０３号公報（図２） 特開２００４−０９６３１９号公報（図５）

ところで、図３に示すレベルシフタ回路１００には、ヒステリシスがないため、シュミットトリガとして機能しない。そこで、ハイレベル信号を高電圧から低電圧に変換し、ノイズに強い構成として、図３のレベルシフタ回路１００に、図５に示したシュミットトリガ回路２００の構成を取り込むことが考えられる。このようにして構成したレベルシフタ回路３００を図７に示す。この図７のレベルシフタ回路３００において、図３に示すレベルシフタ回路１００及び図２に示すシュミットトリガ回路２００に対応する部分については同一の符号を付し、その詳細の説明は省略する。このレベルシフタ回路３００においては、ｎチャンネルのＭＯＳトランジスタ１０１のドレイン端子に入力電圧ＶＩＮが印加され、ＭＯＳトランジスタ１０１の接続ノードＡ０に、シュミットトリガ回路２００の入力端子を接続する。更に、ＭＯＳトランジスタ１０５のソース端子が低電圧側駆動電圧ＶＤＤとなっている。そして、シュミットトリガ回路２００の接続ノードＴＹの電圧が出力電圧ＶＯＵＴとなる。

このレベルシフタ回路３００のＶＩＮ−ＶＯＵＴ曲線を図８に示す。このような回路にしたことにより、ヒステリシスを有するシュミットトリガ機能付きのレベルシフタ回路となる。しかしながら、入力電圧ＶＩＮが電源電圧ＶＳＳ（ここでは接地電圧ＧＮＤ）から高電圧側駆動電圧ＨＶＤＤまで印加する場合であっても、このレベルシフタ回路３００の出力電圧ＶＯＵＴの変化は、０Ｖから低電圧側駆動電圧ＶＤＤまでである。このため、依然として、入力電圧ＶＩＮが取り得る電圧の中間値よりも低い電圧で、出力電圧ＶＯＵＴが切り換わってしまう。

本発明は、上述した課題に鑑みてなされ、その目的は、シュミットトリガ機能を有し、ハイレベル信号の電圧を低電圧に変換し、入力電圧の中間値で信号を切り換えるレベルシフタ回路を提供することにある。

上記問題点を解決するために、本発明は、入力端子に印加される入力電圧に対して変化する第１スイッチング電圧に応じたスイッチング動作を行なって、低駆動電圧と、この低駆動電圧より低い低基準電圧との間の電圧を出力する低電圧回路と、前記入力電圧に対して変化し前記第１スイッチング電圧より高い第２スイッチング電圧に応じたスイッチング動作を行って、高駆動電圧と、この高駆動電圧より低い高基準電圧との間の電圧を出力する高電圧回路と、前記高電圧回路の出力において、高駆動電圧を低駆動電圧に変換し、高基準電圧を低基準電圧に変換する電位調整回路と、前記入力端子の信号が、ローレベルからハイレベルに切り換わる場合には前記電位調整回路の出力に応じた出力を行ない、ハイレベルからローレベルに切り換わる場合には前記低電圧回路からの出力に応じた出力を行なう出力選択回路とを備え、この出力選択回路からの信号を出力することを要旨とする。

高電圧回路は、低電圧回路より高い電圧においてスイッチング動作を行なう。このため、入力電圧が高くならないと、高電圧回路は切り換わらない。電位調整回路は、高電圧回路の出力を低電圧回路の出力と揃えるように電圧を調整する。出力選択回路は、ローレベルからハイレベルに切り換わる場合には電位調整回路の出力に応じた出力を行ない、ハイレベルからローレベルに切り換わる場合には、高電圧回路からの出力に応じた出力をする。これにより、レベルシフタ回路の出力には、入力電圧が取り得る電圧が低いとき及び高いときに、ヒステリシスを生じさせることができ、シュミットトリガ機能を持つレベルシ
フタ回路とすることができる。また、レベルシフタ回路の出力は、低駆動電圧又は低基準電圧の一方を出力することができるので、この出力を用いて回路の消費電力を低減することができる。従って、ノイズに強く消費電力を低減できるレベルシフタ回路とすることができる。

本発明のレベルシフタ回路において、前記低駆動電圧と前記低基準電圧との差分と、前記高駆動電圧と前記高基準電圧との差分とがほぼ同じとなるような前記高基準電圧を用い、前記電位調整回路は、前記高電圧回路から出力される電圧を所定電位分、降下させて、前記高駆動電圧を低駆動電圧に変換し、高基準電圧を低基準電圧に変換することを要旨とする。このため、電位調整回路は、高電圧回路からの出力を所定電位分、降下させればよいので、構成を簡素にすることができる。

本発明のレベルシフタ回路において、前記低電圧回路は、前記入力電圧に対して前記第１スイッチング電圧を調整する第１電圧調整手段と、前記低駆動電圧と前記低基準電圧との間で、前記第１電圧調整手段の出力を用いてスイッチング動作を行なう相補型トランジスタ回路とから構成し、前記高電圧回路は、前記入力電圧に対して前記第２スイッチング電圧を調整する第２電圧調整手段と、前記高駆動電圧と前記高基準電圧との間で、前記第２電圧調整手段の出力を用いてスイッチング動作を行なう相補型トランジスタ回路とから構成したことを要旨とする。このため、簡単な構成で、第１及び第２スイッチング電圧に応じて、低電圧回路及び高電圧回路の出力を変更することができる。

本発明のレベルシフタ回路において、前記入力電圧として、前記低基準電圧と前記高駆動電圧との間の電圧を用い、前記第１電圧調整手段をｎチャンネルのＭＯＳトランジスタを用いて構成し、このＭＯＳトランジスタのゲート端子には、前記低駆動電圧よりスレッショルド電圧だけ高い第２低駆動電圧が供給されており、前記第２電圧調整手段をｐチャンネルのＭＯＳトランジスタを用いて構成し、このＭＯＳトランジスタのゲート端子には、前記高基準電圧よりスレッショルド電圧だけ低い第２高基準電圧が供給されており、前記低電圧回路の相補型トランジスタ回路には、ｎチャンネルのＭＯＳトランジスタから構成される第３電圧調整手段を介して、前記第２低駆動電圧を供給し、前記高電圧回路の相補型トランジスタ回路には、ｐチャンネルのＭＯＳトランジスタから構成される第４電圧調整手段を介して前記第２高基準電圧を供給するように構成したことを要旨とする。このため、低電圧回路が低駆動電圧を出力する場合には、第１スイッチング電圧が、低電圧回路の相補型トランジスタ回路のｐチャンネルのＭＯＳトランジスタのソース端子の電圧と同じとなる。また、高電圧回路が高駆動電圧を出力する場合には、第２スイッチング電圧が、高電圧回路の相補型トランジスタ回路のｎチャンネルのＭＯＳトランジスタのソース端子の電圧と同じとなる。従って、低電圧回路及び高電圧回路において低駆動電圧及び高駆動電圧を出力するときには、貫通電流がほとんど流れないようにできるので、消費電力を低減することができる。

本発明のレベルシフタ回路において、前記出力選択回路は、ＲＳラッチ回路を用いて構成し、前記ＲＳラッチ回路の入力端子には、前記電位調整回路の出力端子及び前記低電圧回路の出力端子を接続したことを要旨とする。このため、簡単な構成で、入力端子の信号がローレベルからハイレベルに切り換わる場合には電位調整回路の出力に応じた出力を行ない、ハイレベルからローレベルに切り換わる場合には、低電圧回路からの出力に応じた出力を行なうようにすることができる。

本発明によれば、シュミットトリガ機能を有し、ハイレベル信号の電圧を低電圧に変換し、入力電圧の中間値で信号を切り換えるレベルシフタ回路とすることができる。

本発明を具体化した一実施形態について、図１及び図２を用いて説明する。図１に示すように、本実施形態のレベルシフタ回路１０には、入力端子に入力電圧ＶＩＮが入力され、出力端子の出力電圧ＶＯＵＴを出力する。また、本実施形態のレベルシフタ回路１０は、高駆動電圧としての高電圧側駆動電圧ＨＶＤＤ、高基準電圧としての高電圧側基準電圧ＨＶＳＳ、第２高基準電圧としての高電圧側電源電圧ＶＳＳ２を用いる。また、レベルシフタ回路１０は、低駆動電圧としての低電圧側駆動電圧ＶＤＤ、低基準電圧としての接地電圧ＧＮＤ、第２低駆動電圧としての低電圧側電源電圧ＶＤＤ２を用いる。また、本実施形態では、高電圧側駆動電圧ＨＶＤＤと高電圧側基準電圧ＨＶＳＳとの差分は、接地電圧ＧＮＤと低電圧側駆動電圧ＶＤＤと同じとなっている。なお、本実施形態では、高電圧側駆動電圧ＨＶＤＤは５Ｖ、低電圧側駆動電圧ＶＤＤは３Ｖを用いることができる。また、レベルシフタ回路１０においては、同じスレッショルド電圧ＶｔｈのＭＯＳトランジスタを用いている。

レベルシフタ回路１０は、入力端子に接続された１対の低電圧回路３０，高電圧回路４０と、電位を調整するための電位調整回路５０と、出力選択回路としてのＲＳラッチ回路６０とから構成されている。低電圧回路３０及び高電圧回路４０は、同一の配線構成となっているが、それぞれ対応する位置には、導電型が異なるＭＯＳトランジスタが用いられている。レベルシフタ回路１０の入力端子には、これら低電圧回路３０及び高電圧回路４０が並列に接続される。以下、レベルシフタ回路１０の構成について詳述する。

（低電圧回路３０）
入力電圧ＶＩＮが印加される入力端子には、第１電圧調整手段としてのトランジスタ３１Ｎのドレイン端子が接続されている。このトランジスタ３１Ｎは、ｎチャンネルのＭＯＳトランジスタであり、そのゲート端子が低電圧側電源電圧ＶＤＤ２に接続されている。このため、このトランジスタ３１Ｎのゲート端子の電圧（第１スイッチング電圧）は、最大で、低電圧側電源電圧ＶＤＤ２からトランジスタ３１Ｎのスレッショルド電圧Ｖｔｈを差し引いた電圧、すなわち低電圧側駆動電圧ＶＤＤとなる。従って、トランジスタ３１Ｎのソース端子に印加される電圧は、接地電圧ＧＮＤと低電圧側駆動電圧ＶＤＤとの間となる。

一方、低電圧側電源電圧ＶＤＤ２の供給ラインと接地電圧ＧＮＤのラインとの間には、トランジスタ３２Ｎ，３３Ｐ，３４Ｎが接続されている。トランジスタ３２Ｎ，３４ＮはｎチャンネルのＭＯＳトランジスタである。トランジスタ３３ＰはｐチャンネルのＭＯＳトランジスタである。トランジスタ３２Ｎは、第３電圧調整手段であって、このゲート端子及びドレイン端子は低電圧側電源電圧ＶＤＤ２の供給ラインに接続されている。このため、トランジスタ３２Ｎは、常にオンとなり、そのソース端子の電圧は、低電圧側電源電圧ＶＤＤ２からトランジスタ３２Ｎのスレッショルド電圧Ｖｔｈを差し引いた電圧、すなわち低電圧側駆動電圧ＶＤＤとなる。また、トランジスタ３２Ｎのソース端子は、トランジスタ３３Ｐのソース端子に接続されているため、トランジスタ３２Ｎの接続ノードの電圧は、低電圧側駆動電圧ＶＤＤになる。

トランジスタ３３Ｐ，３４Ｎは、相補型トランジスタ回路を構成している。これらトランジスタ３３Ｐ，３４Ｎのゲート端子は、上述したトランジスタ３１Ｎのソース端子に接続されている。このゲート端子に印加される電圧が変化することにより、トランジスタ３３Ｐ，３４Ｎがオン・オフする。また、トランジスタ３３Ｐのドレイン端子とトランジスタ３４Ｎのドレイン端子との接続ノードは接続ノードＡ１を構成する。従って、トランジスタ３３Ｐ，３４Ｎのオン・オフにより、低電圧側駆動電圧ＶＤＤ又は接地電圧ＧＮＤが接続ノードＡ１の電圧として出力される。

（高電圧回路４０）
入力電圧ＶＩＮが印加される入力端子は、第２電圧調整手段としてのトランジスタ４１Ｐのドレイン端子に接続されている。このトランジスタ４１Ｐは、ｐチャンネルのＭＯＳトランジスタであり、ゲート端子が高電圧側電源電圧ＶＳＳ２に接続されている。このため、このトランジスタ４１Ｐのゲート端子の電圧（第２スイッチング電圧）は、最小で、高電圧側電源電圧ＶＳＳ２からトランジスタ４１Ｐのスレッショルド電圧Ｖｔｈを加算した電圧、すなわち高電圧側基準電圧ＨＶＳＳとなる。従って、トランジスタ４１Ｐのソース端子に印加される電圧は、高電圧側基準電圧ＨＶＳＳと高電圧側駆動電圧ＨＶＤＤ
との間となる。

一方、高電圧側電源電圧ＶＳＳ２の供給ラインと高電圧側駆動電圧ＨＶＤＤの供給ラインとの間には、トランジスタ４２Ｐ，４３Ｎ，４４Ｐが接続されている。トランジスタ４２Ｐ，４４ＰはｐチャンネルのＭＯＳトランジスタである。トランジスタ４３ＮはｎチャンネルのＭＯＳトランジスタである。トランジスタ４２Ｐは、第４電圧調整手段であって、このゲート端子及びドレイン端子は高電圧側電源電圧ＶＳＳ２の供給ラインに接続されている。このため、トランジスタ４２Ｐ，４３Ｎの接続ノードの電圧は、高電圧側電源電圧ＶＳＳ２にトランジスタ４２Ｐのスレッショルド電圧Ｖｔｈを加算した電圧、すなわち高電圧側基準電圧ＨＶＳＳとなる。また、トランジスタ４２Ｐのソース端子は、トランジスタ４３Ｎのソース端子に接続されているため、トランジスタ４２Ｐの接続ノードの電圧は、高電圧側基準電圧ＨＶＳＳになる。

トランジスタ４３Ｎ，４４Ｐは、相補型トランジスタ回路を構成している。これらトランジスタ４３Ｎ，４４Ｐのゲート端子は、トランジスタ４１Ｐのソース端子に接続されている。また、トランジスタ４３Ｎ，４４Ｐは、各ゲート端子に印加される電圧が変化することによりオン・オフする。そして、トランジスタ４３Ｎのドレイン端子とトランジスタ４４Ｐのドレイン端子との接続ノードは接続ノードＢ１を構成する。従って、トランジスタ４３Ｎ，４４Ｐのオン・オフにより、高電圧側駆動電圧ＨＶＤＤ又は高電圧側基準電圧ＨＶＳＳが接続ノードＢ１の電圧として出力される。

（電位調整回路５０）
また、トランジスタ４３Ｎのドレイン端子とトランジスタ４４Ｐのドレイン端子との接続ノードＢ１は、電位調整回路５０に接続されている。この電位調整回路５０は、例えば抵抗などを含んで構成されており、ＲＳラッチ回路６０に接続されている。この電位調整回路５０は、高電圧側駆動電圧ＨＶＤＤ、高電圧側基準電圧ＨＶＳＳをそれぞれ、低電圧側駆動電圧ＶＤＤ、接地電圧ＧＮＤとなるように所定電位分だけ低下させる。具体的には、図２に示すように、入力される接続ノードＢ１における電位を降下させて接続ノードＢ２における電位としてＲＳラッチ回路６０に供給する。

（ＲＳラッチ回路６０）
ＲＳラッチ回路６０は、例えば２つのＮＡＮＤ回路等を用いた公知の回路によって構成する。ＲＳラッチ回路６０のリセット入力端子には、電位調整回路５０に接続される接続ノードＢ２が設けられており、電位調整回路５０の出力信号の反転信号が入力される。ＲＳラッチ回路６０のセット入力端子には、低電圧回路３０のトランジスタ３３Ｐ，３４Ｎのドレイン端子の接続ノードＡ１が設けられている。そしてＲＳラッチ回路６０の出力がレベルシフタ回路１０の出力電圧ＶＯＵＴとなる。このＲＳラッチ回路６０は、後述するように、入力電圧ＶＩＮの信号がローレベルからハイレベルに切り換わる場合には、電位調整回路５０から供給される電圧を用いて出力電圧ＶＯＵＴとする。また、入力電圧ＶＩＮの信号がハイレベルからローレベルに切り換わる場合には、低電圧回路３０の出力を出力電圧ＶＯＵＴとする。

次に、本実施形態のレベルシフタ回路１０の動作について図２を用いて説明する。図２（ａ）は入力電圧ＶＩＮに対応する各接続ノードＡ１，Ｂ１，Ｂ２の電圧変化、図２（ｂ）は入力電圧ＶＩＮに対応する出力電圧ＶＯＵＴの電圧変化を示している。

（入力電圧ＶＩＮがローレベルの場合）
このとき、ローレベルの信号が入力端子に供給されて、入力電圧ＶＩＮは０Ｖとなる。この場合、低電圧回路３０のトランジスタ３１Ｎのソース端子は入力電圧ＶＩＮと同じ０Ｖであるため、トランジスタ３３Ｐ，３４Ｎのゲート端子には電圧が印加されない。従って、トランジスタ３３Ｐはオンとなり、トランジスタ３４Ｎはオフとなる。これにより、接続ノードＡ１の電圧は、トランジスタ３３Ｐを介して低電圧側駆動電圧ＶＤＤとなり、これがＲＳラッチ回路６０のリセット入力端子に供給される。

また、高電圧回路４０のトランジスタ４１Ｐのソース端子が入力電圧ＶＩＮとなるため、トランジスタ４１Ｐのソース端子は、ゲート端子に印加される高電圧側電源電圧ＶＳＳ２によって決定される高電圧側基準電圧ＨＶＳＳとなる。この高電圧側基準電圧ＨＶＳＳがトランジスタ４３Ｎ，４４Ｐのゲート端子に印加されるため、トランジスタ４４Ｐはオン、トランジスタ４３Ｎはオフとなり、接続ノードＢ１は、トランジスタ４４Ｐを介して、高電圧側駆動電圧ＨＶＤＤとなる。この高電圧側駆動電圧ＨＶＤＤが電位調整回路５０に供給される。電位調整回路５０は、高電圧側駆動電圧ＨＶＤＤを低電圧側駆動電圧ＶＤＤまで降下させて、接続ノードＢ２に出力する。このため、入力電圧ＶＩＮがローレベルの場合には、図２（ａ）に示すように、接続ノードＢ１の電圧は高電圧側駆動電圧ＨＶＤＤとなり、接続ノードＢ２の電圧は低電圧側駆動電圧ＶＤＤとなる。

そして、ＲＳラッチ回路６０においては、セット入力端子にローレベルの信号が、リセット入力端子にハイレベルの信号が供給されることになる。これにより、ＲＳラッチ回路６０は、リセット状態となり、ローレベルの接地電圧ＧＮＤを出力電圧ＶＯＵＴとして出力する。

（入力電圧ＶＩＮがローレベルからハイレベルに変化する場合）
この場合、入力電圧ＶＩＮの電圧が上昇する。これに従ってトランジスタ３１Ｎのソース端子の電圧も上昇する。このため、この電圧印加に応じて、トランジスタ３３Ｐ，３４Ｎのゲート端子に印加される電圧も上昇する。そして、トランジスタ３３Ｐ，３４Ｎのゲート端子に印加される電圧がスレッショルド電圧Ｖｔｈを越えると、トランジスタ３３Ｐはオフされ、トランジスタ３４Ｎはオンされる。この結果、接続ノードＡ１の電圧は、低電圧側駆動電圧ＶＤＤから接地電圧ＧＮＤとなり、ＲＳラッチ回路６０のリセット入力端子にはローレベルの信号が入力されることになる。

一方、入力電圧ＶＩＮがスレッショルド電圧Ｖｔｈを超えても、高電圧回路４０における動作は変更されないので、接続ノードＢ１は低電圧側駆動電圧ＶＤＤの出力を維持する。これにより、ＲＳラッチ回路６０のセット入力端子及びリセット入力端子には、ローレベルの信号が入力された状態となり、ＲＳラッチ回路６０の出力はローレベルすなわち０Ｖの電圧を維持することになる。

更に入力電圧ＶＩＮが上昇し続け、入力電圧ＶＩＮが高電圧側基準電圧ＨＶＳＳとなると、トランジスタ４１Ｐに電流が流れ難くなり、トランジスタ４１Ｐのドレイン端子の電圧が下降する。これに従って、トランジスタ４４Ｐ，４３Ｎのゲート端子に印加される電圧が低くなり、トランジスタ４４Ｐがオフとなって、トランジスタ４３Ｎがオンとなる。これにより、接続ノードＢ１の電圧は、高電圧側駆動電圧ＨＶＤＤから高電圧側基準電圧ＨＶＳＳととなり、これが電位調整回路５０に供給される。そして、ＲＳラッチ回路６０のセット入力端子にハイレベルの信号が入力された状態となり、ＲＳラッチ回路６０の出
力電圧ＶＯＵＴは、ローレベルからハイレベルに変化して、低電圧側駆動電圧ＶＤＤとなる。

（入力電圧ＶＩＮがハイレベルの場合）
このとき、ハイレベルの信号が入力端子に供給されているため、入力電圧ＶＩＮは高電圧側駆動電圧ＨＶＤＤになる。本実施形態では、入力電圧ＶＩＮは５Ｖとなる。この場合、トランジスタ３１Ｎはオンとなり、トランジスタ３３Ｐ，３４Ｎのゲート端子には、低電圧側駆動電圧ＶＤＤが印加される。このため、トランジスタ３３Ｐはオフとなり、トランジスタ３４Ｎはオンとなる。これにより、ＲＳラッチ回路６０のリセット入力端子には、トランジスタ３４Ｎを介してローレベル信号が供給される。この場合には、図２（ａ）に示すように、接続ノードＡ１の電圧は、接地電圧ＧＮＤの０Ｖになる。

また、高電圧回路４０のトランジスタ４１Ｐはオフとなるため、トランジスタ４３Ｎ，４４Ｐのゲート端子には電圧が印加されなくなる。これにより、トランジスタ４４Ｐはオフ、トランジスタ４３Ｎはオンとなり、トランジスタ４３Ｎを介して高電圧側基準電圧ＨＶＳＳが接続ノードＢ１を介して電位調整回路５０に供給される。電位調整回路５０では、高電圧側基準電圧ＨＶＳＳを低電圧側駆動電圧ＶＤＤだけ降下させて０Ｖとし、接続ノードＢ２に出力する。この場合には、図２（ａ）に示すように、接続ノードＢ１の電圧は高電圧側基準電圧ＨＶＳＳとなり、接続ノードＢ２の電圧は０Ｖとなる。

そして、ＲＳラッチ回路６０においては、セット入力端子にハイレベルの信号が、リセット入力端子にローレベルの信号が供給されることになる。これにより、ＲＳラッチ回路６０は、セット状態となっており、ハイレベルの低電圧側駆動電圧ＶＤＤを出力電圧ＶＯＵＴとして出力する。

（入力電圧ＶＩＮがハイレベルからローレベルに変化する場合）
この場合、入力電圧ＶＩＮの電圧が下降する。これに従ってトランジスタ４１Ｐのソース端子の電圧も下降する。このため、この電圧変化に応じて、トランジスタ４３Ｎ，４４Ｐのゲート端子に印加される電圧も下降する。そして、トランジスタ４３Ｎ，４４Ｐのゲート端子に印加される電圧がスレッショルド電圧Ｖｔｈを越えると、トランジスタ４３Ｎはオンされ、トランジスタ４４Ｐはオフされる。この結果、接続ノードＢ１の電圧は、高電圧側基準電圧ＨＶＳＳから高電圧側駆動電圧ＨＶＤＤになり、ＲＳラッチ回路６０のセット入力端子には、ローレベルの信号が入力されることになる。

一方、入力電圧ＶＩＮが高電圧側駆動電圧ＨＶＤＤからスレッショルド電圧Ｖｔｈを引いた値を下回っても、低電圧回路３０における動作は変更されない。このため、接続ノードＡ１は、接地電圧ＧＮＤの出力を維持する。これにより、ＲＳラッチ回路６０のセット入力端子及びリセット入力端子には、ローレベルの信号が入力された状態となり、ＲＳラッチ回路６０の出力はハイレベル、すなわち低電圧側駆動電圧ＶＤＤを維持する。

その後、入力電圧ＶＩＮが下降し続け、入力電圧ＶＩＮが低電圧側駆動電圧ＶＤＤを下回ると、トランジスタ３１Ｎに電流が流れ難くなり、トランジスタ３１Ｎのドレイン端子の電圧が下降する。これに従って、トランジスタ３４Ｎ，３３Ｐのゲート端子に印加される電圧が低くなり、トランジスタ３４Ｎがオフとなって、トランジスタ３３Ｐがオンとなる。これにより、接続ノードＡ１の電圧は接地電圧ＧＮＤの０Ｖから低電圧側駆動電圧ＶＤＤになり、これがＲＳラッチ回路６０に供給される。これにより、ＲＳラッチ回路６０のリセット入力端子にハイレベル信号が入力されたリセット状態になる。そして、ＲＳラッチ回路６０の出力電圧ＶＯＵＴは、ハイレベルからローレベルに変化して、接地電圧ＧＮＤとなる。

本実施形態によれば、以下のような効果を得ることができる。
・ 本実施形態では、レベルシフタ回路１０は、入力端子に接続された１対の低電圧回路３０，高電圧回路４０と、電位を調整するための電位調整回路５０と、ＲＳラッチ回路６０とから構成されている。低電圧回路３０及び高電圧回路４０は、同一の配線構成となっているが、それぞれ対応する位置には、導電型が異なるトランジスタが用いられている。このため、高電圧回路４０は、ハイレベル信号の高電圧側駆動電圧ＨＶＤＤと、ローレベル信号の高電圧側基準電圧ＨＶＳＳの中間値で信号の切り換えを行なうが、この電圧は入力電圧ＶＩＮの中間値よりも高い電圧である。このため、高電圧回路４０は、入力電圧ＶＩＮが高い場合に切り換わる。電位調整回路５０は、高電圧側駆動電圧ＨＶＤＤ、高電圧側基準電圧ＨＶＳＳをそれぞれ、低電圧側駆動電圧ＶＤＤ、接地電圧ＧＮＤとなるように所定電位分だけ低下させる。これにより、低電圧回路３０における出力電圧の変化と高電圧回路４０における出力電圧の変化とが同じ電位で行なわれる。ＲＳラッチ回路６０は、入力電圧ＶＩＮがローレベルからハイレベルに切り換わる場合には電位調整回路５０から供給される電圧を用いて出力電圧ＶＯＵＴとし、ハイレベルからローレベルに切り換わる場合には、低電圧回路３０の出力を出力電圧ＶＯＵＴとする。これにより、レベルシフタ回路１０の出力には入力電圧ＶＩＮが取り得る電圧を中心としたヒステリシスが生じることになり、シュミットトリガ機能を持つレベルシフタ回路とすることができる。また、レベルシフタ回路の出力は、低駆動電圧又は低基準電圧の一方を出力することができるので、この出力を用いて回路の消費電力を低減することができる。従って、ノイズに強く消費電力を低減できるレベルシフタ回路とすることができる。

・ 本実施形態では、低電圧回路３０は、出力信号を切り換える１対のトランジスタ３３Ｐ，３４Ｎと、これらトランジスタ３３Ｐ，３４Ｎのゲート端子に印加する電圧を調整するトランジスタ３１Ｎとを備える。高電圧回路４０は、出力信号を切り換える１対のトランジスタ４３Ｎ，４４Ｐと、これらトランジスタ４３Ｎ，４４Ｐのゲート端子に印加する電圧を調整するトランジスタ４１Ｐとを備える。従って、低電圧回路３０及び高電圧回路４０は、導電型が異なるトランジスタを用いた同一の配線構造であるため、簡単な構成でレベルシフタ回路１０を実現することができる。

・ 本実施形態では、高電圧側駆動電圧ＨＶＤＤと高電圧側基準電圧ＨＶＳＳとの差分と、低電圧側駆動電圧ＶＤＤと接地電圧ＧＮＤとの差分をほぼ同じにした。更に、電位調整回路５０は、高電圧回路４０の出力電圧を所定電位低下させて、高電圧側駆動電圧ＨＶＤＤ及び高電圧側基準電圧ＨＶＳＳを、それぞれ低電圧側駆動電圧ＶＤＤ及び接地電圧ＧＮＤとした。これにより、電位調整回路５０は、高電圧回路４０から出力される電圧を所定電位分、降下させればよいので、構成を簡素にすることができる。

・ 本実施形態では、トランジスタ３１Ｎのドレイン端子は入力電圧ＶＩＮに接続されており、トランジスタ３１Ｎのソース端子には、トランジスタ３３Ｐ，３４Ｎのゲート端子が接続されている。トランジスタ４１Ｐのドレイン端子は入力電圧ＶＩＮに接続されており、トランジスタ４１Ｐのソース端子には、トランジスタ４３Ｎ，４４Ｐのゲート端子が接続されている。このため、トランジスタ３１Ｎ，４１Ｐのゲート端子に印加する電圧を調整することにより、トランジスタ３３Ｐ，３４Ｎ，４３Ｎ，４４Ｐのゲート端子に印加する電圧を変更することができる。このため、簡単な構成で電圧を変換することができる。

・ 本実施形態では、低電圧側電源電圧ＶＤＤ２は、トランジスタ３１Ｎのゲート端子と、トランジスタ３２Ｎを介してトランジスタ３３Ｐのソース端子に接続されている。また、トランジスタ３１Ｎ，３２Ｎのスレッショルド電圧Ｖｔｈは、ほぼ同じとなっている。このため、トランジスタ３３Ｐのゲート端子に電圧が印加されてトランジスタ３３Ｐがオフとなる場合には、トランジスタ３１Ｎのソース端子の電圧は、トランジスタ３３Ｐの
ソース端子の電圧とほぼ同じ電圧となる。このため、消費電力を抑えることができるため、更なる省電力化を図ることができる。

・ 本実施形態では、高電圧側基準電圧ＨＶＳＳは、トランジスタ４１Ｐのゲート端子と、トランジスタ４２Ｐを介してトランジスタ４３Ｎのソース端子に接続されている。また、トランジスタ４１Ｐ，４２Ｐのスレッショルド電圧Ｖｔｈは、ほぼ同じとなっている。このため、トランジスタ４３Ｎのゲート端子に電圧が印加されてトランジスタ４３Ｎがオフとなる場合には、トランジスタ４１Ｐのソース端子の電圧は、トランジスタ４３Ｎのソース端子の電圧とほぼ同じ電圧となる。このため、消費電力を抑えて省電力化を図ることができる。

・ 本実施形態では、低電圧回路３０の出力をリセット入力端子に、電位調整回路５０の反転出力をセット入力端子に入力したＲＳラッチ回路６０を用いる。これにより、簡単な構成で、低電圧回路３０及び高電圧回路４０のレベル信号に応じてヒステリシスのあるレベルシフタ回路１０にすることができる。

また、上記実施形態は以下のように変更してもよい。
・ 上記実施形態では、ＲＳラッチ回路６０は、電位調整回路５０の出力を反転した信号と、低電圧回路３０の出力を反転した信号とを入力して、出力選択回路を実現した。出力選択回路は、他の論理回路を組み合わせたラッチ回路やフリップフロップ回路など、他の構成でもよい。例えば、電位調整回路５０において、接続ノードＢ１の高電圧回路の反転回路を生成し、この出力をそのままＲＳラッチ回路６０において用いるような回路としてもよい。すなわち、出力選択回路は、入力端子の信号がローレベル信号からハイレベル信号に切り換わる場合には高電圧回路４０からの出力に応じた出力電圧ＶＯＵＴを出力し、ハイレベル信号からローレベル信号に切り換わる場合には低電圧回路３０からの出力に応じた出力電圧ＶＯＵＴを出力する回路であればよい。

・ 上記実施形態では、電位調整回路５０は、高電圧回路４０の出力電圧を、高電圧側駆動電圧ＨＶＤＤと低電圧側駆動電圧ＶＤＤの差の電圧だけ降下した電圧に変換してＲＳラッチ回路６０に供給した。これに限らず、電位調整回路５０は、高電圧回路４０の出力が、高電圧側駆動電圧ＨＶＤＤのときには低電圧側駆動電圧ＶＤＤに変換し、高電圧側基準電圧ＨＶＳＳのときには接地電圧ＧＮＤに変換する電圧であれば、どのような構成であってもよい。

・ 上記実施形態では、入力電圧ＶＩＮが印加される入力端子の信号と、レベルシフタ回路１０の出力信号とが反転するように構成した。これに代えて、入力電圧ＶＩＮが印加される入力端子の信号とレベルシフタ回路１０の出力信号とを同じ信号となるような構成にしてもよい。

本発明のシュミットトリガ機能付きレベルシフタ回路の配線回路図。 本発明における電圧関係図であり、（ａ）は接続ノードの電圧の入力電圧に対する変化図、（ｂ）は出力電圧の入力電圧に対する変化図。 第１従来技術におけるレベルシフタ回路の配線回路図。 第１従来技術における電圧−時間の変化図であり、（ａ）は入力電圧、（ｂ）は接続ノードの電圧、（ｃ）は出力電圧である。 第２従来技術におけるシュミットトリガ回路の配線回路図。 第２従来技術における出力電圧の入力電圧に対する変化図。 第１及び第２従来技術から考えられるシュミットトリガ機能付きレベルシフタ回路の配線回路図。 図７のレベルシフタ回路における出力電圧の入力電圧に対する変化図。

符号の説明

ＨＶＤＤ…高駆動電圧としての高電圧側駆動電圧、ＨＶＳＳ…高基準電圧としての高電圧側基準電圧、ＶＤＤ…低駆動電圧としての低電圧側駆動電圧、ＶＤＤ２…第２低駆動電圧としての低電圧側電源電圧、ＶＩＮ…入力電圧、ＶＯＵＴ…出力電圧、ＶＳＳ２…第２高基準電圧としての高電圧側電源電圧、Ｖｔｈ…スレッショルド電圧、１０…レベルシフタ回路、３０…低電圧回路、３１Ｎ…第１電圧調整手段としてのトランジスタ、３２Ｎ…第３電圧調整手段を構成するトランジスタ、３３Ｐ…相補型トランジスタ回路を構成するトランジスタ、３４Ｎ…相補型トランジスタ回路を構成するトランジスタ、４０…高電圧回路、４１Ｐ…第２電圧調整手段としてのトランジスタ、４２Ｐ…第４電圧調整手段を構成するトランジスタ、４３Ｎ…相補型トランジスタ回路を構成するトランジスタ、４４Ｐ…相補型トランジスタ回路を構成するトランジスタ、５０…電位調整回路、６０…出力選択回路としてのＲＳラッチ回路。

Claims (5)

1. 入力端子に印加される入力電圧に対して変化する第１スイッチング電圧に応じたスイッチング動作を行なって、低駆動電圧と、この低駆動電圧より低い低基準電圧との間の電圧を出力する低電圧回路と、
   前記入力電圧に対して変化し前記第１スイッチング電圧より高い第２スイッチング電圧に応じたスイッチング動作を行って、高駆動電圧と、この高駆動電圧より低く、且つ前記低基準電圧よりも高い高基準電圧との間の電圧を出力する高電圧回路と、
   前記高電圧回路の出力において、高駆動電圧を低駆動電圧に変換し、高基準電圧を低基準電圧に変換する電位調整回路と、
   前記入力端子の信号が、ローレベルからハイレベルに切り換わる場合には前記電位調整回路の出力に応じた出力を行ない、ハイレベルからローレベルに切り換わる場合には前記低電圧回路からの出力に応じた出力を行なう出力選択回路とを備え、
   この出力選択回路からの信号を出力することを特徴とするレベルシフタ回路。
2. 請求項１に記載のレベルシフタ回路において、
   前記低駆動電圧と前記低基準電圧との差分と、前記高駆動電圧と前記高基準電圧との差分とがほぼ同じとなるような前記高基準電圧を用い、
   前記電位調整回路は、前記高電圧回路から出力される電圧を所定電位分、降下させて、前記高駆動電圧を低駆動電圧に変換し、高基準電圧を低基準電圧に変換することを特徴とするレベルシフタ回路。
3. 請求項１又は２に記載のレベルシフタ回路において、
   前記低電圧回路は、
   前記入力電圧に対して前記第１スイッチング電圧を調整する第１電圧調整手段と、
   前記低駆動電圧と前記低基準電圧との間で、前記第１電圧調整手段の出力を用いてスイッチング動作を行なう相補型トランジスタ回路とから構成し、
   前記高電圧回路は、
   前記入力電圧に対して前記第２スイッチング電圧を調整する第２電圧調整手段と、
   前記高駆動電圧と前記高基準電圧との間で、前記第２電圧調整手段の出力を用いてスイッチング動作を行なう相補型トランジスタ回路とから構成したことを特徴とするレベルシフタ回路。
4. 請求項３に記載のレベルシフタ回路において、
   前記入力電圧として、前記低基準電圧と前記高駆動電圧との間の電圧を用い、
   前記第１電圧調整手段をｎチャンネルのＭＯＳトランジスタを用いて構成し、このＭＯＳトランジスタのゲート端子には、前記低駆動電圧よりスレッショルド電圧だけ高い第２低駆動電圧が供給されており、
   前記第２電圧調整手段をｐチャンネルのＭＯＳトランジスタを用いて構成し、このＭＯＳトランジスタのゲート端子には、前記高基準電圧よりスレッショルド電圧だけ低い第２高基準電圧が供給されており、
   前記低電圧回路の相補型トランジスタ回路には、ｎチャンネルのＭＯＳトランジスタから構成される第３電圧調整手段を介して、前記第２低駆動電圧を供給し、
   前記高電圧回路の相補型トランジスタ回路には、ｐチャンネルのＭＯＳトランジスタから構成される第４電圧調整手段を介して前記第２高基準電圧を供給するように構成したことを特徴とするレベルシフタ回路。
5. 請求項１〜４のいずれか１項に記載のレベルシフタ回路において、
   前記出力選択回路は、ＲＳラッチ回路を用いて構成し、
   前記ＲＳラッチ回路の入力端子には、前記電位調整回路の出力端子及び前記低電圧回路の出力端子を接続したことを特徴とするレベルシフタ回路。

Images