TW567604B - Apparatus with compliant electrical terminals, and methods for forming same - Google Patents

Apparatus with compliant electrical terminals, and methods for forming same Download PDF

Info

Publication number
TW567604B
TW567604B TW091119395A TW91119395A TW567604B TW 567604 B TW567604 B TW 567604B TW 091119395 A TW091119395 A TW 091119395A TW 91119395 A TW91119395 A TW 91119395A TW 567604 B TW567604 B TW 567604B
Authority
TW
Taiwan
Prior art keywords
conductive
compatible
conductive metal
metal coating
layer
Prior art date
Application number
TW091119395A
Other languages
English (en)
Inventor
Michael A Lutz
Original Assignee
Dow Corning
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning filed Critical Dow Corning
Application granted granted Critical
Publication of TW567604B publication Critical patent/TW567604B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Connections By Means Of Piercing Elements, Nuts, Or Screws (AREA)

Description

567604 A7 -------— ___ B7 五、發明説明（1 ) 發明背景 1.發明蓺_ 本發明大體上關於具有終端之電力裝置，且較特別的是 ’關於具有區域陣列終端以供形成電連接之電力裝置。 2·ιου支藝之説昍 在一積體電路之製造期間，形成於一矽基板上且最後連 接於外部裝置之信號線係終止於稱為輸入/輸出（1/0)墊塊之 平坦金屬接觸區，製造後，積體電路（即晶片）典型上固接於 保濩性半導體裝置封裝内，積體電路之各1/0墊塊隨後連 接於裝置封裝之一或多電終端。 裝置封裝之電終端典型上係相關於封裝之周邊、或通 過封裝底側表面之二維式陣列而配置，金屬導體典型上用 於連接積體電路之I/O墊塊至裝置封裝之終端，金屬導體例 如可為細金屬接線、形成於一裝置封裝基板上及/或内之“尾 線（即k唬線）、形成於一撓性载體膜或疊層例如一帶體自 動接合或TAB帶上及/或内之尾線、或一引線框。周邊終端 裝置封裝例如可具有稱為“針腳，，之終端，供插入一印刷電
路板（PCB)之孔内，或稱為“引線，，之終端，供接附於一 pcB 曝露表面上之平坦金屬接觸區。區域陣列終端裝置封裝典 型上具有焊“球”或“凸塊，，，供接附於一PCB曝露表面上之平 坦金屬塾塊。 區域陣列終端封裝具有配置成通過裝置封裝底側表面之 二維式陣列，結果，具有數百個終端之區域陣列終端封裝 之實體尺寸即遠小於其周邊終端者，此較小之封裝為可攜 -4-
567604 A7 ------------B7 五、發明説明（2 ) 一~"~ ----- 式裝置所極需，例如膝上型及掌上型電腦’及手持式通信 裝置如行動電話。此外，自積體電路之I/O墊塊至裝置封裝 之信號線長度較短，因此柵列裝置封裝之高頻率電力性能 典型占即較佳於相對應之周邊終端裝置封裝者。 可控制伸縮式晶片連接（C4)為直接接附—積體電路於一基 板（例如玻璃纖維·環氧樹脂印刷電路板材料或—陶質材料）之 習知方法，C4接附法普遍稱為“倒裝晶片，，接附法。在備便 C4接附時，積體電路之1/〇墊塊典型上係、在積體電路之一底 側表面上配置成二維式陣列，且一組相對應之接合墊塊形 成於基板之-上表面上’―焊劑“凸塊”形成於積體電路之 各I/O墊塊上。例如’一焊劑合金之多層構成金屬可以沉積 於積體電路之I/O墊塊上，金屬層沉積後，積體電路即可加 熱以熔化金屬層。熔態金屬混合而形成焊劑合金，且焊劑 合金之表面張力使熔態之焊劑合金形成半球形焊劑“凸塊，， 於積體電路之I/O墊塊上，焊膏典型上沉積於基板之各接合 墊塊上。 在積體電路至基板之C4接附期間，積體電路之1/〇墊塊上 之焊劑凸塊係實體接觸於基板之相對應接合墊塊上之焊膏 ，基板及積體電路長時間加熱而使焊劑足以熔化或“倒流，， 。當焊劑冷卻時，積體電路之1/0墊塊即電氣性及機械^耦 合於基板之接合墊塊。 區域陣列終端裝置封裝之一普遍型式為“倒裝晶片，，球形 栅列（BGA)裝置封裝，一典型之“倒裝晶片” BGA裝置封裝包 括一積體電路，係使用上述C4或“倒裝晶片，，接附法以安裝 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) " ^__ 567604 A7
裝
訂
線 567604
接而不論CTE之不相符（例如積體電路與封裝基板之間），且 不需要使用一下填材料。 發明概要 揭露一種裝置，其包括一導電體、及一形成於導電體上 之導電性相谷凸塊，相容凸塊包括一可焊性帽蓋層及一定 位於可焊性帽蓋層與導電體之間之導電性相容體，大體上 ，可焊性帽蓋層可以廣稱為“可濕焊性”，特別是，可焊性 帽蓋層包括一或多種以下材料··鉛、錫、鎘、銦、鉍、鎵 、鋼、銀、鉑、鈀、及鎳。相容體將可焊性帽蓋層耦合於 導電體。 導電體例如可為裝置之一輸入/輸出（1/〇)墊塊，且相容凸 塊可形成於裝置之一電終端。相容體形成一機械式撓性之 導電性路徑於可焊性帽蓋層與導電體之間。當承受一施加 於可焊性帽蓋層與導電體之間之力時，相容凸塊即彈性變 形，亦即，當相容凸塊承受一施加於可焊性帽蓋層與導電 體之間之力時（例如當相容凸塊受到壓縮、拉伸、膨脹、等 等），相容凸塊之形狀，即從原有形狀變成一變化形狀，而 當此力去除時則相容凸塊之形狀會回復到原有形狀。此彈 性變形之能力容許相容凸塊形成裝置與一外部元件之間之 一極穩定性連接。 相谷體例如包含一聚合物基質之材料，適當之聚合物基 質材料包括環氧樹脂、矽酮、聚醯亞胺、丙烯酸酯聚合物 、及丙烯酸酯共聚物。相容體亦可包含一或多填料，例如 銀、金、或鈀，或其合金，此填料可用於增加相容體之導
567604
電岸可焊性帽蓋層包含一合金，包括至少以下二種金屬 •鉛、錫、鎘、銦、鉍、及鎵，相容體可直接接觸於可焊 性帽蓋層及導電體。 貫知例中，裝置包括一基板；複數I/O塾塊，係配置 於基板之一表面上；及複數導電性相容凸塊，其中各相容 凸塊形成於一不同之1/0墊塊上。裝置例如可為一積體電路 模里且基板可為一半導體基板。另者，裝置可為一印刷 電路板，而基板可為一玻璃纖維環氧樹脂疊層。再者，裝 置可為一互連裝置（例如裝置封裝基板），且基板可包括一塑 夕材料（例如玻璃纖維環氧樹脂疊層、聚醚硪、或聚醯亞胺） 、或一陶質材料(例如氧化鋁、礬土、Al2〇3、或氮化鋁、 A1N) 〇 一種形成一相容電終端於一導電體之上表面上之揭露方 法（例如一 I / 0墊塊）包含形成上述導電性相容體於導電體之 上表面上，以致於相容體耦合於導電體，上述導電性可焊 性巾s蓋層形成於相容體上，以致於可焊性帽蓋層耦合於相 容體。 在形成相谷體期間，相容體之一下側表面直接接觸於導 電體之上表面，且相容體藉此直接接觸而耦合於導電體。 相谷體之一外周邊延伸至導電體之一外周邊以外，此可增 加相谷凸塊之截面積，藉此增加相容體之導電率，所增加 之截面積亦增加相容體106内供熱機械性感應式應力彈性地 分散之區域之尺寸。 在方法之一實施例中，形成一導電性金屬塗層於導電體 -8 - t張尺度適财S S家料(^ϋϋ(21〇χ 297公羡)-- 567604
上’以致於導電性金屬搞合於導電體，導電性金 屬塗層之一外周邊延伸至導電體之一外周邊以外，導電性 金屬塗層係做為一黏接層或一障壁層；形成相容體於導電 f金屬塗層上，以致於相容體輕合於導電性金屬塗層。 在方法之另一實施例中，形成一導電性相容體於導電體 之上表面上，以致於相容體耦合於導電體；導電性金屬塗 層之一外周邊延伸至相容體之一外周邊以外，導電性金屬 塗層做為一黏接層或一障壁層；形成導電性可焊性帽蓋層 於導電性金屬塗層上，以致於可焊性帽蓋層耦合於導電性 金屬塗層。 圖式簡蕈說明 本發明可以藉由參考以下說明及相關之配合圖式而獲得 瞭解圖中相同之參考編號表示相同元件，且其中： 圖1係一裝置之一部分立體圖，裝置包括一基板及配置於 基板表面上之複數導電性相容凸塊，其中各相容凸塊包括 一導電性相容體及一導電性可焊性帽蓋層； 圖2A為圖1所示基板之一部分截面圖，其中一輸入/輸出 (I/O)墊塊已形成於一部分基板之表面上； 圖2B為圖2A所示基板之一部分截面圖，其 體已形成議塾塊之一上表面上； 之相谷 圖2C為圖2B所示基板之一部分截面圖，其中圖1之可焊 性帽蓋層已形成於相容體之一上表面上； 圖3A為圖1所示基板之一部分截面圖，其中圖2八之1/〇墊 塊已形成於一部分基板之表面上；
裝 訂
線 -9 -
567604
圖3B為圖3A所示基板之一部分截面圖，其中一導電性金 屬塗層已形成於I/O墊塊之上及側表面上； 圖3C為圖3B所示基板之一部分截面圖，其中圖1之相容 體已形成於導電性金屬塗層之一上表面上； 圖3D為圖3C所示基板之一部分截面圖，其中圖i之可焊 性帽蓋層已形成於相容體之一上表面上； 圖4A為圖1所示基板之一部分截面圖，其中圖2八之1/()墊 塊已形成於一部分基板之表面上； 圖4B為圖4A所示基板之一部分截面圖，其中圖上之相容 體已形成於I/O塾塊之一上表面上； 圖4C為圖4B所示基板之一部分截面圖，其中一導電性金 屬塗層已形成於相容體之一上表面上； 圖4D為圖4C所示基板之一部分截面圖，其中圖1之可焊 性帽蓋層已形成於導電性金屬塗層之一上表面上； 圖5A為圖1所示基板之一部分截面圖，其中圖2A之I/O墊 塊已形成於一部分基板之表面上； 圖5B為圖5A所示基板之一部分截面圖，其中圖3B之導電 性金屬塗層已形成於I/O墊塊之上表面及側表面上； 圖5C為圖5B所示基板之一部分截面圖，其中圖1之相容 體已形成於圖3B之導電性金屬塗層之上表面上； 圖5D為圖5C所示基板之一部分截面圖，其中圖4C之導電 性金屬塗層已形成於相容體之上表面上；及 圖5E為圖5D所示基板之一部分截面圖，其中圖1之可焊 性帽蓋層已形成於圖4C之導電性金屬塗層之上表面上。 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
567604 A7
a儘管本發明可能有多種修改及變換型式，但是其特定實 施例已藉由圖中之實例揭示及詳細說明於本文内。惟，應 j瞭解的疋文内特定實施例之說明並非侷限本發明於所揭 路之特定型式，相反地，本發明欲涵蓋諸此修改、等效技 術及變換型式於文後中請專利範圍所定義之本發明精神範 缚内。 整定實施你丨之詳細說明 本發明之闡釋性實施例說明如下，為了說明清楚，並非 一實際實施上之所有特性皆在本說明書中揭露，當然，可 以瞭解的疋在任意此實際實施例之研發中，需做無數次實 施上之特疋決定以達成研發者之目的，例如相容於系統相 關與商業相關之限制，其係隨著實施而變化。再者，可以 瞭解的是此一研發之努力可能很複雜及費時，但是此為習 於此技者明瞭本文優點之必要過程。 圖1係一包括一基板102在内之裝置100之一部分立體圖， 其中多數導電性相容凸塊104配置於基板102之一表面102A 上。如文後所述，各相容凸塊104定位於裝置100之多數輸 入/輸出（I/O)墊塊（圖1中未示）之一不同者上，1/〇墊塊終結 裝置1.00之電力及/或信號線，且用於連接至裝置1〇〇外之電 路。相容凸塊104形成裝置1〇〇之電力終端。 裝置100例如可為一積體電路模型，且基板1〇2可為一半 導體基板。在製造期間，積體電路模型可以曾經為一更大 型半導體晶圓之一部分。相容凸塊1〇4可以在製造期間已形 成於積體電路模型上，且在積體電路模型分離於較大半導 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 567604 A7 ______B7 五、發明説明（9 ) 體晶圓之前。 另者，裝置100可為一互連裝置，例如一印刷電路板或一 栅列封裝基板。在此情況中，基板102實質上例如可由一塑 膠材料（例如玻璃纖維環氧樹脂疊層、聚醚颯、或聚醯亞胺） 、或一陶質材料（例如氧化鋁、礬土、Ai2〇3、或氮化鋁、 成。裝置1〇〇亦可為一多晶片模組之一部分、或一玻 璃液晶顯示器。 各相容凸塊104包括一導電性相容體1〇6及一導電性可焊 性帽蓋層108 ’各相容凸塊1〇4之相容體106形成於裝置1〇〇 之一 I/O塾塊上，且可焊性帽蓋層1〇8形成於相容體1〇6上， 各相容凸塊104之相容體1〇6因而定位於裝置100之1/〇墊塊 與對應之帽蓋層108之間，且將1/0墊塊耦合於對應之可焊 性帽蓋層108。 相容凸塊104之可焊性帽蓋層log用於接觸一供裝置1〇〇連 接（即接附或戈裝）之元件（例如一印刷電路板、一裝置封裝 基板 積體電路模型荨）之對應接合塾塊，文後，供裝置 1〇〇連接之元件將視之為“連接元件，，。大體上，可焊性帽蓋 層108為“可濕焊”，亦即，接觸於可焊性帽蓋層1〇8曝露表 面之熔態焊劑將黏附於諸表面，以供焊劑將可焊性帽蓋層 10 8電力性及機械性耦合於對應之接合墊塊。一焊劑倒流操 作可以貫質上同時經由焊劑，用於將相容凸塊i 〇4之可焊性 帽蓋層108耦合於連接元件之對應接合墊塊。 基本上由於相容體1〇6之存在，相容凸塊1〇4可以在承受 施加於可焊性帽蓋層1 〇8與基板1 〇2之間之力時做彈性變形 -12- 本紙張尺度適用巾S ®家料(CNS) A4規格(210X297公釐) " ----— 567604 A7
，此力為在可焊性帽蓋層1〇8耦合於連接元件之對應接合墊 塊期間，故意產生於裝置1〇〇與供裝置1〇〇連接之元件之間 ’以減少或消除存在於可焊性帽蓋層1〇8與對應接合墊塊之 間之間隙，此間隙典型上由可焊性帽蓋層1〇8之高度差、基 板102及/或連接元件表面之不平坦度、等等所造成。 此力亦預期在裝置1〇〇之熱膨脹係數（CTE)未匹配於連接 元件之CTE時產生，例如，在使用一焊劑倒流操作以將可 焊性帽蓋層108耦合於連接元件之對應接合墊塊期間，此力 即因為裝置100與連接元件之CTEs差異而產生。在可焊性帽 蓋層108耦合於對應接合墊塊後，此力亦在熱循環期間因為 裝置100與連接元件之CTEs差異而產生。 相容凸塊104在此施力下做彈性變形之能力可使相容凸塊 104承受此施力，而無焊塊連接之疲勞及失效。相容體1〇6 形成機械式撓性之導電性路徑於裝置100之可焊性帽蓋層 108與對應I/O墊塊之間，結果，利用相容凸塊1〇4而形成於 裝置100與連接元件之間之連接穩定性可預期較大於焊塊連 接之穩定性。 請注意相容凸塊104可以任意適當之方式配置於基板丨〇2 之一或多表面上。 圖2A-2C現在將用於說明一形成圖1所示基板1Q2之表面 102A上之相容凸塊104之方法實施例，圖2A為圖1所示基 板102之一部分截面圖，其中一I/O塾塊2〇〇已形成於一部 分基板102之表面102A上。例如，I/O墊塊2〇〇可藉由圖樣 化一形成於基板102表面102A上之金屬層（例如鋁或銅）而 •13· t紙張尺度適用中S ®家料(CNS) A4規格(210><297公釐)" ' 一 567604 五、發明説明（μ 形成，爾塊2〇〇具有二個主要表面：一接觸於基板1〇2 表面102A之下侧表面2〇〇A，及一相對立於下側表面2嫩 之上表面200B。 圖2B為圖2A所示基板102之一部分載面圖，其中一導電 性相容體106(如圖υ已形成於1/〇墊塊2〇〇之上表面2麵上。 相容導電體可以選自聚合物基質之導電性材料，此材料包 括熱塑性、熱固性 '及B_可分級材料。適合之聚合物材料 普遍類型包括環氧樹脂、㈣、聚酿亞胺、及丙 合物與共聚物。熱塑性、熱固性、或B-可分級材料可能需 要在室溫下令材料取得一要求形狀與成型後固化^ 才目容體106之適當導電率及應力分散可以藉由結合一或多 金屬填料而達成，諸如銀、金、把、及其合金。原本為導 電性之聚合物成分亦屬習知，且可採用，—般可得之填料 產品包括乡歡寸與形狀之填料粒+，此一般可得之填料 即適用。 ^ 相容體1〇6可以利用多種習知方法之任一者形成包括網 版印刷、鋼版印刷、噴墨印刷、預先成型凸塊之薄片轉移 、塗佈後接著光成像、或經由多層技術做光成像。關於相 容體⑽之導電率’相容體⑽之取得體積電阻係數應該小 於或等於約G.GG1歐姆_厘米，且較佳為小於或等於約〇 歐姆-厘米。關於體積電阻係數之一下限，可以取得具有 體積電阻係數小到0.00005歐姆-厘米之導電性粒子填充成 分。固態之銀金屬（純度99·78%)具有〇〇〇〇〇〇16歐姆-厘米 之體積電阻係數’其可視為可以取得之體積電阻係數之_
I纸張尺度適财s s家料(CNS) Α4規格(21GX297&W -14- 567604 A7 B7 五、發明説明（12 ) 粒子下限。 在圖2B之實施例中，相容體106具有一下側表面106A且 直接接觸於I/O墊塊200，及一相對立於I/O墊塊200之上表面 106B。相容體106之上表面106B係如圖所示具有一圓頂形， 請注意相容體106之上表面106B不需要以一圓頂形供相容體 106執行其預期功能。 在圖2B之實施例中，相容體106之外周邊延伸至I/O墊塊 200之外周邊以外，以致於相容體106亦接觸於I/O墊塊200 之側表面200C及I/O墊塊200周圍之基板102之一部分表面 102A。此配置方式可用於增加相容體106之截面積，藉此增 加相容體106之導電率，所增加之截面積亦增加相容體106 内供熱機械性感應式應力彈性地分散之區域之尺寸。 惟，請注意相容體106不需要接觸於I/O墊塊200之任意側 表面200C、或基板102之任意部分表面102A以執行預期功 能。在其他實施例中，相容體106之外周邊並未延伸至由 I/O墊塊200之側表面200C定義之I/O墊塊200外周邊以外， 以致於相容體106不接觸於I/O墊塊200之任意側表面200C及 I/O墊塊200周圍之基板102之任意部分表面102A。 圖2C為圖2B所示基板102之一部分截面圖，其中一導電 性之可焊性帽蓋層108(如圖1)已形成於相容體106之上表面 106B上。在圖2C之實施例中，可焊性帽蓋層108具有一接觸 於相容體106之下側表面108A，及一相對立於相容體106之 上表面108B。如上所述，可焊性帽蓋層108為“可濕焊”，亦 即，接觸於可焊性帽蓋層108曝露表面之熔態焊劑將黏附於 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
線 567604
諸表面，以供焊劑將可焊性帽蓋層108電力性及機械性輕合 於一供裝置100連接（如圖1)之元件之對應接合墊塊。 可焊性帽蓋層108例如可為一包括二或多種以下金屬在内 之合金：錯、錫、鎘、銦、絲、及鎵。例如，可焊性帽蓋 層108可由包括大約95重量百分比之鉛及大約5重量百分比 之錫在内之合金形成（例如5/95重量百分比之錫/錯焊劑）。 若可焊性帽蓋層108為一合金，則用於形成可焊性帽蓋層 108之適當方法包括鋼版印刷、噴墨印刷、及轉移處理。另 者，可焊性帽蓋層108可由一實質上包含單一金屬（例如鋼 、銀、鉑、鈀、或鎳）之材料形成。在此狀態中，材料可藉 由電鍍沉積。 圖2C所示之結構為圖1之相容凸塊1〇4之一實施例，當一 物體施力於可焊性帽蓋層108之上表面108B時，施力實質上 傳輸至相容體106，而反應於該施力，相容體106即變形而 提供應力釋放於I/O墊塊200。當施力之強度在一特定程度 (例如一臨界值）以下時，相容體106即在施力狀態下以一實 質呈彈性方式變形，且當施力去除時則實質回復至其原有 尺寸與形狀’相容體106因而具有一適當程度之彈性。一力 產生於相容體1 06内，其相對於該施力且維持可焊性帽蓋層 108與施力於可焊性帽蓋層1〇8上表面ι〇8Β之物體之間之實 質接觸。 一材料之楊氏係數為材料内單向内部應力對於其上方 初期應變之一比率，當施力之強度在臨界值以下時，由 施力產生之相容體1 06内部應變實質上呈比例於施力，且 -16- 本纸張尺度適用中a S家標準(CNS) A4規格(21GX 297公釐) '
裝 訂
線 567604 A7 ____B7 五、發明説明（14 ) ' ~ ~ 相容體106可謂實質上呈現“虎克，，或理想彈性。在一實施 例中’相容體106之楊氏係數可以小於或等於約8,〇〇〇 MPa ’且可小於或等於約ιοοο Mpa。相容體1〇6亦具有適 當程度之伸長量及壓縮率，伸長量係定義為一樣品在張 力下之長度增加量’通常表示成原長度之百分比，壓縮 率則定義為一樣品在壓縮下之厚度減少量，通常表示成 原厚度之百分比。 在圖2C之實施例中，可焊性帽蓋層ι〇8之一外周邊拘限於 相容體106之一外周邊内，且可焊性帽蓋層ι〇8未接觸於相 容體106周圍之基板1〇2之任意部分表面ι〇2Α。儘管此狀態 可能有益，但是相信其並非生成之相容凸塊i 〇4依預期執行 時所需。因此，在其他實施例中，可焊性帽蓋層1〇8之外周 邊可延伸至相容體106之外周邊以外，且可接觸於相容體 106周圍之基板102之一部分表面1〇2 A。 圖3A-3D現在將用於說明一形成圖i所示基板1〇2之表面 102A上之相容凸塊104之方法之第二實施例，圖3A為圖1所 示基板102之一部分截面圖，其中上述I/O墊塊200已形成於 一部分基板102之表面102A上。 圖3B為圖3A所示基板102之一部分截面圖，其中一導電 性金屬塗層300已形成於I/O墊塊200之上表面200B及側表 面200C上。在圖3B之實施例中，導電性金屬塗層300之一 外周邊延伸至由I/O墊塊200之側表面200C定義之I/O墊塊 200外周邊以外。導電性金屬塗層300可以做為一黏接層， 其中一隨後形成於導電性金屬塗層300上之材料比I/O墊塊 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 567604
另者，或另外，導 以減少I/O墊塊200 200更佳地黏附於導電性金屬塗層3〇〇 電性金屬塗層3 00可以做為一障壁層 之氧化。 導電性金屬塗層300例如可以藉由電鍍或蒸發（例如濺擊） 而形成，導電性金屬塗層3〇〇可包括多層之不同金屬，例 如導電性金屬塗層300可以藉由依序形成鉻、銅、及金層 於I/O墊塊200上而形成（即鉻/銅/金層）。另者，導電性金 屬塗層300可包括鉻/銀/金層、或鈦/鎢/金層。例如，ι/〇 墊塊200可由鋁形成，而導電性金屬塗層3〇〇例如可藉由形 成一層大約0.15微米厚度之鉻（即一大約〇15微米之鉻層） 於I/O墊塊200上、接著為一大約〇·15微米厚度之5〇/5〇鉻銅 層、接著為一大約1微米之銅層、接著為一大約〇·丨5微米 之金層而形成。 圖3C為圖3Β所示基板1〇2之一部分截面圖，其中上述導 電性相容體106已形成於導電性金屬塗層3〇〇之上表面3〇〇α 上。請注意在圖3C之實施例中，相容體106之一外周邊拘限 於導電性金屬塗層3 00之一外周邊内，以致於相容體1〇6未 接觸於導電性金屬塗層3〇〇周圍之基板1〇2之任意部分表面 102Α。在其他實施例中，相容體106之外周邊可拘限於導電 性金屬塗層300之外周邊内，且相容體106可接觸於導電性 金屬塗層300周圍之基板102之一部分表面1〇2 Α。 圖3D為圖3C所示基板102之一部分截面圖，其中上述導 電性之可焊性帽蓋層1〇8已形成於相容體106之上表面106B 上。在圖3D之實施例中，可焊性帽蓋層1 〇8完全圍封相容體 •18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
線 567604 A7 _________ B7 五、發明説明（16 ) 106 ’可焊性帽蓋層108之外周邊延伸至導電性金屬塗層300 之外周邊以外，且可焊性帽蓋層1〇8接觸於導電性金屬塗層 300周圍之基板1〇2之表面i〇2A。 圖3D所示之結構為圖1之相容凸塊1〇4之一第二實施例， 當一物體施力於可焊性帽蓋層1〇8之上表面108B時，施力實 質上傳輸至相容體106，而反應於該施力，相容體106即變 形而提供應力釋放於I/O墊塊200。當施力之強度在一特定 程度（例如一臨界值）以下時，相容體1 〇6即在施力狀態下以 一實質呈彈性方式變形，且當施力去除時則實質回復至其 原有尺寸與形狀，相容體106因而具有一適當程度之彈性。 一力產生於相容體106内，其相對於該施力且維持可焊性帽 蓋層108與施力於可焊性帽蓋層1〇8上表面108B之物體之間 之實質接觸。 圖4A-4D現在將用於說明一形成圖1所示基板1〇2之表面 102A上之相容凸塊1〇4之方法之第三實施例，圖4A為圖1所 示基板102之一部分截面圖，其中上述I/O墊塊2〇〇已形成於 一部分基板102之表面102A上。 圖4B為圖4A所示基板102之一部分截面圖，其中上述導 電性相容體106已形成於I/O墊塊200上。請注意在圖4B之實 施例中，相容體106之一外周邊延伸至由I/O墊塊2〇〇之側表 面200C定義之I/O墊塊200之外周邊以外，且接觸於I/O墊塊 200周圍之基板102之”部分表面102 A。 圖4C為圖4B所不基板102之一部分截面圖，其中一導電 性金屬塗層400已形成於相容體1〇6之上表面106B上。在圖 -19- I紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) ' 567604 A7 ------ --------B7 五、發明説明^ ~) 一 ---—~- 4C之實施例中’導電性金屬塗層4〇〇完全圍封相容體⑽， 且接觸於相容體106周圍之基板1〇2之一部分表面1〇2八。導 電性金屬塗層可以做為—黏接層，其中—隨後形成於導 電性金屬塗層400上之材料比相容體1〇6更佳地黏附於導電 性金屬塗層400。另者，或另夕卜，導電性金屬塗層4〇〇可以 做為一障壁層，以防止隨後形成之層與相容體106之間可能 產生不利產物之化學反應。導電性金屬塗層4〇〇可包括相同 於上述導電性金屬塗層3〇〇者之材料，且可用相同於導電性 金屬塗層300者之方式形成。 圖4D為圖4C所示基板102之一部分截面圖，其中上述導 電性之可焊性帽蓋層1〇8已形成於導電性金屬塗層4〇〇之上 表面400A上。在圖4D之實施例中，可焊性帽蓋層1〇8之外 周邊拘限於導電性金屬塗層4〇〇之一外周邊内，以致於可焊 性帽蓋層108未接觸於相容體1〇6。相信此有益於導電性金 屬塗層400形成一障壁層，以防止可焊性帽蓋層1〇8與相容 體106之間可能產生不利產物之化學反應。 圖4D所示之結構為圖1之相容凸塊ι〇4之一第三實施例， 當一物體施力於可焊性帽蓋層1〇8之上表面1〇8]8時，施力實 質上傳輸至相容體106，而反應於該施力，相容體1〇6即變 形而&供應力釋放於I/O墊塊2〇〇。當施力之強度在一特定 私度（例如一臨界值）以下時，相容體丨〇6即在施力狀態下以 一實質呈彈性方式變形，且當施力去除時則實質回復至其 原有尺寸與形狀，相容體1〇6因而具有一適當程度之彈性。 一力產生於相容體1 〇6内，其相對於該施力且維持可焊性帽 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 567604 A7 _B7 __ 五、發明説明（18 ) 蓋層108與施力於可焊性帽蓋層1〇8上表面108B之物體之間 之實質接觸。 圖5A-5E現在將用於說明一形成圖1所示基板102之表面 102A上之相容凸塊104之方法之第四實施例，圖5A為圖1所 示基板102之一部分截面圖，其中上述I/O墊塊200已形成於 一部分基板102之表面102A上。 圖5B為圖5A所示基板102之一部分截面圖，其中上述導 電性金屬塗層300已形成於I/O墊塊200之上表面200B及側表 面200C上。在圖5B之實施例中，導電性金屬塗層300之外周 邊延伸至由I/O墊塊200之側表面200C定義之I/O墊塊200外 周邊以外。如上所述，導電性金屬塗層300可以做為一黏接 層，其中一隨後形成於導電性金屬塗層300上之材料比I/O 墊塊200更佳地黏附於導電性金屬塗層300。另者，或另外 ，導電性金屬塗層300可以做為一障壁層，以減少1/()塾塊 200之氧化。 圖5C為圖5B所示基板102之一部分截面圖，其中上述導 電性相容體106已形成於導電性金屬塗層300之上表面3〇〇a 上。請注意在圖5C之實施例中，相容體i〇6之一外周邊拘限 於導電性金屬塗層300之一外周邊内，以致於相容體未 接觸於導電性金屬塗層300周圍之基板1〇2之任意部分表面 102A。在其他實施例中’相容體1 〇6之外周邊可拘限於導電 性金屬塗層300之外周邊内，且相容體106可接觸於導電性 金屬塗層300周圍之基板102之一部分表面1〇2A。 圖5D為圖5C所示基板102之一部分截面圖，其中上述導 -21 - I紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) '~ ------ 567604 A7
電性金屬塗層400已形成於相容體1〇6之上表面1〇沾上。在 圖5D之實施例中，導電性金屬塗層4〇〇完全圍封相容體ι〇6 ，且接觸於相容體106周圍之基板102之一部分表面1〇2a。 如上所述，導電性金屬塗層400可以做為一黏接層，其中一 隨後形成於導電性金屬塗層400上之材料比相容體1〇6更佳 地黏附於導電性金屬塗層4〇〇。另者，或另外，導電性金屬 塗層400可以做為一障壁層，以防止隨後形成之層與相容體 106之間可能產生不利產物之化學反應。導電性金屬塗層 400可包括相同於上述導電性金屬塗層3〇〇者之材料，且可 用相同於導電性金屬塗層300者之方式形成。 圖5E為圖5D所示基板1〇2之一部分截面圖，其中上述導 電性之可焊性帽蓋層108已形成於導電性金屬塗層4〇〇之上 表面400A上。在圖5E之實施例中，可焊性帽蓋層ι〇8之外周 邊拘限於導電性金屬塗層400之外周邊内（如圖5D)，以致於 可焊性帽蓋層108未接觸於相容體1〇6。相信此有益於導電 性金屬塗層400形成一障壁層，以防止可焊性帽蓋層1 〇8與 相容體106之間可能產生不利產物之化學反應。 圖5E所示之結構為圖1之相容凸塊1〇4之一第四實施例， 當一物體施力於可焊性帽蓋層108之上表面108B時，施力實 質上傳輸至相容體106，而反應於該施力，相容體1 〇6即變 形而提供應力釋放於I/O墊塊200。當施力之強度在一特定 程度（例如一臨界值）以下時，相容體106即在施力狀態下以 一實質呈彈性方式變形，且當施力去除時則實質回復至其 原有尺寸與形狀，相容體106因而具有一適當程度之彈性。 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 567604 A7 B7 五、發明説明（20 ) ---- 力產生於相容體1〇6内，其相對於該施力且維持可焊性帽 蓋層108與施力於可焊性帽蓋層1〇8上表面ι〇8Β之物體之間 之實質接觸。 請注意相容凸塊104之組件（例如相容體106、可焊性帽蓋 層108、等等）可具有任意適當之形狀。 上述特疋貫施例僅為闡釋，因為本發明可在習於此技 者審閱本文後以不同但是等效之方式加以變更及 。 再者’文内所示結構或設計之細節並非意欲拘限，而是 應由以下申請專利範圍為之。因此，顯然上述特定實施 例可做變化或變更，且諸此變化可視為在本發明之範嘴 與精神内’緣是，文内之保護性思考係載明於以下申： -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

Claims (1)

  1. 567604 第091119395號專利申請案 。 欠―名β-1 青·ί!1&Μ換本(92年10月）g88 六、申請專利^ ' -~ 1· 一種具有相容電終端之裝置，包含·· 一導電體；及 一導電性相容凸塊，係形成於導電體上， 其中相容凸塊包含： 導電性 < 可焊性帽蓋層，包含選自以：鉛、錫、 鎮：銦、鉍、鎵、銅、銀、始、鈀、及鎳所組成 族群中之至少一金屬；及 一導電性之相容體’係定位於可焊性巾胃蓋層與導 電體之間’其中相容體將可焊性帽蓋層電搞合 於導電體。 2·=申請專利範圍第4之裝置，其中相容體形成—挽性之 導電性路徑於可焊性帽蓋層與導電體之間。 3. 如申請專利範圍第之裝置，其中當相容凸塊承受一施 加於可焊性帽蓋層與導電體之間之力時，相容凸塊之形 狀即自：原始形狀變成一變化形狀，及其中當施力去除 時，相容凸塊之形狀實質上回復到原始形狀。 4. 如申請專利範圍第【項之裝置，其中相容體包含一聚合物 基質之材料。 5. 如申請專：範圍第4項之裝置，其中聚合物基質之材料係 選自以.環氧樹脂、碎酮、聚酿亞胺、丙婦酸醋聚合物 、及丙稀酸酯共聚物所組成之族群中。 6. 如申請專利範圍第4項之裝置，其中相容體進一步包含選 自以：銀、金、鈀所組成族群中之至少一填料，其中至 少一填料用於增加相容體之導電率。 -24 - 567604
    7.如申請專利範圍第1項之裝置，其中相容體具有一小於或 等於約0.001歐姆-厘米之體積電阻係數。 8 ·如申請專利範圍第1項之裝置，其中相容體具有一小於或 等於約0.0001歐姆-厘米之體積電阻係數。 9·如申請專利範圍第1項之裝置，其中相容體具有一小於或 等於約8,000 MPa之楊氏係數。 M·如申請專利範圍第1項之裝置，其中相容體具有一小於或 等於約1，000 MPa之楊氏係數。 11.如申請專利範圍第1項之裝置，其中可焊性帽蓋層包含一 合金，包括選自以：鉛、錫、鎘、銦、鉍、及鎵所組成 族群中之至少二金屬。 12·如申請專利範圍第丨項之裝置，其中導電體用於輸送電力 或一電力信號往或自裝置，及其中相容凸塊形成裝置之 一電力終端。 13.如申請專利範圍第1項之裝置，其中導電體係裝置之一輸 入/輸出（I/O)墊塊。 14·如申請專利範圍第丨項之裝置，其中相容體直接接觸於可 焊性帽蓋層及導電體。 15. —種具有相容電終端之裝置，包含·· 一基板； 複數輸入/輸出（I/O)墊塊，係配置於基板之—表面 ;及 複數導電性相容凸塊，其中各相容凸塊形成一 之I/O塾塊上及包含： 、不同 -25- 567604 A8 B8 C8 ____ D8 六、申請專利範圍 ' 導電性之可焊性帽盍層，包含選自以：船、锡、 鎘、錮、鉍、鎵、銅、銀、鉑、鈀、及鎳所組成 族群中之至少一金屬；及 導電性之相容體，係定位於可焊性帽蓋層與一相 對應I/O墊塊之間，其中相容體將可焊性帽蓋層電 耦合於相對應I/O墊塊。 16. 如申請專利範圍第15項之裝置，其中相容體形成一撓性 之導電性路徑於可焊性帽蓋層與1/0墊塊之間，以供相容 凸塊形成於其上。 17. 如申請專利範圍第15項之裝置，其中當相容凸塊承受一 施加於可焊性帽蓋層與基板之間之力時，相容凸塊之形 狀即自一原始形狀變成一變化形狀，及其中當施力去除 時’各相容凸塊之形狀實質上回復到原始形狀。 18. 如申請專利範圍第15項之裝置，其中相容體包含一聚合 物基質之材料。 19. 如申請專利範圍第18項之裝置，其中聚合物基質之材料 係選自以：環氧樹脂、矽酮、聚醯亞胺、丙埽酸酯聚合 物、及丙晞酸酯共聚物所组成之族群中。 20·如申請專利範圍第18項之裝置，其中相容體進一步包含 選自以：銀、金、鈀所組成族群中之至少一填料，其= 至少一填料用於增加相容體之導電率。 21·如申請專利範圍第15項之裝置，其中相容體具有一小於 或等於約o.ool歐姆-厘米之體積電阻係數。 22·如申請專利範圍第15項之裝置，其中相容體具有一小於 -26- 567604 ------、申請專利範園 A BCD 或等於約0.0001歐姆-厘米之體積電阻係數。 23·如申請專利範圍第15項之裝置，其中相容體具有一小於 或等於約8,000 MPa之楊氏係數。 24·如申請專利範圍第15項之裝置，其中相容體具有一小於 或等於約1,000 MPa之楊氏係數。 5.如申請專利範圍第15項之裝置，其中可焊性帽蓋層包含 、合金’包括選自以：鉛、錫、鎘、錮、鉍、及鎵所組 成族群中之至少二金屬。 6·如申請專利範圍第15項之裝置，其中裝置之"〇墊塊終止 裝置之電力及信號線，及其中相容凸塊形成裝置之電力 終端。 27·如申請專利範圍第15項之裝置，其中裝置係一積體電路 模型’及其中基板係一半導體基板。 28. 如申請專利範圍第15項之裝置，其中裝置係一印刷電路 板，及其中基板包含一塑膠材料。 29. 如申請專利範圍第15項之裝置，其中裝置係一互連裝置 ’及其中基板包含一陶質材料。 •如申叫專利範圍第15項之裝置，其中可焊性帽蓋層係可 濕焊。 31·如申請專利範圍第15項之裝置，其中相容體直接接觸於 可焊性帽蓋層及相對應I/O墊塊。 32. —種形成一相容電終端於一導電體之上表面上之方法， 包含： 形成一導電性相容體於導電體之上表面上，以致於相
    -27-
    567604 A8 B8 C8 D8 六、申請專利範圍 容體電耦合於導電體；及 形成一導電性可焊性帽蓋層於相容體上，以致於可焊 性帽蓋層電耦合於相容體，其中可焊性帽蓋層包含 選自以··鉛、錫、鎘、銦、鉍、鎵、銅、銀、鉑、 鈀、及鎳所組成族群中之至少一金屬。 33. 如申請專利範圍第32項之方法，其中導電性相容體之形 成包含： 形成一導電性相容體於導電體之上表面上，以致於相 容體之一下侧表面直接接觸於導電體之上表面，且 相容體藉此電耦合於導電體。 34. 如申請專利範圍第32項之方法，其中導電性相容體之形 成包含： 形成一導電性相容體於導電體之上表面上，以致於相 容體電耦合於導電體，其中相容體之一外周邊延伸 至導電體之一外周邊以外。 35. 如申請專利範圍第32項之方法，其中導電性可焊性帽蓋 層之形成包含： 形成一導電性可焊性帽蓋層於相容體上，以致於可焊 性帽蓋層之一下側表面直接接觸於相容體之上表面 ，且可焊性帽蓋層藉此耦合於相容體，其中可焊性 帽蓋層包含選自以：錯、錫、编、鋼、祕、嫁、銅 、銀、鉑、鈀、及鎳所組成族群中之至少一金屬。 36. —種形成一相容電終端於一導電體之上表面上之方法， 包含： -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 567604 A BCD 々、申請專利範圍 形成一導電性金屬塗層於導電體之上表面上，以致於 導電性金屬電耦合於導電體，其中導電性金屬塗層 之一外周邊延伸至導電體之一外周邊以外，及 其中導電性金屬塗層係做為一黏接層或一障壁層； 形成一導電性相容體於導電性金屬塗層上，以致於相 容體電耦合於導電性金屬塗層；及 形成一導電性可焊性帽蓋層於相容體上，以致於可焊 性帽蓋層電耦合於相容體。 37.如申請專利範圍第36項之方法，其中導電性金屬塗層之 形成包含： 形成一導電性金屬塗層於導電體之上表面上，以致於 導電性金屬電耦合於導電體，其中導電性金屬塗層 之一外周邊延伸至導電體之一外周邊以外，及其中 導電性金屬塗層係做為一黏接層或一障壁層，及其 中導電性金屬塗層包含選自以：絡、銅、金、銀、 欽、及嫣所組成族群中之至少一層金屬。 3 8.如申請專利範圍第36項之方法，其中導電性可焊性帽蓋 層之形成包含： 形成一導電性可焊性帽蓋層於相容體上，以致於可焊 性帽蓋層電耦合於相容體，其中可焊性帽蓋層包含 選自以：鉛、錫、鎘、銦、鉍、鎵、銅、銀、鉑、 I巴、及鎳所組成族群中之至少一金屬。 3 9. —種形成一相容電終端於一導電體之上表面上之方法， 包含： -29 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 567604
    形成-導電性相容體於導電體之上表面上，以 谷體電|馬合於導電體； 形成一導電性金屬塗層於相容體上，以致於導電性金 屬電耦合於相容體，其中導電性金屬塗層之一外^ 邊延伸至相容體之一外周邊以外，及其中導電性金 屬塗層係做為一黏接層或一障壁層；及 “ 形成一導電性可焊性帽蓋層於導電性金屬塗層上，以 致於可焊性帽蓋層電耦合於導電性金屬塗層。 40_如申請專利範圍第39項之方法，其中導電性金屬塗層之 形成包含： 胃 开> 成一導電性金屬塗層於相容體上，以致於導電性金 屬電耦合於相容體，其中導電性金屬塗層之一外周 邊延伸至相容體之一外周邊以外，及其中導電性金 屬塗層係做為一黏接層或一障壁層，及其中導電性 金屬塗層包含選自以：鉻、銅、金、銀、鈦、及嫣 所組成族群中之至少一層金屬。 41 ·如申請專利範圍第3 9項之方法，其中導電性可焊性帽蓋 層之形成包含： 形成一導電性可焊性帽蓋層於導電性金屬塗層上，以 致於可焊性帽蓋層電耦合於導電性金屬塗層，其中 可焊性帽蓋層包含選自以··鉛、錫、鎘、銦、级、 鎵、銅、銀、鉑、鈀、及鎳所組成族群中之至少一 金屬。 42. —種形成一相容電終端於一導電體之上表面上之方法， -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董) 567604
    申請專利範圍 包含： 形成一第一導電性金屬塗層於導電體之上表面上，以 致於導電性金屬電耦合於導電體，其中導電性金屬 塗層之一外周邊延伸至導電體之一外周邊以外，及 其中導電性金屬塗層係做為一黏接層或一障壁層； 形成一導電性相容體於導電體之上表面上，以致於相 容體電耦合於導電體； 裝 形成一第二導電性金屬塗層於相容體上，以致於導電 性金屬電耦合於相容體，其中導電性金屬塗層之一 外周邊延伸至相容體之一外周邊以外，及其中導電 性金屬塗層係做為一黏接層或一障壁層；及 形成一導電性可焊性帽蓋層於第二導^性金屬塗層 上，以致於可焊性帽蓋層電耦合於第二導電性金 屬塗層。 43·如申請專利範圍第42項之方法，其中第一導電性金屬塗 層之形成包含： 形成:第一導電性金屬塗層於導電體之上表面上，以 致於導電性金屬電耦合於導電體，其中導電性金屬 塗層之-外周邊延伸至導電體之—外周邊以外，及 其中導電性金屬塗層係做為-黏接層或-障壁層， 及其中導電性金屬塗層包含選自以：鉻、銅、金、 銀、鈇、及鎢所组成族群中之至少一層金屬。 M·如申請專利範圍第42項之方法 力凌其中第二導電性金屬塗 層之形成包含：
    567604 A8 B8 C8 D8 六、申請專利範圍 形成一第二導電性金屬塗層於相容體上，以致於導電 性金屬電耦合於相容體，其中導電性金屬塗層之一 外周邊延伸至相容體之一外周邊以外，及其中導電 性金屬塗層係做為一黏接層或一障壁層，及其中導 電性金屬塗層包含選自以：鉻、銅、金、銀、鈦、 及鎢所組成族群中之至少一層金屬。 45.如申請專利範圍第42項之方法，其中導電性可焊性帽蓋 層之形成包含： 形成一導電性可焊性帽蓋層於第二導電性金屬塗層上 ，以致於可焊性帽蓋層電耦合於第二導電性金屬塗 層，其中可焊性帽蓋層包含選自以：鉛、錫、鎘、 銦、麵、鎵、銅、銀、銘、飽、及鎳所組成族群中 之至少一金屬。 •32- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091119395A 2001-09-12 2002-08-27 Apparatus with compliant electrical terminals, and methods for forming same TW567604B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/952,738 US6767819B2 (en) 2001-09-12 2001-09-12 Apparatus with compliant electrical terminals, and methods for forming same

Publications (1)

Publication Number Publication Date
TW567604B true TW567604B (en) 2003-12-21

Family

ID=25493187

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091119395A TW567604B (en) 2001-09-12 2002-08-27 Apparatus with compliant electrical terminals, and methods for forming same

Country Status (10)

Country Link
US (1) US6767819B2 (zh)
EP (1) EP1428257B1 (zh)
JP (1) JP2005503014A (zh)
KR (1) KR100886778B1 (zh)
AT (1) ATE383659T1 (zh)
AU (1) AU2002331046A1 (zh)
CA (1) CA2459908A1 (zh)
DE (1) DE60224544T2 (zh)
TW (1) TW567604B (zh)
WO (1) WO2003023819A2 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US7436058B2 (en) * 2002-05-09 2008-10-14 Intel Corporation Reactive solder material
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
JP4329532B2 (ja) * 2003-07-15 2009-09-09 日立電線株式会社 平角導体及びその製造方法並びにリード線
US8390126B2 (en) * 2003-10-03 2013-03-05 Motorola Mobility Llc Method and arrangement for reduced thermal stress between substrates
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
JP4433820B2 (ja) * 2004-02-20 2010-03-17 Ｔｄｋ株式会社 磁気検出素子およびその形成方法ならびに磁気センサ、電流計
WO2005093816A1 (en) * 2004-03-05 2005-10-06 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
US7259581B2 (en) * 2005-02-14 2007-08-21 Micron Technology, Inc. Method for testing semiconductor components
US7413110B2 (en) * 2005-02-16 2008-08-19 Motorola, Inc. Method for reducing stress between substrates of differing materials
EP1851798B1 (en) 2005-02-25 2016-08-03 Tessera, Inc. Microelectronic assemblies having compliancy
US7534715B2 (en) * 2005-12-29 2009-05-19 Intel Corporation Methods including fluxless chip attach processes
JP4672576B2 (ja) * 2006-03-09 2011-04-20 富士通株式会社 電子デバイス及びその製造方法
US7375021B2 (en) * 2006-04-04 2008-05-20 International Business Machines Corporation Method and structure for eliminating aluminum terminal pad material in semiconductor devices
US20070284758A1 (en) * 2006-05-22 2007-12-13 General Electric Company Electronics package and associated method
US20070297151A1 (en) * 2006-06-27 2007-12-27 Mosley Larry E Compliant conductive interconnects
US20080042269A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structures and packaged structures thereof
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7994638B2 (en) 2007-05-11 2011-08-09 Panasonic Corporation Semiconductor chip and semiconductor device
TWI343112B (en) * 2007-08-08 2011-06-01 Unimicron Technology Corp Package substrate having electrical connection structure and method for fabricating the same
EP2637202A3 (en) 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8766439B2 (en) 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP5530955B2 (ja) * 2011-02-21 2014-06-25 日本特殊陶業株式会社 多層配線基板
US8499445B1 (en) * 2011-07-18 2013-08-06 Endicott Interconnect Technologies, Inc. Method of forming an electrically conductive printed line
KR101840447B1 (ko) * 2011-08-09 2018-03-20 에스케이하이닉스 주식회사 반도체 패키지 및 이를 갖는 적층 반도체 패키지
DE102011083423A1 (de) * 2011-09-26 2013-03-28 Siemens Aktiengesellschaft Kontaktfederanordnung und Verfahren zur Herstellung derselben
DE102011056515B4 (de) 2011-12-16 2023-12-07 Tdk Electronics Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10930581B2 (en) * 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10355371B2 (en) 2017-03-03 2019-07-16 Microsoft Technology Licensing, Llc Flexible conductive bonding

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5187020A (en) 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad
US5508228A (en) 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5431328A (en) 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
EP0827190A3 (en) 1994-06-24 1998-09-02 Industrial Technology Research Institute Bump structure and methods for forming this structure
US5854514A (en) 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
TW324847B (en) 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
US6080494A (en) * 1997-08-29 2000-06-27 Texas Instruments Incorporated Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
US6369451B2 (en) * 1998-01-13 2002-04-09 Paul T. Lin Solder balls and columns with stratified underfills on substrate for flip chip joining
AU5283399A (en) * 1998-07-15 2000-02-07 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for transferring solder to a device and/or testing the device
US6341071B1 (en) * 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
US6333104B1 (en) * 2000-05-30 2001-12-25 International Business Machines Corporation Conductive polymer interconnection configurations
US6396156B1 (en) * 2000-09-07 2002-05-28 Siliconware Precision Industries Co., Ltd. Flip-chip bonding structure with stress-buffering property and method for making the same

Also Published As

Publication number Publication date
EP1428257A2 (en) 2004-06-16
JP2005503014A (ja) 2005-01-27
WO2003023819A3 (en) 2004-01-22
DE60224544T2 (de) 2009-01-22
WO2003023819A2 (en) 2003-03-20
US6767819B2 (en) 2004-07-27
KR100886778B1 (ko) 2009-03-04
EP1428257B1 (en) 2008-01-09
AU2002331046A1 (en) 2003-03-24
US20030049884A1 (en) 2003-03-13
CA2459908A1 (en) 2003-03-20
ATE383659T1 (de) 2008-01-15
DE60224544D1 (de) 2008-02-21
KR20050018623A (ko) 2005-02-23

Similar Documents

Publication Publication Date Title
TW567604B (en) Apparatus with compliant electrical terminals, and methods for forming same
US5468995A (en) Semiconductor device having compliant columnar electrical connections
US6252301B1 (en) Compliant semiconductor chip assemblies and methods of making same
US8455998B2 (en) Method and package for circuit chip packaging
US6919642B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
TW388945B (en) Filp-chip connecting method, filp-chip connected structure and electronic device using the same
US7544542B2 (en) Reduction of damage to thermal interface material due to asymmetrical load
TW473953B (en) Semiconductor device and method for manufacturing same
JPH1197480A (ja) 導電性接着剤による相互接続構造物
WO2000059033A1 (en) Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2009152253A (ja) 半導体装置およびその製造方法
US6605491B1 (en) Method for bonding IC chips to substrates with non-conductive adhesive
TW569413B (en) Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same
Gilleo Direct chip interconnect using polymer bonding
JP3162068B2 (ja) 半導体チップの実装方法
US20070080453A1 (en) Semiconductor chip having a bump with conductive particles and method of manufacturing the same
JP2001024032A (ja) 非接触ｉｃカード用ｉｃチップ実装方法及びその実装装置
TW439237B (en) Flip chip structure and its manufacturing method
KR20010069358A (ko) 공정합금계의 이방성 전도필름을 이용한 반도체 칩본딩공정 및 그 제조방법
JP2003282769A (ja) チップ実装基板、チップ実装基板の製造方法、及び、電子機器
JP2000200331A (ja) Ｉｃモジュ―ル及びこれを用いたｉｃカ―ド
JP3252848B2 (ja) 半導体装置
JP2005019692A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees