TW560069B - Groove gate field-effect transistor and method of manufacturing the same - Google Patents

Groove gate field-effect transistor and method of manufacturing the same Download PDF

Info

Publication number
TW560069B
TW560069B TW091110731A TW91110731A TW560069B TW 560069 B TW560069 B TW 560069B TW 091110731 A TW091110731 A TW 091110731A TW 91110731 A TW91110731 A TW 91110731A TW 560069 B TW560069 B TW 560069B
Authority
TW
Taiwan
Prior art keywords
gate
trench
source
film
drain
Prior art date
Application number
TW091110731A
Other languages
English (en)
Inventor
Toshiharu Suzuki
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW560069B publication Critical patent/TW560069B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

560069 ] A7 B7 五、發明説明（i ) [發明的技術領域] 本發明係關於適應微細化需要之溝閘型場效電晶體之製 造方法。 [先前技藝] 目前，使用矽基板之MOS型LSI(金屬氧化物半導體型大 型積體電路）雖已處於量產0.18#m之設計基準（design ruie ; 設計法則）之L SI之階段，但在進一步要求利用微細化提高 積體度之趫勢下，業已開發出0.13/an至0.10//111之設計基 準之LSI。在此LSI中，動作速度之高速化及低耗電化也分 別成為訴求的重點。 欲將L SI微細化，將積體度大規模化之際，在抑制各電晶 體性能之差異上，短通道效應之抑制已成為極其重要之課 題。 為了抑制短通道效應，在已實用化之半導體基板上形成 閘極’並以自行整合方式對閘極形成源極及汲極之Μ 〇 s型 場效電晶體中，業界已積極在尋求源極及汲極之雜質濃 度、形狀、通道區域之井雜質之分布等之最適化方法，並 進一步嘗試利用傾斜離子植入等方法，在源極及汲極之端 形成逆導電型之所謂Halo(暈輪區）或pocket(袋區）之雜質區 域’精以抑制短通道效應。 又，為了抑制短通道效應，一面維持源極及汲極之低電 阻性’一面形成淺的源極及汲極已成為基本的重要事項。 以往’為形成源極及汲極而導入半導體基板之雜質係利 用使用電阻加熱爐之熱處理（9〇〇〜95〇1、2〇〜3〇分）而使 -4 - 本紙張尺度適用中國國家標準(CNS) Α4規格(2ΐΐ)Χ297公爱)--
裝 訂
560069 A7 ___ B7_ 五、發明説明（2 ) 其活化，但近年來，為防止此熱處理所引起之雜質擴散以 形成淺而低電阻之源極及汲極，已有人使用利用齒素燈之 RTA(Rapid Thermal Anneal ;快速熱退火）方式。 圖3係表示一般的RT A之升降溫分布圖。在RTA中，以50 〜100 °C之升溫速度使溫度上升至1〇〇〇〜11〇〇之退火溫 度，將此退火溫度保持1 0秒鐘程度，然後使其自然冷卻。 圖4係表tf使用R T A形成源極、沒極之接合部之一般的η 型場效電晶體100Χ之製造方法。在此方法中，首先，在ρ 型矽基板1形成元件分離部2，再形成Si02(二氧化矽）等之 貫穿膜3 (圖4(a))，如箭號所示，通過貫穿膜3植入離子而 形成井4及臨限值電壓Vth之適性化層（未予圖示）（圖 4(b))。其次，除去貫穿膜3，利用1000 °C、30分程度之熱 氧化形成3〜5 nm程度之閘極絕緣膜5，利用減壓CVD (化 學氣相沉積）法等，於其上沉積厚500 nm程度之摻雜高濃度 磷之多晶矽膜6，為降低閘極電阻，利用C VD法等在其上沉 積300 nm程度之矽化鎢WSi7(圖4(c))。 其後，利用微影照相技術與蝕刻技術形成所希望之設計 基準之閘極圖案’以此閘極圖案作為掩罩，如箭號所示， 植入構成擴張源極8a、汲極擴張8b之10keV、1 X l〇15cm-2 程度之砷等雜質離子（圖4(d))。其次，利用通常之CVD法 沉積S i02膜，利用異方性蝕刻形成侧壁9，再利用離子植入 法，以30keV導入3Xl015cm — 2程度之構成源極S及汲極D 之雜質導入層之砷離子（圖4(e))。 其次，為形成用來抑制短通道效應之袋區（Halo) 10，以 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 560069 A7 B7 五 發明説明（ 與基板面之法線成10。〜30。之角度植入20 keV、lx 1013cm — 2程度之p型雜質離子（圖4(f))。然後，為使在此之 前導入基板1之雜質活化，利用使用卣素燈之RT A，施行 105 0°C、10秒程度之退火。 其後’利用C VD法沉積Si〇2膜等之層間絕緣膜1 i(圖 4 (g ))。接著，在層間絕緣膜1 1形成源極、汲極之取出電極 14而獲得電晶體1〇〇χ(圖4(h))。 但在形成-源極及汲極之接合部時，如上所示，由於係在 保持退火溫度後，利用自然放熱使其冷卻，即使利用 RTA，亦無法控制此冷卻時之降溫速度，故降溫時之雜質 擴散所引起之分布是個值得重視之問題。 對此，有人採用如圖5所示，將退火溫度之保持時間設定 為零之尖頭式（Spike) RT Α或在降溫時利用氦He氣等強制冷 卻之快速冷卻RTA等方法。 但即使利用此等方法’如圖6所示，源極及沒極之接合部 深度與電阻值亦無法在技術界之道路圖指標9 9年制定之综 合試驗標準（ITRS，99)中，達到閘極長丨3〇 nm#下之電 晶體所要求之值。 又，在利用離子植入法導入雜質之際，施行RTA時，因 離子衝擊破壞結晶所形成之晶格間原子及空孔等多數之點 缺陷，在RTA之熱處理之初期階段會增速擴散。因此，通 常之熱擴散所引起之雜質之再分布雖可受到相當之抑制， 但點缺陷之增速擴散卻會引起雜質之擴散，使雜質之分布 引起大的再分布。 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
560069 A7 B7 五、發明説明（4 ) 因此’作為雜質之活化法，有人檢討使用準分子雷射之 退火方法。在使用準分子雷射之退火處理中，由於可使溫 度在數奈秒之極短時間中上升至1 ο 〇 〇 °c以上，故可在無增 速擴散狀態下使雜質活化。圖7係表示植入二氟化硼 BF2(15 keV、3xi〇15cm_2)，並藉氯化氙XeCl之準分子 雷射（波長308 nm、脈衝寬40 nsec)活化之p +層之接合部 深度、面電阻率（Ω/□)與雷射能量密度（mJ/cm2)之關係 圖。 _ 在使用準分子雷射之退火處理中，由於可在極短時間中 加熱，而在熱的不平衡狀態下施行退火處理，故與利用 RTA退火之情形相比，如圖7所示，可形成淺而低電阻之接 合部。但使用準分子雷射時，在退火之際，藉閘極絕緣膜 而與半導體基板保持熱的絕緣之閘極溫度會超過其構成基 材之融點溫度，有時會使閘極因熔融而變形或遭受破壞。 對於此種問題，有必要採用僅對源極及汲極等所希望之 部位施行熱處理之選擇性的退火方法。 作為選擇性的退火方法，有利用雷射之反射率因S i氧化 膜厚度而異之原理，在被照體上形成膜厚因熱處理之必要 性之有無而異之Si氧化膜而照射雷射之方法。更具體而 言，例如在波長3 08 nm之準分子雷射中，準分子雷射之反 射率對Si氧化膜之膜厚呈現圖8所示之變化。因此，在利用 準分子雷射之選擇性的準分子雷射退火方法中，對欲施行 熱處理之部位沉積反射率極小之膜厚50 nm之Si氧化膜，對 不欲施行熱處理之部位沉積反射率最大之膜厚1〇〇 nm之Si 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 560069 A7 __B7 "iT發明説明（5~) 氧化膜（參照 H. Tsukamoto et al，Jpn. J .Appl Phys. 32, L967(1993))。 利用此選擇性的準分子雷射退火方法施行源極及汲極之 雜質活化之以往之η型電晶體之製造方法如圖9所示。在此 方法中，首先’在ρ型硬基板1形成元件分離部2，再形成 Si〇2等之貫穿膜3(圖9(a))，通過貫穿膜3植入離子而形成 井4及臨限值電壓Vth之適性化層（未予圖示）（圖9(b))。其 次，除去貫-穿膜3，利用i〇〇(TC、30分程度之熱氧化形成3 〜5 nm程度之閘極絕緣膜5，利用減壓CVD法等，於其上 沉積厚500 nm程度之摻雜高濃度磷之多晶矽膜6，為降低 閘極電阻，利用CVD法等在其上沉積“ο nm程度之矽化鎢 WSi7，再利用LPCVD(低壓CVD)等沉積膜厚5〇 nmiSi 氧化膜12a(圖9(c))。 其後，利用微影照相技術與蝕刻技術形成所希望之設計 基準之閘極圖案（多晶矽膜6/WSi7/Si氧化膜12a)，而以此 閘極圖案作為掩罩，如箭號所示，植入構成擴張源極8 a、 擴張汲極8b之10keV、1 X i〇^cm-2程度之砷等雜質離子 (圖9(d))。其次，利用通常之CVD法沉積si〇2膜，利用異 方性蚀刻形成側壁9，再利用離子植入法，以3 ^ e v導入3
Xl015cm 2程度之構成源極5及汲極D之雜質導入層之砷離 子（圖 9(e))。 其次，為形成用來抑制短通道效應之袋區（Hal〇)1〇，以 與基板面之法線成10。〜30。之角度植入2〇keV、i χ 1013cm-2程度之ρ型雜質離子（圖9(f))。 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公 560069 A7 B7 五、發明說明（6 ) 然後，作為反射防止膜，利用CVD法沉積可使準分子雷 射顯示極小反射率之膜厚50 nm之Si氧化膜12b，藉以在構 成源極S及汲極D之雜質導入層上形成此膜厚50 nm之Si氧 化膜12b，在閘極圖案上形成此Si氧化膜12b、與閘極圖案 形成前所沉積之Si氧化膜12a之合計膜厚1〇〇 nm之薄膜， 即形成可使準分子雷射顯示最大反射率之膜厚之Si氧化膜 (圖 9(g))。 其次，為-使在此之前導入基板1之雜質活化，利用準分子 雷射L以900〜1000 mJ/cm2能量密度施行退火（圖9(h))。 其後，利用CVD法沉積5丨02等之層間絕緣膜1 1。接著， 在層間絕緣膜1 1形成源極、汲極之取出電極1 4而獲得電晶 體 100Y(圖 9(i))。 如此利用選擇性的退火方法製造電晶體1 0 0 Y時，高溫不 會加熱在閘極G而僅加熱在預備使雜質活化之源極s及汲極 D，故可防止退火所帶來之閘極g之變形或破壞。又，在源 極S及沒極D中，可施行熱的不平衡之雷射退火，故可形成 淺而低電阻之接合部。因此，依據此方法，可製造在閘極 長0 · 1 /zm以下起作用之電晶體（參照h. Tsukamoto et al，Jpn. J· Appl. Phys· 32, L967 (1993))。 但採用此方法時，為施行選擇性的雷射退火，在形成閘 極圖案之前後，會帶來工序之增加及困難性：即必須在基 板全面以特定之膜厚分別均句地形成5丨氧化膜12a、12b。 [發明所欲解決之問題] 如此上所述’為形成場效電晶體之源極或汲極而施行使 ___ -9- ^紙張尺度適用中國國家標準(CNS) A4規格(21〇χ 297公釐） 560069 A7 B7 五、發明説明（7 ) 導入於基板之雜質活化處理之際，以往所使用之電阻加熱 爐之方法及使用RTA之方法在閘極長〇 i 以下之極微細 化之電晶體中，難以形成足以達到有效抑制短通道效應程 度之淺而低電阻之源極、汲極接合部。 又’使用選擇性的雷射退火方法時，雖可形成淺而低電 阻之源極、汲極接合部，但卻會帶來工序之增加及困難 性。 對此’衣發明之目的在於提供可藉容易之工序形成有效 抑制短通道效應程度之源極、汲極接合淺且低電阻之極微 細化之場效電晶體之新製造方法。 [解決問題之手段] 本發明人等發現··圖9所示以往之選擇性的雷射退火方法 中，促使工序複雜化之Si氧化膜12a之形成工序為閘極圖案 形成後施行雷射退火所必要之工序，因此，將雷射退火應 用於在閘極圖案形成前施行退火之溝閘型場效電晶體時， 即可省略Si氧化膜12a之形成工序。 即，本發明係在將雜質導入半導體基板，以形成構成源 極或沒極之雜質導入層， 在雜質導入層穿設溝， 於溝之底面形成閘極絕緣膜， 以填埋溝方式形成閘極之溝閘型場效電晶體之製造方法 中，其特徵在於： 在將雜質導入半導體基板後，形成閘極之前，施行使雜 質活化之雷射退火處理。 -10- 本紙張尺度適用中國國家標举(CNS) A4規格(210X 297公釐） 560069 A7 B7
五、發明説明 [發明之實施形態] 以下，一面參照圖式，一面具體說明本發明之實施形 態。又，在各圖中，同一符號表示同一或同等構成要素。 圖1係製造實效閘極長〇 · 1 程度之η型溝閘型M 〇 s (或 MIS(金屬絕緣體半導體））電晶體之本發明之製造方、去之— 實施例之工序說明圖。 在本實施例中，在p型矽基板1形成淺溝等之元件分離部 2，再形成Si〇2等之男穿膜3，通過貫穿膜3如箭號所示植入 離子而形成井4及臨限值電壓Vth之適性化層（未予圖示）（圖 1(a))。 其次’如箭號所示’植入5 XloUcm''2程度之n型雜質之 磷、砷等離子至深40 run程度，以形成構成源極s及汲極d 之雜質導入層13(圖1(b))。另外，為形成相當於圖4、圖9 所示之以往型電晶體之擴張源極8a、汲極擴張81)之雜質導 入層8，植入lx 1015cm-2程度之η型雜質離子至比構成源 極S、沒極D之雜質導入層13深20 nm程度之位置（圖 1(c))。 其次，作為有效吸收準分子雷射之反射防止膜，形成厚 5 0 nm程度之Si氧化膜12(圖1(d))。此Si氧化膜12既可使 用將已形成之貫穿膜3用蝕刻法等薄化至50 nm程度之薄 膜，也可使用重新沉積之膜厚50 nm程度之Si氧化膜。 其次，為使在此之前導入基板1之雜質活化，施行利用波 長3 08 nm之XeCl準分子雷射L以能量密度900 mJ/cm2程 度照射之雷射退火（圖1(e))。 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 560069 A7 B7 五、發明説明（9 其次，利用CVD法沉積Si3N4或Si02等0.2〜0.3 /zm程度 厚之層間絕緣膜1 1。接著，利用使用KrF(氟化氪）雷射之微 影照相技術及乾式蝕刻技術，將形成閘極之溝1 5，在挾於 元件分離部2之區域之中央部，以〇.1 之寬W貫通層間絕 緣膜11，由相當於擴張源極8a、汲極擴張8b之雜質導入層 8之分布端形成至數十nm程度深之位置（圖。 其後，在900°C、2 0分程度之乾燥氧氣中施行熱氧化，藉 以使厚2〜J nm程度之氧化膜形成之閘極絕緣膜5在溝1 5之 底面及侧面生長（圖1(g))。也可利用濺射法或CVD法形成 Ah〇3等高介電常數絕緣膜，以作為閘極絕緣膜5。 其次，利用CVD法或濺射法，將多晶矽/矽化鎢、或構成 金屬閘極之氮化錫TiN、鉬Mo等閘極材料1 6填入溝1 5内， 利用CMP(化學機械研磨）法等使其平坦化而形成閘極g(圖 1(h))。 最後，將層間絕緣膜11開孔，埋入覆蓋用鎢等，利用回 蝕法、CMP等除去多餘之鎢而形成源極s、汲極D之取出電 極14而獲得溝閘型電晶體1()〇a(圖l(i))。 如此製造溝閘型電晶體100A時，由於在閘極形成前，已 施行源極S、汲極D、其他雜質之活化處理，故可在50 nm 程度之極淺之深度，以200 Ω/□程度之低電阻形成源極S、 沒極D之接合部。再者，採用此製造方法時，不需要施行以 往選擇地施行雷射退火所必須之“氧化膜形成工序，即， 不需要施行膜厚因形成位置在源極S及汲極D上或在閘極G 上而異之Si氧化膜形成工序，因此，電晶體之製造工序比 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公爱） 560069 A7 __ B7 五、發明説明（1〇 ) 以往選擇的雷射退火方法更為簡化。另外，溝閘型電晶體 由於源極S與汲極D之距離比閘極長度更長，且源極s與沒 極D不直接相對，故在構造上，具有難以引起短通道效應之 優點’但使用本實施例之方法正可容易地製造此種溝閘型 電晶體。 圖2係表示製造源極、沒極與閘極之電容比圖1所示電晶 體100A更為降低之溝閘型M0S(MIS)電晶體1〇〇b之本發 明之不同實-施例之工序說明圖。 在本實施例中，與圖1所示之電晶體100A同樣，係在p型 矽基板1形成元件分離部2、貫穿膜3、井4及臨限值電壓 Vth之適性化層（未予圖示）（圖2(a))，形成源極S與汲極〇形 成用之雜質導入層13(圖2(b))，再形成厚5〇 nm程度之Si 氧化膜1 2，以作為有效吸收準分子雷射之反射防止膜（圖 2(c))，並施行雷射退火（圖2(d))。 其次，利用CVD法沉積Si3N4或Si02膜等0.4〜0.5//m程 度厚之層間絕緣膜1 1。接著，利用使用KrF雷射之微影照 相技術及乾式蝕刻技術，將第一溝20，在挾於元件分離部2 之區域之中央部，以〇· 18 //m之寬W1貫通層間絕緣膜1 1， 由形成源極S、汲極D之雜質導入層13之分布端形成至10 nm程度淺之位置（圖2(e))。 其次，組合CVD法與異方性蝕刻法，在第一溝20之侧壁 形成厚W2為0.05 程度之Si02膜等絕緣材料形成之侧壁 21，且使基板1在第一溝20之底面露出（圖2(f))。 以此侧壁2 1為掩罩，對露出第一溝20之底面之基板1施行 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
560069 A7 B7 五、發明説明（n ) 選擇蝕刻，藉以將第二溝22形成在雜質導入層13之分布端 部之深度或比該端部深數nm程度之深度位置（圖2(g))。 其後’在950。(：、20分程度之乾燥氧氣中，將第二溝22 之底面熱氧化’藉以形成厚2〜3 η m程度之閘極絕緣膜5， 或在弟一溝2 2之底面’利用賤射法、通常之c v D法、原子 層化學的氣相生長法等形成Α〖2〇3等高介電常數絕緣膜形成 之閘極絕緣膜5(圖2(h))。 其後，利用CVD法或賤射法，將多晶矽/矽化鎢、或構成 金屬閘極之T i Ν、Μ 〇等閘極材料1 6填入溝内，利用c Μ Ρ法 等使其平坦化（圖2(i))。 最後，與圖1之電晶體100A同樣地形成源極S、汲極〇之 取出電極14而獲得電晶體100B(圖2(j))。 如此製造溝閘型電晶體100B時，與圖1之溝閘型電晶體 100A同樣，可利用比以往之選擇的雷射退火方式更簡化之 工序施行雷射退火，獲得源極S、沒極D之接合部極淺而低 電阻之電晶體。 另外，依據此溝閘型電晶體100B之製造方法，由於可利 用侧壁2 1分隔源極s或沒極D與閘極G，故可顯著地降低源 極S或汲極D與閘極G之電容。此電容降低效果對於形成超 淺之源極S、汲極D更為有效。 又’不同於第一溝2 0，第二溝2 2係利用侧壁2 1以自行整 合方式形成，且第二溝22之寬W3形成比第一溝20之寬W1 窄’因此，第二溝22之寬W3會自動地形成比規定第一溝20 之微影照相之能力狹窄之寬度。更具體而言，例如第一溝 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 560069 A7 ___ B7 五、發明説明（Π ) " 20之寬W1為0.18/zm，侧壁2 1之寬W2為〇·〇5牌時，第二 溝22之寬W3形成於〇.〇8//m。因此，依據本實施例，可以 製造出連目前實用化之KrF微影照相也難以達到之〇 G8 “瓜 或更低之閘極長度極短之微細化之電晶體。 在形成圖2所示含第一及第二溝之溝閘型電晶體1〇〇b之 形成過程中，也可與圖1所示溝閘型電晶體l〇〇A同樣形成 相當於擴張源極、汲極擴張之雜質導入層。此時，係在基 板上形成相-當於擴張源極、汲極擴張之雜質導入層後，施 行雷射退火，然後形成第一溝。 或在形成第一溝20之後，形成相當於擴張源極、汲極擴 張之雜質導入層，然後施行雷射退火。此時，為充分吸收 雷射能量，事先將層間絕緣膜Η之厚度形成比圖2所示之情 形為薄。雷射退火後，利用相同於圖2所示之方法形成側 壁’開設第二溝，在第二溝形成閘極絕緣膜，將閘極金屬 材料埋入此等溝中而製成電晶體。 本發明也可採用其他種種不同之實施形態，例如上述實 施例中，係以使用波長3〇8 nm之XeCl準分子雷射之例加以 說明’但亦可使用氟化氪KrF、氟化氬ArF等之準分子雷 射’且只要能夠以適當之能量密度照射，並不限於使用準 分子雷射’也可使用其他雷射。 又’在上述之實施例中，係就η型之MOS或MIS電晶體之 製造方法加以說明，但也可利用使基板及雜質之導電型式 逆轉’而同樣地適用於p型電晶體之製造。 作為閘極之構成材料之金屬、及作為閘極絕緣膜使用之 -15- 本紙張尺度適用巾® ϋ家標準(CNS) A4規格(21GX 297公爱) 560069 A7 B7 五、發明説明（Π ) 高介電常數絕緣膜也不限定於上述之例。可適當地選擇功 函數適當之金屬、及帶隙適當之高介電常數絕緣材料中， 成型性良好且性能穩定之材料。 另外，各種薄膜之厚度、雜質濃度、雜質層之深度等也 不限定於上述之例，可依所欲製造之該電晶體之閘極長 度、Vth值、電流驅動能力或其他所期望之特性選擇最適當 之值。 [發明之功效] 依據本發明，由於係在溝閘型電晶體之製造工序中，利 用雷射退火方式施行形成源極、汲極等之雜質之活化處 理，故可利用簡化之工序形成極淺而低電阻之源極、汲極 之接合部，藉以形成閘極長度在0.1 /zm以下之極微細化之 溝閘型電晶體。而由於可形成極淺之源極、汲極之接合 部，故可大幅降低源極或汲極與閘極之電容。 又，依據本發明，由於可形成極淺之源極、汲極之接合 部，埋入閘極之溝本身也可形成於極淺之深度，故可降低 蝕刻等加工精確度之差異所引起之實效的閘極長度之差 異，因此，降低汲極電流及Vth值之差異較為容易。 [圖式之簡單說明] 圖1 (a)〜（i)係表示實施例之電晶體之製造方法之工序說明 圖。 圖2 (a)〜（j )係表示實施例之電晶體之製造方法之工序說明 圖。 圖3係表示RTA之升降溫分布圖。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
發明説明（Μ 圖4(a)〜（h)係表示以往之^型電晶體之製造方法之工序說 明圖。 圖5係表示尖頭式Rta及快速冷卻rtA之升降溫分布圖。 圖6係表示用尖頭式RT a及快速冷卻RT Α所形成之ρ — η 接合部之接合深度與面電阻率之關係圖。 圖7係表示利用準分子雷射退火處理後之接合部深度與面 電阻率、雷射能量密度之關係圖。 圖8係表示si氧化膜之膜厚與準分子雷射之反射率之關係 圖9(a)〜（i)係表示利用以往之選擇性雷射退火處理方法之 電晶體之製造方法之工序說明圖。 元件符號之說明 1......基板、2. ……元件分離、3 . •…貫穿膜、4..... 井、5……閘極絕緣膜、8 · · · · ·形成擴張源極、擴張汲極之 雜質導入層、8 a... ..擴張源極、8 b---- .擴張汲極、1 1..... 層間絕緣膜、1 2 ... ..Si氧化膜、13..... .形成源極、汲極之 雜質導入層、14.. …取出電極、15...· •溝、1 6.....閘極材 料、20 ····.第一溝 、2 1.....側壁、2 2 ·. …第二溝、100A、 100B••…溝閘型電晶體 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

  1. 560069 A8 B8 C8 D8 申請專利範圍 1. 一種溝閘型場效電晶體之製造方法，其係將雜質導入半 導體基板，以形成構成源極或汲極之雜質導入層， 在雜質導入層穿設溝， 於溝之底面形成閘極絕緣膜， 以填埋溝方式形成閘極者，其特徵在於： 在將雜質導入半導體基板後，形成閘極之前，施行使 雜質活化之雷射退火處理者。 2 .如申請_專利範圍第1項之溝閘型場效電晶體之製造方 法，其中在將雜質導入半導體基板後，穿設溝之前，形 成反射防止膜而施行雷射退火處理者。 3.如申請專利範圍第1項之溝閘型場效電晶體之製造方 法，其中在將雜質導入半導體基板後，穿設溝之前，形 成反射防止膜而施行雷射退火處理， 在該溝侧壁形成由絕緣材料構成之侧壁， 以侧壁作為掩罩而在前述溝之底面穿設第二溝， 在第二溝之底面形成閘極絕緣膜， 以填埋此等溝方式形成閘極者。 -18 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW091110731A 2001-05-30 2002-05-22 Groove gate field-effect transistor and method of manufacturing the same TW560069B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001161892A JP2002353445A (ja) 2001-05-30 2001-05-30 溝ゲート型電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW560069B true TW560069B (en) 2003-11-01

Family

ID=19005104

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110731A TW560069B (en) 2001-05-30 2002-05-22 Groove gate field-effect transistor and method of manufacturing the same

Country Status (7)

Country Link
US (1) US6927130B2 (zh)
EP (1) EP1391939B1 (zh)
JP (1) JP2002353445A (zh)
KR (1) KR20030022325A (zh)
DE (1) DE60239129D1 (zh)
TW (1) TW560069B (zh)
WO (1) WO2002101835A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521381B1 (ko) 2003-06-25 2005-10-12 삼성전자주식회사 모오스 전계 효과 트랜지스터의 제조 방법
US7034361B1 (en) * 2003-09-03 2006-04-25 Advanced Micro Devices, Inc. Narrow body raised source/drain metal gate MOSFET
KR100505712B1 (ko) * 2003-10-22 2005-08-02 삼성전자주식회사 리세스 채널 어레이 트랜지스터의 제조 방법
CN100536089C (zh) * 2003-12-30 2009-09-02 中芯国际集成电路制造(上海)有限公司 晶圆快速冷却退火的方法和装置
US20060153995A1 (en) * 2004-05-21 2006-07-13 Applied Materials, Inc. Method for fabricating a dielectric stack
US7704833B2 (en) 2004-08-25 2010-04-27 Intel Corporation Method of forming abrupt source drain metal gate transistors
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
KR101128683B1 (ko) * 2004-12-30 2012-03-26 매그나칩 반도체 유한회사 Ｍｏｓ 트랜지스터 및 그 제조 방법
KR20060087875A (ko) * 2005-01-31 2006-08-03 주식회사 하이닉스반도체 스텝게이트를 갖는 반도체소자 및 그의 제조 방법
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
KR100642650B1 (ko) 2005-09-22 2006-11-10 삼성전자주식회사 측방확장 활성영역을 갖는 반도체소자 및 그 제조방법
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7902597B2 (en) 2006-03-22 2011-03-08 Samsung Electronics Co., Ltd. Transistors with laterally extended active regions and methods of fabricating same
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
KR100724578B1 (ko) * 2006-08-04 2007-06-04 삼성전자주식회사 매립 게이트를 갖는 반도체소자의 제조방법
US7772632B2 (en) * 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
JP2008171872A (ja) * 2007-01-09 2008-07-24 Elpida Memory Inc 半導体装置及びその製造方法
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100869351B1 (ko) * 2007-06-28 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101145380B1 (ko) * 2010-09-20 2012-05-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN104465383B (zh) * 2013-09-23 2018-03-06 中芯国际集成电路制造(上海)有限公司 降低mos晶体管短沟道效应的方法
JP7099369B2 (ja) * 2018-03-20 2022-07-12 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548926A (en) 1978-10-02 1980-04-08 Hitachi Ltd Preparation of semiconductor device
JPS62243366A (ja) * 1986-04-15 1987-10-23 Sony Corp 半導体装置の製造方法
JP2519284B2 (ja) 1988-01-29 1996-07-31 沖電気工業株式会社 埋め込みゲ―ト型ｍｏｓｆｅｔの製造方法
JPH02192168A (ja) * 1989-01-20 1990-07-27 Hitachi Ltd 半導体集積回路装置
JPH0766152A (ja) 1993-08-30 1995-03-10 Sony Corp 半導体装置の製造方法
US5372960A (en) 1994-01-04 1994-12-13 Motorola, Inc. Method of fabricating an insulated gate semiconductor device
US5998835A (en) * 1998-02-17 1999-12-07 International Business Machines Corporation High performance MOSFET device with raised source and drain
JP2000049334A (ja) 1998-07-27 2000-02-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
US6355544B1 (en) * 2000-07-20 2002-03-12 National Semiconductor Corporation Selective high concentration doping of semiconductor material utilizing laser annealing
US6365476B1 (en) * 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
JP2002343963A (ja) * 2001-05-17 2002-11-29 Sony Corp 溝ゲート型電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
EP1391939B1 (en) 2011-02-09
US20040009644A1 (en) 2004-01-15
JP2002353445A (ja) 2002-12-06
EP1391939A1 (en) 2004-02-25
DE60239129D1 (de) 2011-03-24
WO2002101835A1 (fr) 2002-12-19
US6927130B2 (en) 2005-08-09
KR20030022325A (ko) 2003-03-15
EP1391939A4 (en) 2007-11-07

Similar Documents

Publication Publication Date Title
TW560069B (en) Groove gate field-effect transistor and method of manufacturing the same
US6365476B1 (en) Laser thermal process for fabricating field-effect transistors
US6475888B1 (en) Method for forming ultra-shallow junctions using laser annealing
TWI337384B (en) Semiconductor fabrication process with asymmetrical conductive spacers
US8394687B2 (en) Ultra-abrupt semiconductor junction profile
TW400551B (en) Fabrication method of semiconductor device using ion implantation
JP5198823B2 (ja) 極薄先端を有する新規のトランジスタの製造方法
TWI222177B (en) Semiconductor device and method of fabricating the same
US7247547B2 (en) Method of fabricating a field effect transistor having improved junctions
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
TW200843109A (en) Fin field-effect transistor
TW200522171A (en) Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
TW200405441A (en) Method for fabricating semiconductor device with ultra-shallow super-steep-retrograde EPI-channel by boron-fluoride compound doping
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
TW201013788A (en) Manufacturing method for semiconductor device and semiconductor device
US7429771B2 (en) Semiconductor device having halo implanting regions
JP2002094059A (ja) Ｍｏｓｆｅｔ素子の製造方法
JP2004508717A5 (zh)
TW506079B (en) A method of manufacturing a semiconductor device
TW200949938A (en) Method of manufacturing semiconductor device
US6703281B1 (en) Differential laser thermal process with disposable spacers
TW200917378A (en) Method for manufacturing semiconductuor device
US7211489B1 (en) Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
Li et al. Damascene W/TiN gate MOSFETs with improved performance for 0.1-/spl mu/m regime
TW200428499A (en) Improved gate electrode for semiconductor devices

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees