CN100536089C - 晶圆快速冷却退火的方法和装置 - Google Patents

晶圆快速冷却退火的方法和装置 Download PDF

Info

Publication number
CN100536089C
CN100536089C CNB200310122958XA CN200310122958A CN100536089C CN 100536089 C CN100536089 C CN 100536089C CN B200310122958X A CNB200310122958X A CN B200310122958XA CN 200310122958 A CN200310122958 A CN 200310122958A CN 100536089 C CN100536089 C CN 100536089C
Authority
CN
China
Prior art keywords
temperature
semiconductor substrate
gas
annealing
temperature value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200310122958XA
Other languages
English (en)
Other versions
CN1635615A (zh
Inventor
郭佳衢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB200310122958XA priority Critical patent/CN100536089C/zh
Priority to US10/773,517 priority patent/US7241672B2/en
Publication of CN1635615A publication Critical patent/CN1635615A/zh
Application granted granted Critical
Publication of CN100536089C publication Critical patent/CN100536089C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体衬底的退火方法。该方法包括打开至少一个热源，在加热室中加热半导体衬底，关闭所述至少一个热源，并且在所述加热室中冷却所述半导体衬底。加热半导体衬底包括由所述半导体衬底从所述至少一个热源吸收能量。此外，冷却半导体衬底包括在加热室的至少一个壁附近流动第一气体，在所述至少一个热源附近流动第二气体，以及在半导体衬底附近流动第三气体。

Description

晶圆快速冷却退火的方法和装置
技术领域
本发明一般地涉及半导体衬底的退火方法和装置。更具体地说，本发明涉及晶圆快速冷却退火的方法和装置。
背景技术
本发明涉及集成电路和用于制造半导体器件的相关处理。更具体地说，本发明提供了一种方法和装置，用于在集成电路的制造过程中快速冷却退火晶圆。这里仅仅通过示例，在集成电路的制造过程中将本发明应用于脉冲退火(spike anneal)以激活源区和漏区的掺杂粒子(dopant)。但是应当认识到，本发明具有更大的适用范围。
集成电路或“IC”已经从在单个硅晶圆上制备的少数互连的器件发展成为数以百万计的器件。当今的IC提供的性能和复杂度远胜于最初预想的那样。为了在复杂度和电路密度(即，在给定的芯片面积上能够封装的器件数目)方面获得进步，最小器件的线宽(feature)尺寸(又被称为器件“几何图形”)伴随每一代IC而变得更小。现在制造的半导体器件具有小于1/4微米的线宽。
逐渐提高的电路密度不仅改进了IC的复杂度和性能，并且为消费者提供了较低成本的零部件。IC制造设备可以花费几亿甚至几十亿美元。每个制造设备将有一定的晶圆生产量，而在每个晶圆上将有一定数量的IC。因此，通过使IC的个体器件变得更小，可以在每个晶圆上制备更多的器件，从而提高制造设备的产量。将器件做的更小非常具有挑战性，因为在IC制造过程中使用的每道工艺都有一个限度。也就是说，一个给定的工艺通常只能作到某一线宽尺寸，之后要么需要改变工艺，要么需要改变器件布局。这样的限度的一个示例是在制造集成电路过程中使用的退火晶圆的冷却速率。
在过去的几年里，已经发展出利用芯片代工服务来制备定制集成电路。无生产线芯片设计公司通常设计定制集成电路。这些定制集成电路需要制造一套定制掩模(通常叫做“光罩”)。例如上海中芯国际(SMIC)就是一家提供代工服务的芯片公司。尽管没有生产设备的芯片公司与代工服务在这几年间迅速增加，但是仍然存在许多限制。例如，受限制的退火晶圆冷却速率通常不能有效地控制退火的热预算(thermalbudget)。在下面，本说明书详细描述了这些和其它限制。
图1是在加热炉退火或快速热退火期间晶圆温度的简化示意图。在晶圆退火期间，晶圆温度随时间变化。在时间段110期间，晶圆温度保持在退火前温度。在时间段120期间，晶圆温度从退火前温度增高到退火温度。在时间段130期间，晶圆温度在退火温度处保持稳定。在时间段140期间，晶圆温度从退火温度降低到退火后温度。退火后温度通常与退火前温度相等。在时间段150期间，晶圆温度保持在退火后温度。对于0.35μm的线宽尺寸，时间段130通常是一分钟或几分钟，并且这一退火制程通常在加热炉内进行。对于大致在0.15μm和0.25μm之间的线宽尺寸，时间段130通常约在5秒到30秒的范围内。这一退火制程通常在单个加热炉内进行，并且被称为快速热退火(rapid thermal anneal)。如图1所示，退火对由面积160量化表示的热预算有贡献。面积160至少部分地由退火温度、时间段130的长度、时间段120期间的斜坡上升速率和时间段140期间的斜坡下降速率来确定。为了降低线宽尺寸，通常应当减小热预算。
从上面可以看出，需要一种改进的技术，用于处理半导体器件。
发明内容
本发明涉及半导体器件生产中的集成电路及其制程。更具体地说，本发明提供了一种方法和装置，用于在集成电路的制造过程中快速冷却退火晶圆。这里仅仅通过示例，在集成电路的制造过程中将本发明应用于脉冲退火，以激活源区和漏区的掺杂粒子。但是应当认识到，本发明具有更大的适用范围。
在具体的实施例中，本发明提供了一种半导体衬底的退火方法。该方法包括打开至少一个热源，在加热室中加热半导体衬底，关闭所述至少一个热源，并且在加热室中冷却该半导体衬底。上述加热半导体衬底包括将半导体衬底的温度从第一温度值提升到第二温度值。冷却该半导体衬底包括将半导体衬底的温度从第二温度值降低到第三温度值。此外，加热该半导体衬底包括由该半导体衬底从所述至少一个热源吸收能量。而且，冷却该半导体衬底包括在加热室的至少一个壁附近流动第一气体，在所述至少一个热源附近流动第二气体，以及在所述半导体衬底附近流动第三气体。第一气体的第一温度低于第二温度值，第二气体的第二温度低于第二温度值，并且第三气体的第三温度低于第二温度值。
根据另一个实施例，一种半导体衬底的退火方法包括，在加热室中加热半导体衬底，并且在该加热室中冷却半导体衬底。加热半导体衬底包括将半导体衬底的温度从第一温度值提升到第二温度值。冷却该半导体衬底包括将半导体衬底的温度从第二温度值降低到第三温度值。此外，加热该半导体衬底包括由该半导体衬底从所述至少一个热源吸收能量。冷却该半导体衬底包括在加热室的至少一个壁附近流动第一气体，在所述至少一个热源附近流动第二气体，以及在所述半导体衬底附近流动第三气体。第一气体的第一温度低于第三温度值，第二气体的第二温度低于第三温度值，并且第三气体的第三温度低于第三温度值。
根据另一个实施例，一种半导体衬底的退火方法包括，在加热室中加热半导体衬底，并且在该加热室中冷却半导体衬底。加热半导体衬底包括将半导体衬底的温度从第一温度值提升到第二温度值。冷却该半导体衬底包括将半导体衬底的温度从第二温度值降低到第三温度值。此外，加热该半导体衬底包括由该半导体衬底从所述至少一个加热灯吸收能量。冷却该半导体衬底包括在所述至少一个加热灯附近流动第一气体，以及在所述半导体衬底附近流动第二气体。第一气体的第一温度低于第三温度值，并且第二气体的第二温度低于第三温度值。
根据另一个实施例，一种半导体衬底的退火方法包括打开至少一个热源，并且在加热室中加热半导体衬底。该半导体衬底包括源区和漏区。源区包括源LDD(Lightly Doped Drain，轻掺杂漏极技术)区，并且漏区包括漏LDD区。此外，本方法包括关闭所述至少一个热源，并且在该加热炉中冷却半导体衬底。加热半导体衬底包括将半导体衬底的温度从第一温度值提升到第二温度值。冷却该半导体衬底包括将半导体衬底的温度从第二温度值降低到第三温度值。此外，加热该半导体衬底包括由该半导体衬底从所述至少一个热源吸收能量。冷却该半导体衬底包括在加热室的至少一个壁附近流动第一气体，在所述至少一个热源附近流动第二气体，以及在所述半导体衬底附近流动第三气体。第一气体的第一温度低于第二温度值，第二气体的第二温度低于第二温度值，并且第三气体的第三温度低于第二温度值。
通过本发明可获得许多优于现有技术的优点。例如，本技术简化了基于传统技术的工艺。在一些实施例中，本方法提供了对退火晶圆的快速冷却。此外，本方法提供了与传统工艺相兼容的工艺，而基本不用对现有的设备或工艺进行改动。根据本实施例，可以获得一个或多个这些优点。在本说明书的下文中，将详细描述这些以及其它的优点。
参考下面的详细描述和附图，可以充分理解本发明的各种附加的目标、特征和优点。
附图说明
图1是在加热炉退火或快速热退火期间晶圆温度的简化示意图；
图2是在制备期间使用脉冲退火的半导体器件的简化示意图；
图3是在脉冲退火期间器件晶圆温度的简化示意图；
图4是能够执行脉冲退火的处理装置的简化示意图；
图5是在脉冲退火期间晶圆温度作为时间的函数所测量的特性曲线图；
图6是根据本发明一个实施例的用于快速冷却退火晶圆的简化装置；
图7是根据本发明另一个实施例的用于快速冷却退火晶圆的简化装置；
图8是根据本发明一个实施例的用于快速冷却退火晶圆的简化方法；
具体实施方式
本发明涉及半导体器件生产中的集成电路及其制程。具体地说，本发明提供了一种方法和装置，用于在集成电路的制造过程中快速冷却退火晶圆。这里仅仅通过示例，在集成电路的制造过程中将本发明应用于脉冲退火以激活源区和漏区的掺杂粒子。但是应当认识到，本发明具有更大的适用范围。
图2是在制备期间使用脉冲退火的半导体器件的简化示意图。该示意图仅仅是一个示例，在这里不应当作为对所要求保护的范围的限制。器件200包括栅极210、绝缘层220、隔离物230与232、漏区240和源区250。漏区240包括漏LDD区242，并且源区250包括源LDD区252。在制备器件200期间，为了激活在漏区240和源区250内部的掺杂粒子，通常对这两个区进行退火。为了激活掺杂粒子，通常在高退火温度下对漏区240和源区250进行退火。如果退火温度不是足够高，则通常不能有效地激活掺杂粒子。
退火工艺的另一个要求是限制掺杂粒子的扩散，以控制漏区240和源区250的厚度，特别是控制LDD漏区242和LDD源区252的厚度。该扩散通常随着退火温度和退火时间增加呈指数增长。为了控制扩散，通常限制退火温度和退火时间。但是退火温度又需要足够高以有效地激活掺杂粒子，这样就需要缩短退火时间。通过使用脉冲退火，可以实现退火时间的缩减。如上所述并且这里进一步作强调，图2中的器件200只是一个示例。本领域的普通技术人员可以看出许多变化、变更和修改。
图3是在脉冲退火期间晶圆温度的简化示意图。该特性曲线图只是一个示例，在这里不应当作为对所要求保护的范围的限制。在晶圆退火期间，晶圆温度随时间而变化。在时间段310期间，晶圆温度保持在退火前温度。在时间段320期间，晶圆温度从退火前温度升高到退火温度。在时间t0处，晶圆温度达到退火温度。在时间段330期间，晶圆温度从退火温度降低到退火后温度。在时间段340期间，晶圆温度保持在退火后温度。退火后温度可以与退火前温度相同，也可以与之不同。例如，对于等于或小于0.1μm的线宽尺寸，可以使用脉冲退火。如图3所示，脉冲退火对由面积350量化表示的热预算有贡献。面积350至少部分地由退火温度、时间段320期间的斜坡上升速率和时间段330期间的斜坡下降速率来确定。为了减小面积350，通常应当增加上述的斜坡上升速率和斜坡下降速率。
图4是能够执行脉冲退火的处理装置的简化示意图。该示意图仅仅是一个示例，在这里不应当作为对所要求保护的范围的限制。装置400包括至少一个加热灯410、石英加热室420、晶圆支架430和晶圆温度传感器440。在脉冲退火期间，晶圆450被放置于晶圆支架430上。在时间段320中，加热灯410通常处于打开状态以加热晶圆450。在时间段330中，加热灯410通常处于关闭状态以使晶圆450冷却下来。此外，气体460流过晶圆450的周围以提高前面提到的斜坡下降速率。气体460通常处于室温，并且由氮、氦或其它气体组成。
图5是在脉冲退火期间晶圆温度作为时间的函数所测量的特性曲线图。该特征曲线图仅仅是一个示例，在这里不应当作为对所要求保护的范围的限制。本领域的普通技术人员可以看出许多变化、变更和修改。如图5所示，特性曲线图500包括垂直温度轴和水平时间轴。曲线510表示目标晶圆温度作为时间的函数。曲线520表示所测量的晶圆温度作为时间的函数。通过位于晶圆450各部位的温度传感器测得曲线520。如图5所示，曲线520中的每一条的斜坡上升速率都明显大于斜坡下降速率。为了降低退火温度，需要增加斜坡下降速率。
受限制的斜坡下降速率可以由几个装置产生。如图4所示，在斜坡下降期间，加热灯410被关闭，然而与退火后温度相比，加热灯410仍具有较高的温度。此外，石英加热室420的温度也要比退火后温度高。所以加热灯410和石英加热室420仍旧作为热源，妨碍晶圆450的冷却。
图6是根据本发明一个实施例的用于快速冷却退火晶圆的简化装置。该示意图仅仅是一个示例，在这里不应当作为对所要求保护的范围的限制。本领域的普通技术人员可以看出许多变化、变更和修改。如图6所示，装置600包括加热灯610、反射器板620和温度探测器630。加热灯610可以是钨的卤化物加热灯或其它加热灯。在脉冲退火期间，晶圆640应当被加热并且被冷却。温度探测器630在多个位置上测量晶圆温度。在晶圆640冷却期间，气体650流过加热灯610的周围。此外，气体660也流过晶圆640的周围。气体650和660的每一个都包含氮气、氦气，或它们的组合。气体650和660的流速分别在5slm到30slm的范围内。气体650和660的温度可以调整为低于室温，例如-10℃。
图7是根据本发明另一个实施例的用于快速冷却退火晶圆的简化装置。该示意图仅仅是一个示例，在这里不应当作为对所要求保护的范围的限制。本领域的普通技术人员可以看出许多变化、变更和修改。装置700包括至少一个加热灯710、石英加热室720、晶圆支架730和晶圆温度传感器740。在脉冲退火期间，晶圆750被置于晶圆支架730之上。在脉冲退火期间，晶圆750应当被加热并且被冷却。温度传感器740测量晶圆温度。在晶圆750冷却期间，气体760流过晶圆750的周围。此外，气体770流过石英加热室720的壁的附近。而且，气体780流过加热灯710的周围。气体760、770和780每一个都包含氮气、氦气，或它们的组合。气体760、770和780的流速分别在5slm到30slm的范围内。气体760、770和780的温度可以调整为低于室温，例如-10℃。
图8是根据本发明一个实施例的用于快速冷却退火晶圆的简化方法。该示意图仅仅是一个示例，在这里不应当作为对所要求保护的范围的限制。本领域的普通技术人员可以看出许多变化、变更和修改。方法810包括制程810，用于打开至少一个热源；制程820，用于在加热室中加热半导体衬底；制程830，用于关闭所述至少一个热源；以及制程840，用于以气体流冷却半导体衬底。尽管使用制程810、820、830和840来示出上述步骤，但是可以有很多变更、修改和变化。例如，功能部分中的一些可以进行扩展和/或合并。也可以向上面提到的功能部分插入其它的功能部分。可以在制程820和830之间插入一个制程，用于维持半导体衬底的温度在退火温度值处。取决于实施例，可以替换具体的功能部分。在整个说明书中和下文对这些功能部分作进一步描述。
在制程810，打开至少一个热源。例如，该至少一个热源包括如图6所示的加热灯610或如图7所示的加热灯710。在制程820，半导体衬底从所述至少一个加热源吸收能量。半导体衬底的温度从退火前温度升高到退火温度。半导体衬底可以包括多个器件组件。例如，半导体衬底包括具有源LDD区的源区和具有漏LDD区的漏区。在制程830，关闭所述至少一个热源。例如，所述至少一个热源包括如图6所示的加热灯610或如图7所示的加热灯710。
在制程840，半导体衬底的温度从退火温度降低到退火后温度。退火后温度通常低于退火温度。此外，退火后温度也可以等于退火前温度。还是在制程840，在加热室的至少一个壁附近流动第一气体，在所述至少一个热源附近流动第二气体，并且在半导体衬底附近流动第三气体。第一气体、第二气体和第三气体的温度低于退火后温度。例如，第一气体、第二气体和第三气体的温度每个都等于-10℃。第一气体、第二气体和第三气体的每一个可以包含氮气、氦气，或它们的组合。
如上面所讨论的和这里进一步强调的，本领域的普通技术人员可以看出许多变化、变更和修改。例如，在制程840只使用三个气体中的一个或两个。作为另一个实施例，三个气体的温度可以有不同的温度值。通常，与具有较高温度的气体相比，具有较低温度的气体可以更有效地提高半导体衬底的冷却速率。而且，图6和图7中所描述的装置可以执行上述的全部或部分过程。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在所附权利要求的范围内。

Claims (16)

1.一种半导体衬底的退火方法，所述方法包括：
打开至少一个热源；
在加热室中加热半导体衬底；
关闭所述至少一个热源；
在所述加热室中冷却所述半导体衬底；
其中
所述加热半导体衬底包括将所述半导体衬底的温度从第一温度值提升到第二温度值；
所述冷却所述半导体衬底包括将所述半导体衬底的温度从所述第二温度值降低到第三温度值；
所述加热半导体衬底包括由所述半导体衬底从所述至少一个热源吸收能量；
所述冷却所述半导体衬底包括在所述加热室的至少一个壁附近流动第一气体，在所述至少一个热源附近流动第二气体，以及在所述半导体衬底附近流动第三气体；
所述第一气体的第一温度低于所述第二温度值；
所述第二气体的第二温度低于所述第二温度值；
所述第三气体的第三温度低于所述第二温度值。
2.如权利要求1所述的方法，其中所述第一温度、所述第二温度和所述第三温度每一个都低于所述第三温度值。
3.如权利要求2所述的方法，其中所述第一温度、所述第二温度和所述第三温度每一个都等于-10℃。
4.如权利要求1所述的方法，其中所述第一气体、所述第二气体和所述第三气体每一个都包括选自由氮气和氦气构成的组中的至少一种气体。
5.如权利要求1所述的方法，所述方法还包括维持所述半导体衬底的温度在所述第三温度值处。
6.如权利要求1所述的方法，其中所述半导体衬底包括源区和漏区，所述源区包括源LDD区，所述漏区包括漏LDD区。
7.如权利要求6所述的方法，其中所述第一温度值等于所述第三温度值。
8.如权利要求7所述的方法，其中所述第一温度、所述第二温度和所述第三温度每一个都低于所述第三温度值。
9.如权利要求8所述的方法，其中所述第一温度、所述第二温度和所述第三温度每一个都等于-10℃。
10.如权利要求7所述的方法，其中所述第一气体、所述第二气体和所述第三气体每一个都包括选自由氮气和氦气构成的组中的至少一种气体。
11.如权利要求7所述的方法，所述方法还包括维持所述半导体衬底的温度在所述第三温度值处。
12.一种半导体衬底的退火方法，所述方法包括：
在加热室中加热半导体衬底；
在所述加热室中冷却所述半导体衬底；
其中
所述加热半导体衬底包括将所述半导体衬底的温度从第一温度值提升到第二温度值；
所述冷却所述半导体衬底包括将所述半导体衬底的温度从所述第二温度值降低到第三温度值；
所述加热半导体衬底包括由所述半导体衬底从至少一个热源吸收能量；
所述冷却所述半导体衬底包括在所述加热室的至少一个壁附近流动第一气体，在所述至少一个热源附近流动第二气体，以及在所述半导体衬底附近流动第三气体；
所述第一气体的第一温度低于所述第三温度值；
所述第二气体的第二温度低于所述第三温度值；
所述第三气体的第三温度低于所述第三温度值。
13.如权利要求12所述的方法，其中所述第一温度、所述第二温度和所述第三温度每一个都等于-10℃。
14.如权利要求12所述的方法，其中所述第一气体、所述第二气体和所述第三气体每一个都包括选自由氮气和氦气构成的组中的至少一种气体。
15.如权利要求12所述的方法，所述方法还包括维持所述半导体衬底的温度在所述第三温度值处。
16.如权利要求12所述的方法，其中所述半导体衬底包括源区和漏区，所述源区包括源LDD区，所述漏区包括漏LDD区。
CNB200310122958XA 2003-12-30 2003-12-30 晶圆快速冷却退火的方法和装置 Expired - Fee Related CN100536089C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB200310122958XA CN100536089C (zh) 2003-12-30 2003-12-30 晶圆快速冷却退火的方法和装置
US10/773,517 US7241672B2 (en) 2003-12-30 2004-02-06 Method and apparatus for rapid cooldown of annealed wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200310122958XA CN100536089C (zh) 2003-12-30 2003-12-30 晶圆快速冷却退火的方法和装置

Publications (2)

Publication Number Publication Date
CN1635615A CN1635615A (zh) 2005-07-06
CN100536089C true CN100536089C (zh) 2009-09-02

Family

ID=34683164

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310122958XA Expired - Fee Related CN100536089C (zh) 2003-12-30 2003-12-30 晶圆快速冷却退火的方法和装置

Country Status (2)

Country Link
US (1) US7241672B2 (zh)
CN (1) CN100536089C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102560025B (zh) * 2010-12-27 2015-06-24 无锡华润上华科技有限公司 快速热退火方法
US8828831B2 (en) * 2012-01-23 2014-09-09 International Business Machines Corporation Epitaxial replacement of a raised source/drain
CN102645102B (zh) * 2012-05-04 2014-06-04 上海华力微电子有限公司 冷却系统及具该系统的热退火炉管和冷却方法
US10032876B2 (en) 2014-03-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide having a non-angular profile

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802441A (en) * 1987-01-08 1989-02-07 Btu Engineering Corporation Double wall fast cool-down furnace
JP3852980B2 (ja) * 1996-05-21 2006-12-06 キヤノンアネルバ株式会社 薄膜作成方法及びスパッタリング装置
JP4540796B2 (ja) * 2000-04-21 2010-09-08 東京エレクトロン株式会社 石英ウインドウ、リフレクタ及び熱処理装置
JP2002353445A (ja) * 2001-05-30 2002-12-06 Sony Corp 溝ゲート型電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
CN1635615A (zh) 2005-07-06
US20050142868A1 (en) 2005-06-30
US7241672B2 (en) 2007-07-10

Similar Documents

Publication Publication Date Title
CN100547737C (zh) 热处理装置
US5523262A (en) Rapid thermal annealing using thermally conductive overcoat
US5643839A (en) Method for producing semiconductor device
JPH11145148A (ja) 熱プラズマアニール装置およびアニール方法
TW201216369A (en) Method for thermal processing structures formed on a substrate
KR980005399A (ko) 반도체 디바이스 제조장치, 제조장치의 공정 조건 조절방법 및 이를 이용한 커패시터 제조방법
WO2010061619A1 (ja) 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
CN100536089C (zh) 晶圆快速冷却退火的方法和装置
KR102584747B1 (ko) 높은 처리량을 갖는 저온의 이온 주입 시스템 및 이온 주입 방법
JP2006229040A (ja) 熱処理方法および熱処理装置
JP5616883B2 (ja) プラテンの温度を変える技術
US6812550B1 (en) Wafer pattern variation of integrated circuit fabrication
US8232114B2 (en) RTP spike annealing for semiconductor substrate dopant activation
US6054684A (en) Ultra fast temperature ramp up and down in a furnace using interleaving shutters
CN105895634A (zh) Cmos器件及其制作方法
JPS59211221A (ja) イオン注入した半導体の熱処理方法
CN102002758A (zh) 一种新型的晶片快速退火装置
JP2003007635A (ja) 半導体製造装置及び半導体装置の製造方法
KR20200122104A (ko) 레이저 어닐링 장치
Ditchfield et al. Rapid thermal processing: Fixing problems with the concept of thermal budget
KR200264227Y1 (ko) 급속 열처리장치의 쿨다운 챔버
JPS6132419A (ja) 赤外線アニ−ル方法
KR19990001436A (ko) 고속 열처리 장치
JPS60193343A (ja) 熱処理装置
JP4045642B2 (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111202

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111202

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20181230