TW560004B - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- TW560004B TW560004B TW091121658A TW91121658A TW560004B TW 560004 B TW560004 B TW 560004B TW 091121658 A TW091121658 A TW 091121658A TW 91121658 A TW91121658 A TW 91121658A TW 560004 B TW560004 B TW 560004B
- Authority
- TW
- Taiwan
- Prior art keywords
- polycrystalline silicon
- thin film
- silicon thin
- film resistor
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 238000002513 implantation Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 5
- 239000010409 thin film Substances 0.000 claims description 45
- 239000010408 film Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 3
- 239000004576 sand Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 abstract 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
560004 A7 B7 五、發明説明（1 ) 發明背景 1. 發明範圍 (請先閲讀背面之注意事項再填寫本頁) 本發明是關於一種用於電子裝備的半導體裝置，特別 是關於具有一電阻器的半導體裝置及其製造方法。 2. 相關技藝說明 傳統上，由多晶矽薄膜製成的電阻器之製造是藉由沈 積多晶矽薄膜於一矽基材，其表面被氧化或類似，以形成 一絕緣薄膜，在多晶矽中植入一雜質，諸如二氟化硼或磷 ，然後使用光阻或類似者當作罩幕，將多晶矽蝕刻於電阻 器中。圖3是平視圖，顯示一多晶矽薄膜電阻器。植入一 多晶矽薄膜電阻器1〇3的雜質數量之決定是藉由決定其長 度L 101與寬度W 102，然後使用多晶矽薄膜電阻器的長度 L 1 〇 1與寬度W 102及所欲的電阻値進行計算。 經濟部智慧財產局員工消費合作社印製 然而，近年來，半導體裝置需要高精確度。使用傳統 製造方法製造的多晶矽薄膜電阻器涉及電阻値的變化，其 防止內部裝有多晶矽薄膜電阻器的半導體裝置之性能的改 進，特別是需要電阻器之絕對値精確度的半導體裝置，諸 如類比至數位轉換器等。 發明槪述 鑑於上述問題，已做出本發明，且本發明之一目的是 提供一種能夠解決上述問題的半導體裝置，其包含一電阻 値變化減小而具有高精確度的多晶矽薄/(莫電阻器，及提供 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4 - 560004 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（2 ) 其製造方法。 爲了達成以上的目的，本發明使用一如下述的裝置。 本發明利用一種使用植入數量之雜質的裝置，雜質係 植入約爲雜質植入數量的多晶矽薄膜電阻器，其中在製造 多晶矽薄膜電阻器時，一片電阻値變成最小値。 由於本發明之嘗g式製造的結果，如圖1所示，可以確 認，多晶矽薄膜電阻器的片電阻値相關於某雜質植入數量 而取最小値。存在一相關於雜質植入數量之片電阻値的最 小値之事實意指即使雜質植入數量在片電阻的最小値附近 變化，片電阻値的變化也保持爲小。 在雜質植入數量預先決定的狀況，爲了獲得多晶矽薄 膜電阻器之所欲的電阻値，可以利用一關係，其由下列方 程式表示： R= p s X L/W 其中 R代表多晶矽薄膜電阻器之電阻値， P s代表多晶矽薄膜電阻器之片電阻値， L代表多晶矽薄膜電阻器之長度，而 W代表多晶矽薄膜電阻器之寬度。 當雜質植入數量決定時，多晶矽薄膜電阻器之片電阻 値也決定。於是，L/W-即，多晶矽薄膜電阻器之長度與寬 度-可以決定，以獲得多晶矽薄膜電阻器之所欲的電阻値 (請先閲讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 560004 A7 B7 五、發明説明（3 ) ^ 〇 藉由上述結構，可以獲得變化小的多晶砂薄膜電阻器 〇 圖式簡單說明 附圖中： 圖1顯示片電阻値對於多晶矽薄膜電阻器之雜質植入 數量的依賴性； 圖2A至2E是沿著圖3的線A-A’所作之示意剖視圖， 其以製造順序顯示多晶矽薄膜電阻器（本發明的實施例1); 而 圖3是顯示多晶矽薄膜電阻器的平視圖。 主要元件對照表 1砂基材 2二氧化矽薄膜 3多晶矽薄膜 4光阻 5多晶矽薄膜 6多晶矽薄膜電阻器 7硼磷矽酸鹽玻璃 8未摻雜的矽酸鹽玻璃 9電漿氮化物薄膜 11接觸部分 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) ，裝_ 、11 經濟部智慧財產局員工消費合作杜印製 -6 - 560004 A7 B7 五、發明説明（4 )
101長度L
102寬度W (請先閲讀背面之注意事項再填寫本頁) 103多晶矽薄膜電阻器 較佳實施例詳細說明 此後，將說明本發明之一實施例。 將參考圖1，說明實施例1。 圖1顯示由本發明的發明人進行的嘗試製造之結果。 此顯示片電阻値對於一雜質植入數量的依賴性，此時多晶 矽薄膜的厚度是1000A，二氟化硼經由離子植入而在50千 電子伏特植入。當二氟化硼的劑量是3.0xl015CnT2時，片電 阻値取0.4千歐姆/平方當作最小値。於是，在二氟化硼經 由雜質植入而在50千電子伏特植入以形成多晶矽薄膜電阻 器的狀況，二氟化硼的雜質植入數量設定爲3.0xl015cnT2。 經濟部智慧財產局員工消費合作社印製 這時候，如果形成1千歐姆的多晶矽薄膜電阻器，因 爲1K = 0.4 K X L/W，L/W選擇爲俾使L與W的比例滿足5:2 。例如，L/W設定爲20/8或40/16。多晶矽薄膜電阻器係如 同此實施例而形成，以致於可以製造電阻値變化小的多晶 矽薄膜電阻器。 當半導體裝置製造於一矽基材上時，在很多狀況中， 複數相同的半導體裝置形成於相同的矽基材上。在二氟化 硼的雜質植入數量設定爲3.0xl015cnT2時，即使二氟化硼的 雜質植入數量可能在自2.0xl015cnT2至4.0xl015cnT2的範圍 內變化，也可以將多晶矽薄膜電阻器的片電阻値之變化抑 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 560004 A7 B7 五、發明説明（5 ) 制爲約10%或更小。 (請先閲讀背面之注意事項再填寫本頁) 此後，將說明當1千歐姆的多晶矽薄膜電阻器是經由 二氟化硼的離子植入而製造時的製造方法。 將使用圖2A至2E，說明多晶矽薄膜電阻器的製造方 法，每一圖對應於一沿著圖3之線A-A7斤作的剖面。 如圖2A所示，一矽基材1的表面氧化8000A，以形成 二氧化矽薄膜2，然後，一多晶矽薄膜3沈積於其上約0.1 微米。 接著，在多晶矽薄膜3中，二氟化硼在50千電子伏特 的能量，以3.0xl015cnT2的植入數量，經由離子植入而植入 〇 如圖2 B所示，沈積於基材表面上的多晶矽薄膜3改變 成爲具有0.4千歐姆/平方之片電阻値的多晶矽薄膜（在二氟 化硼植入以後）5。 經濟部智慧財產局員工消費合作社印製 使用光微影術，一光阻4圖案化於一在多晶矽薄膜（在 二氟化硼植入以後）5上的電阻器中。圖2C是顯示在此階段 的狀態之剖視圖。這時候，執行圖案化，俾使多晶矽薄膜 電阻器6的長度L是40微米，而其寬度W是16微米。 圖2D顯示一狀態，其中鈾刻是在多晶矽薄膜（在二氟 化硼植入以後）5上執行，然後將抗蝕劑剝除。 其後，沈積厚度爲0·3微米之未摻雜的矽酸鹽玻璃8( 此後稱爲NSG薄膜）及厚度爲〇·5微米的硼磷矽酸鹽玻璃7( 此後稱爲BPSG薄膜），接著在900°C退火且形成一接觸部分 11，用於經由蝕刻引出一電極。當金屬用於線路時，個別 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- 560004 A7 B7 五、發明説明（6 ) 一~— 沈積厚度爲0.05微米、0.15微米及0.9微米的Ti、TiN與 A1 -Si-Cu。然後，執行圖案化以形成線路。沈積一厚度爲丄 微米的電漿氮化物薄膜9以充當保護薄膜，接著是形成_ 墊部分以經由蝕刻引出電極的步驟，藉以完成多晶矽薄膜 電阻器。圖2 E是在完成時沿著圖3的線A - A ’所作的剖視圖 〇 依據本發明，當製造多晶矽薄膜電阻器時，可以將雜 質植入數量的變化所造成的片電阻値變化抑制爲最小値。 多晶矽薄膜電阻器之片電阻値變化被抑制爲最小値，因而 可以提供以高精確度安裝電阻器的半導體裝置。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9-
Claims (1)
- 560004 A8 B8 C8 __________ D8 六、申請專利範圍 J 1·一種半導體裝置，包括一多晶矽薄膜電阻器，其係藉 由將雜質植入一沈積在半導體基材上的多晶矽薄膜而形成 其特徵爲多晶矽薄膜電阻器的雜質植入濃度數量設定 爲接近使片電阻値變成最小値的雜質植入數量。 2.—種半導體裝置之製造方法，半導體裝置包括一藉由 將雜質植入一沈積在半導體基材上的多晶矽薄膜而形成的 多晶矽薄膜電阻器， 方法包括將雜質植入多晶矽薄膜電阻器的步驟，其數 量設定爲接近使片電阻値變成最小値的雜質植入數量。 3·如申請專利範圍第1項之半導體裝置，包括一多晶砂 薄膜電阻器，其係藉由將雜質植入一沈積在半導體基材上 的多晶矽薄膜而形成， 其中多晶矽薄膜電阻器之電阻器長度與寬度是俾使獲 得所欲的電阻値。 4.如申請專利範圍第2項之半導體裝置之製造方法，其 中半導體裝置包括一藉由將雜質植入一沈積在半導體基材 上的多晶矽薄膜而形成的多晶矽薄膜電阻器， 又包括以電阻器的長度與寬度形成多晶砂薄膜電阻器 俾使獲得所欲的電阻値之步驟。 本紙張尺度適用中國國家標準（CNS ) A4規格（2l〇X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -10-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291311A JP2003100879A (ja) | 2001-09-25 | 2001-09-25 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW560004B true TW560004B (en) | 2003-11-01 |
Family
ID=19113482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091121658A TW560004B (en) | 2001-09-25 | 2002-09-20 | Semiconductor device and manufacturing method therefor |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6750531B2 (zh) |
| JP (1) | JP2003100879A (zh) |
| KR (1) | KR101200617B1 (zh) |
| CN (1) | CN1419279A (zh) |
| SG (1) | SG106096A1 (zh) |
| TW (1) | TW560004B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040235258A1 (en) * | 2003-05-19 | 2004-11-25 | Wu David Donggang | Method of forming resistive structures |
| CN100409415C (zh) * | 2005-12-06 | 2008-08-06 | 上海华虹Nec电子有限公司 | 一种在集成电路中使用α多晶硅的方法 |
| KR101037813B1 (ko) * | 2009-09-15 | 2011-05-30 | 한상호 | 수유 가리개 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289341A (ja) * | 1985-10-15 | 1987-04-23 | Mitsubishi Electric Corp | マスタスライス方式大規模半導体集積回路装置の製造方法 |
| US5494845A (en) * | 1993-08-17 | 1996-02-27 | Raytheon Company | Method of fabrication of bilayer thin film resistor |
| US5495845A (en) * | 1994-12-21 | 1996-03-05 | Pyromid, Inc. | Compact outdoor cooking unit |
| JPH10200066A (ja) * | 1996-12-29 | 1998-07-31 | Sony Corp | 半導体装置の製造方法 |
| US5994210A (en) * | 1997-08-12 | 1999-11-30 | National Semiconductor Corporation | Method of improving silicide sheet resistance by implanting fluorine |
| JP2000058755A (ja) * | 1998-06-02 | 2000-02-25 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| US6475400B2 (en) * | 2001-02-26 | 2002-11-05 | Trw Inc. | Method for controlling the sheet resistance of thin film resistors |
-
2001
- 2001-09-25 JP JP2001291311A patent/JP2003100879A/ja not_active Withdrawn
-
2002
- 2002-09-17 US US10/245,410 patent/US6750531B2/en not_active Expired - Lifetime
- 2002-09-19 SG SG200205668A patent/SG106096A1/en unknown
- 2002-09-20 TW TW091121658A patent/TW560004B/zh not_active IP Right Cessation
- 2002-09-24 KR KR1020020057816A patent/KR101200617B1/ko active IP Right Grant
- 2002-09-25 CN CN02160254A patent/CN1419279A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003100879A (ja) | 2003-04-04 |
| US6750531B2 (en) | 2004-06-15 |
| CN1419279A (zh) | 2003-05-21 |
| KR101200617B1 (ko) | 2012-11-12 |
| KR20030027707A (ko) | 2003-04-07 |
| SG106096A1 (en) | 2004-09-30 |
| US20030057519A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI220266B (en) | Semiconductor device and method for forming transistors having a reduced pitch | |
| TW454240B (en) | Improved contact and deep trench patterning | |
| US7939446B1 (en) | Process for reversing tone of patterns on integerated circuit and structural process for nanoscale fabrication | |
| US7410879B1 (en) | System and method for providing a dual via architecture for thin film resistors | |
| TW502386B (en) | Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof | |
| EP1463067B1 (en) | Method of forming an integrated circuit thin film resistor | |
| TW408443B (en) | The manufacture method of dual damascene | |
| JP2004282081A (ja) | 二重ダマシン構造への薄膜レジスターの集積方法 | |
| KR20070110434A (ko) | 무반사 유전체를 포함하는 집적회로 커패시터 및 그제조방법 | |
| TWI305412B (en) | Pyramid-shaped capacitor structure | |
| TW560004B (en) | Semiconductor device and manufacturing method therefor | |
| KR970051945A (ko) | 반도체장치의 제조방법 | |
| EP0540261A2 (en) | Process of removing polymers in semiconductor vias | |
| TW200540969A (en) | Semiconductor device with partially recessed hard mask and method for contact etching thereof | |
| JPS58127326A (ja) | 半導体装置の製造方法 | |
| TW471024B (en) | Lithography etching method | |
| JP3623377B2 (ja) | 半導体装置の製造方法 | |
| US9349635B2 (en) | Integrated circuits and methods of forming the same with multi-level electrical connection | |
| TW462104B (en) | Manufacturing method for integrating the copper wire and capacitor device | |
| TW498491B (en) | Method for improving fence issue by the photoresist back-etching in the damascene processing | |
| TW471125B (en) | Manufacturing method of dual metal damascene | |
| TW396528B (en) | Dual damascene structure | |
| TW413901B (en) | Manufacturing method of self-aligned contact | |
| TW461041B (en) | Forming method of borderless contact | |
| TW504831B (en) | Manufacturing method of single chip system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |