TW550992B - Power layout structure on host bridge chip substrate and motherboard - Google Patents

Power layout structure on host bridge chip substrate and motherboard Download PDF

Info

Publication number
TW550992B
TW550992B TW091103102A TW91103102A TW550992B TW 550992 B TW550992 B TW 550992B TW 091103102 A TW091103102 A TW 091103102A TW 91103102 A TW91103102 A TW 91103102A TW 550992 B TW550992 B TW 550992B
Authority
TW
Taiwan
Prior art keywords
power
power supply
layout structure
scope
pads
Prior art date
Application number
TW091103102A
Other languages
English (en)
Inventor
Nai-Shung Chang
Shu-Hui Chen
Tsai-Sheng Chen
Chia-Hsing Yu
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to US10/173,231 priority Critical patent/US6946731B2/en
Application granted granted Critical
Publication of TW550992B publication Critical patent/TW550992B/zh
Priority to US11/196,039 priority patent/US20050263849A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

550992 五、發明說明（1) 發明背景 本發明係關於一種可提供穩定電源的佈局結構，特別 是指可提供主橋晶片與主機板予穩定電源的佈局結構。 隨著科技的快速發展，電腦的操作速度越來越快速， 以Intel公司的Pentium 4為例，其CPU匯流排已可達到 5 3 2MHz(133MHz X 4)。而相對地，主橋晶片亦必須在其他 匯流排上提供更高的速度來與主橋晶片所連接的周邊裝置 聯繫，而這些匯流排包括3 3 3 Μ Η z的記憶體匯流排（1 β β μ η z χ2)、528ΜΗζ 的AGP 匯流排（66ΜΗζχ8)以及528ΜΗζ 主次橋 間匯流排（66MHz χ-8)。在設計主橋晶片時，除了需達到上 述的尚速運作外，主橋晶片基板以及主機板的佈局也必須 能夠使得上述元件能夠穩定的運作。在主橋基板以及主機 板的電路佈局設計上，通常會有些基本的設計程序需要遵 寸。舉例來說’為了穩定訊號層上的訊號品質，在主橋基 板以及主機板上必須提供一層接地層相鄰於訊號層，使得 所有訊號層上的訊號皆可參考到接地層。 習知在主橋晶片基板以及主機板的佈局方式往往在訊 號參考上產生一些問題。第1圖所繪示為習知技術中主機 板與主橋晶片基疼的電路佈局，其由上而下依序為頂部訊 號層11、接地層1 2、電源層1 3、以及底部焊接層1 4。在習 知的主機板以及主橋基板的佈局方面，所有的訊號幾乎都 會佈局於頂部訊號層11，使得訊號線皆可參考到接地層 1 2 °另一方面，透過對電源層丨3進行佈局與分割 CPatti t i〇n)即可提供各種不同的電源。此外，在主橋晶
550992 五、發明說明（2) 片基板上的底部焊接層1 4除了可提供焊球來焊接至主機板 上的元件外，少部分較不需要考慮到訊號品質的線路亦可 佈局在底部焊接層丨4上。然而在主橋晶片需在更高頻率 (例如1 G Η z以上）的操作速度時’由於相關控制器與介面將 消耗更多的功率，因此主橋晶片基板以及主機板的佈局便 相當重要，而電源佈局更是最重要的課題。 β月參照苐2圖’其所繪不為習知主機板電源層1 3上用 以佈局主橋晶片的電源佈局200平面圖，而電源層Η的分 割情況亦描繪在第2圖中。此外，第2圖中亦描綠許多焊 墊，而這些焊墊係位於頂部訊號層丨丨，並透過導通孔 (V i a )連接至電源層1 3。應注意的是，焊墊的排列需根據 主機板上相關元件的位置來決定。至於主橋晶片基板則透 過排列於底部焊接層1 4的焊球與主機板上的焊墊相連，以 使主橋晶片可取得相關工作電壓並進行工作。 第2圖復包含複數個工作連結區。cpu工作連結區201 代表主橋晶片與CPU連接之焊墊所在的區域，其包含與cpu 聯繫的訊號焊墊外，還包括少許的接地焊墊（黑色實心圓 點）以及CPU電源焊墊（標示” τ”者）；而CPU電源環201A即代 表主橋晶片的電源環（P〇wer Ring)中，屬於CPU工作連結 區20 1、並與CPU電源焊墊相接之部分。此外，記憶體工作 連結區2 0 2代表主橋晶片與記憶體連接之焊墊所在區域， 這些焊墊中除了與記憶體（例如SDRAM)聯繫的訊號焊墊之 外’還包括少許的接地焊墊以及記憶體電源焊墊（標示” M” 者）’·而記憶體電源環202A即代表主橋晶片的電源環中，
550992 五、發明說明（3) 屬於記憶體工作連結區202、並與記憶體電源焊塾 部分。曰2者，次橋工作連結區2〇3代表主橋晶片與次橋 接之知塾所在的區域’這些焊墊中除了與次橋聯繫的： 焊墊外’退包括少許的接地料以及次橋電源焊墊^ ”；：二而次橋電源環2〇3A則代表主橋晶片的電源環Τ’ 屬；-人橋工作連結區2 〇 3、並與次橋電源焊墊相接之 分。至於AGP工作連結區204代表主橋晶片與AGp裝置連 之焊墊所在的區域，這些焊墊中除了與AGp裝置聯繫的 號焊墊外’還包括少許的接地燁墊以及AGp電源焊墊（ ’’A”者），·而AGP電嫄環204A則代表主橋晶片的電源環中γ、 屬於AGP工作連結區2〇4、並與AGP電源焊墊相接之部分。 至，電路佈局2 0 0之最中心部分係接地焊墊區2 〇 6。應注意 的是，第2圖中的接地焊墊以及訊號焊墊係分別以黑色實“ 心圓點2 0 7與白色鏤空圓點2 〇 8來表示。 只
習知的電源層1 3雖以第2圖的佈局進行平面分割，然 而實際上，分割後的電源平面卻無法全部被使用。舉例而 言’區域205描繪CPU工作連結區201實際上所使用的電源 路徑。由於電源路徑205係由CPU工作連結區201之一侧切 入’因此在CPU工作連結區2〇1兩端的電感值的分布將不平 均’於是將產生電源電壓不穩定的情形。易言之，遠離電 源路徑205的CPU電感值會較高，而較接近電源路徑2〇5處 的電感值會較低，於是使電源電壓便不太穩定。此外，由 第2圖的電源佈局可知，電源環2〇1A、2〇2A、2〇3A、與 204A在電源層1 3上的寬度佈局不甚均勻，例如由區域2〇2B
第6頁 五、發明說明（4) 或2 0 2 C所指出之區域即包含粗細不均或形成缺角的現笋， 而這些區域的電感值會較高。於是在高速操作時，'電^層 1 3往往不能即時的提供電流，因此在電源層丨3 1、曰 常大的接地/反彈（Ground/Bounce)效應，導致整 號的不穩定，並進而使整個系統無法正常動作。阿a ° 發明目的及概述 構，經 可獲得 本發明之主要目的係提出一種主機板之佈局社 由解耦合電容的佈局，以使晶片在高速操作 = 穩定之電源供應、 f本發明較佳實施例之主機板中，係在佈局 處之頂部訊號層與底部焊接層中，將解耦合電容巧曰曰 (Decoupling capacit〇r)跨接在電源路徑盥 之電源焊墊/焊球與接地焊墊/焊球之間;= 作電壓源供主橋晶片使用。1中畚 杈仏I疋的工 源焊塾/焊球跨接之接:焊塾;：：個電容與電 塾/焊球中最接近該電源==者可接地焊 亦可跨接在複數個電源焊塾/焊\東者以，：，個解耗合電容 焊球之上。 堂坪球以及複數個接地焊墊/ 此外，在本發明較佳實施例之主 將解耦合電容安置電源環四個角落 日日土士士 ^^(BoncUng Wlres)之佈線區。再者，解 容亦可 視應用而安置於基板之連結金妗 口 的封膠(Molding compound;内；。、或封裝於主橋晶
第7頁 550992 五、發明說明（5) 圖 式標 號 說 明 11 :頂 部 訊 號 層； ；12 ••接 地 層 j 13 :電 源 層 14 :底 部 焊 接 層； 2 0 0 :習知技術之電路佈局； 201、301 : CPU工作連結區； 201 A、301 A : CPU 電源環； 2 0 2、3 0 2 :記憶體工作連結區； 2 02A、30 2A :記憶體電源環； 2 0 2B、202C :記憶體電源環之缺角； 2 0 3 :次橋工作連結區； 203A、303A :次橋電源環； 204、304 : AGP工作連結區； 204A、304A : AGP 電源環； 20 5 : CPU工作連結區實際上使用的電源路徑； 206、 306:接地焊墊區； 207、 307 :接地焊墊； 208、 308 :訊號焊墊； 300 :本發明之電路佈局； 301B : CPU電源路徑； 302B、30 2C :記憶體電源路徑； 3 0 3B :次橋電源路徑；
第8頁 550992 :五、發明說明（6) I 304B : AGP電源路徑； 3 0 5 A :繪圖模組電源環； 3 0 5 B :繪圖模組電源路徑
30 7B 接地焊墊； 401 、401A 、401B 、502 、504 : 402A、402B :電源焊墊； 4 0 3 A、4 0 3 B :接地焊墊； 解耦合電容； 5 0 6 ·主橋晶片基板上的外電源環· 5 0 8 .主橋晶片基板上的内電源環· 6 0 2 ·主橋基板；-604 :晶粒； 6 0 6 :連結金線； 608 :焊墊； 6 1 0 :焊球； 612:解耦合電容；及 6 1 4 :封膠。 發明詳細說明 本發明申請人之另一申請 上的電源佈局結構’’已對雷 ’、 橋晶片基板與主機板 本發明技術能被清楚揭露，、，。1又汗盡說明，然而為使 描述。 ，百先對該案之電源佈局概況做 百先請參閱第3圖 機板中，用以佈局主柃曰其μ描繪在本發明較佳實施例之主 1"曰曰片處之頂部訊號層與底部焊接
550992 五、發明說明（7) 平面圖’其亦用以表示主機板頂部訊號層 訊：層源佈局情形。應注意的是，主機板頂部 連：二浐大雷接層的電源佈局需透過導通孔(Vi a)產生 ί:二佈Λ?積，進而達到提供穩定電源的目 關元件的位置來決定…橋晶片基板 曰曰片二底ΐ焊接層的焊球與主機板相連，以使主橋 日日片取仔相關工作電壓並進行工作。 接之$ ί U中？Ρϋ工作連結區301代表主#晶片與cpu連 焊熱: 的區域，這些焊墊中除了與CPU聯繫的訊號 m，還上括少許^接地焊墊以及CPU電源焊球（標示 ,M ，而11電源環即代表主橋的電源環（Power Ri 八，屬於cpu工作連結區301、且與cpu電源焊墊相連之 为。CPU電源路徑301B係佈局於CPU工作連結區3〇1的中σ 央二i一端與CPU電源環301Α連接，另-端則與CPU相連。 體工作連結區302代表主橋晶片與記憶體連接之焊墊 所在的區域，這些焊墊中除了記憶體電源焊墊（標示" 者）.，還包含與記憶體聯繫的訊號焊墊與少許的接地 墊，而記憶體電源環302A即代表主橋的電源環中， 憶體工作連結區3 0 2、且與記憶體電源焊墊相接之邱八、π 此外，記憶體電源路徑302Β與3〇2C亦分別與記憶體雷7 ° 3 〇 2 A以及記憶體（未顯示）相連。次橋工作連結區⑽3多孑 主橋晶片與次橋連接之電源焊墊所在的區域，而這此a ^ 電源焊墊（標示”v”者）則全部安置於次橋電源環3〇°3a二與^欠橋 第10頁 550992 五、發明說明（8) 橋電源路徑303B中。至於次橋電源環3〇 之^。AGP工作連結區3Q4代表主橋晶片與AGp裝置連接 之焊墊所在的區域，這些焊墊中除了 AGp電源焊墊（俨示 ”A”者）外，還包含與AGP裝置聯繫的訊號焊墊與少許π的接 地焊墊以及AGP電源焊墊；而AGP電源環3〇4a :源=，屬於AGP工作連結區3〇4、且與AGp電源焊墊橋： ^ ^ ^ ^ I.APG t „ ,1304a ^ , , 匯流排（未繪出）。-繪圖模組工作連結區3〇5代表主 ^繪圖模組連接之電源焊墊所在的區域，而這些繪^曰曰模电 電源焊墊（標示’，D”者）則全部安置於繪圖模組電;原環305A 2繪圖模組電源路徑3 05B中。至於繪圖模組電源環3〇^代 表主橋的電源環中，屬於繪圖模組工作連結區3〇5、且盘 繪圖模組電源焊墊相接之部分。至於接地焊墊區3〇6則集 中於整個電路佈局300的中心處，而上述電源環3〇ia〜3〇5a =圍繞在接地焊墊區306之周圍。同樣地，在區域3〇卜3〇5 中的接地焊墊以及訊號焊墊亦分別以黑色實心圓點3〇7與 白色鏤空圓點308來表示。此外，電源路徑3〇1Β、3〇2β與 、303、304B ' 305的兩侧更佈局一些接地焊墊，作為 ，，路徑之參考。應注意的是，主橋晶片可依據其是否支 菱纷圖椒組’而決定是否啟動繪圖模組工作連結區3 〇 5。 例如§主橋晶片不支援繪圖功能時，繪圖模組工作連結區 3 〇 5將不作用；相反的，當主橋晶片支援繪圖功能時，則
第11頁 550992 五、發明說明（9) 繪圖模組將於電源焊球所提供之電壓下工作，並經由繪圖 模組工作連結區3 〇 5的訊號焊墊傳遞訊號。 由第3圖的電源佈局可知，電源路徑3〇1B與3〇4B係佈 |局在CPU工作連結區3〇1與AGP工作連結區3〇4之中央，而非 |如習知技術般’係佈局於CPU工作連結區3〇1或AGP工作連 結區3 0 4之一側，進而與電源環相接。因此對⑶^工作連結 區301(或AGP工作連結區3〇4)而言，由於電源路徑3〇1B(或 3 0 4B)係佈局在工作連結區之中央，不僅電源路徑3〇16(或 304B)兩側的電感值相對稱，而且因電源路徑3〇1β(或 3 0 4B)至CPU工作逄結區301 (或AGp工作連結區3〇4)邊緣的 電壓降較習知技術小，所以在操作上亦較習知技術穩定。 再者，由301A、302A、303A、304A、30 5A所組成之電源環 在電源佈局上相當均勻，亦即該電源環的電感值落差不 大，於是可提供較穩定的電流，並可穩定地進行高速操 作’且較不會產生嚴重的接地/反彈效應。 應注意的是，在本發明較佳實施例中，係將電源路徑 佈局在§己fe、體工作連結區3 〇 2的兩侧，而非如c p u工作連結 區301或AGP工作連結區304般，係將電源路徑3〇16與3〇48 佈局於整個工作連結區的中央。這麼做的原因在於記憶體 工作連結區3 0 2代表主橋與記憶體連接之焊墊/焊球所在的 區域，而記憶體（例如SDRAM)往往包含兩個電源端，因此 本發明在佈局上係針對這兩個電源端分別佈局電源路徑 302B與30 2C，以使整個記憶體工作連結區（亦即記憶體1 工 作連結區302)之電感值不致產生太大落差。 〜
第12頁 550992 五、發明說明（ίο) 為了在主機板上提供穩定的工作電壓給相關介面使 用，在本發明較佳實施例中，進一步將解耦合電容 (Decoupling capac it or)適度地安置於各電源佈局與接地 焊墊之間，而第4圖則描繪在第3圖之電路佈局安置解耦合 電谷的情況。舉例而言，在第4圖之CPI]電源路徑3 〇 1 B與位 於其兩側之接地焊墊3 〇 7間，被適度地安置解耦合電容、 401。另一方面，解耦合電容4〇1B亦跨接在cpu電源環3〇ia 與接地焊墊區30 6之間（亦即跨接在電源焊墊4〇28與接地焊 墊4 0 3 B間）。同樣地，其他的電源路徑與電源環，諸如記 憶體電源環302A奔記憶體電源路徑3〇2b、次橋電源環3〇3a 與次橋電源路徑303B、AGP電源環3 04A與AGP電源路徑 30 4B、繪圖杈組電源環3〇5A與繪圖模組電源路徑mm之兩 側，皆有解耦合電容跨接於電源焊墊與接地焊墊之間。應 注意的是，第4圖中的解耦合電容4〇u可 雷。 cpu電所原路徑3()1Β上）距離最近的接地焊墊為標號示 ^03 。 解耦合電容4〇1Β亦跨接在電源焊墊 4〇2Β與接地焊墊4〇3β之上。在實際的實施上，較】二塾 接地Ϊ Ϊ /合焊電球容上亦:同二跨接人在複數個^ ^ 源_4二跨Λ在兩個電 焊接層係透過相互對稱頂部訊號層與底部 對％的方式來佈局解耦合電容，所差別 550992 五、發明說明（11) 者’只疋底部焊接層係焊接在電源焊球與接地焊球間而 已。 第5圖描繪本發明較佳實施例中，於主橋晶片基板安 置解耦合電容的電路佈線平面圖，至於第5圖電源佈局的 詳細解說局，亦請參考本發明申請人之另一申請案”主橋 晶片基板與主機板上的電源佈局結構”。由第5圖可知，解 搞合電谷5 0 2係安置在外電源環5 0 6 (内部尚包含内電源環 508)外側的四個角落附近，同時亦避開連結金線“㈣仏叫 w i r e s )之佈線區〇 事實上，解耦合電容亦可視實際之應用而變更所安置 之位置。舉例而言，解耦合電容可被安置在連結金線之下 方、亦可視貫際應用而封裝於封膠（M〇i ding compound)内 ^。例如在第6圖之剖視圖中，組裝在主橋基板6 〇 2之上的 晶粒604，係透過連結金線6〇6與位於主橋基板6〇2上之焊 墊608相連接，而主橋基板6〇2則透過焊接於下方之焊球 610與主機板（未繪出）相接。晶粒6〇4與整個連結結構則透 CGmpGund)予以封裝。明顯的，第6圖 電容612係安置在連結金線_之下方，而且被 可：據d14用之力内部。應注意的是，熟知本發明技術者 然所等效修飾或變更皆應=於 知合以上所述，本發明所揭兩 以及主_日h其# 二月所揭路之可運用於四層主機板 及主橋曰曰片基板’係於主機板用以佈局主橋晶片處之頂 $ 14頁 乃0992
部訊號層、以及底邺押拉战 源焊墊/焊球與距離°最十曰之電源環及電源路徑中，使電 容，萨以提供韁焊墊/焊球跨接解耦合電 (d【二用Λ 作電M源供各介面與封裝元件 可視奋^ ’在本發明較佳實施例之解耦合電容亦 =視貝際應用被安置於電源環之四個角落、或連結金線下 甚至包3在主橋晶片的封膠内部，在佈局設計上提供 相當大的彈性。 ^ 以上所述僅為本發明之較佳實施例而已，並非用以限 定本發明之申請專利範圍；凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾，均應包含在下述之申請 專利範圍内。
550992 圖式簡單說明 第1圖為一剖視圖，描繪在四層印刷電路板中進行電 路佈局之不意圖， 第2圖描繪習知技術中，於主機板進行電源佈局的平 面示意圖； 第3圖描繪於主機板頂部訊號層與底部焊接層進行電 源佈局之平面不意圖， 第4圖描繪本發明較佳實施例中，於主橋晶片基板安 置解耦合電容的平面示意圖；
第5圖描繪於主橋晶片基板上安置解耦合電容之示意 圖；及 - 第6圖係一剖視圖，用以描繪於主橋晶片基板上安置 解耦合電容之另一較佳實施例。
第16頁

Claims (1)

  1. 550992 六、申請專利範圍 1 ·種可在主機板之主橋晶片佈局結構上，提供主橋晶片 基板與主機板穩定電源的佈局結構，包含·· 複數個參考焊塾； 複數個解耦合電容（Dec〇upling capacit〇r)，其中每 個該=耦合電容係與複數個該參考焊墊之一者相耦合；及 複數個工作連結區，每個該工作連結區至少包含一電 源佈局層，其中母個該電源佈局層至少包含一與部分之該 解麵合電容相搞合之電源焊墊。 2雷專利範圍第1項之佈局結構，其中每個該解耦合 执合％接在至少一個該電源焊墊以及至少一個該參考焊 3 ·如申請專利範 局層包含： 至少一電源 圍第1項之佈局結構，其中每個該電源佈 部分之該 -— 該電源環 焊墊。 4·如申請 麵合電容 徑旁側所 且其中每 焊墊，係 源焊墊最 專利範 與該電 有之該 個透過 在該電 接近者 解耦合 源環， 至少包 路，，其中每個該電源路徑至少包含一與 電容相耦合之電源焊墊；及 源環與該電源路徑相搞合，其中每個 各一與部分之該解耦合電容相耦合之電源 ϊίΐ項，佈局結構，其中每個透過該解 參、考焊G之該參考焊墊，係在該電源路 該解輕4二：離該電源焊塾最接近者， 源環旁= ί源烊塾跨接之該參考 。 有之该參考焊墊中，距離該電 550992 申請專利範圍 ^如Ϊ請專利範圍第3項之佈局結構，其中部分之該解耦 合電容係安置於複數個該電源環所形成之環狀結構的角 外側。 6^如申請專利範圍第3項之佈局結構，更包含一參考電壓 焊塾區’約略安置於該佈局結構之令央，其中該環狀結構 係包圍於該參考電壓焊墊區之外側。 1如Ϊ請專利範圍第1項之佈局結構’其中部分之該解耦 口電谷係位於该主橋晶片之連結金線（B〇nding wires)的 下方。 I·如=請專利範圍第1項之佈局結構，其中該解耦合電容 二、于衣於該主橋晶片之封膠（M〇iding compound)内部。 π t申請專利範圍第1項之佈局結構，其中複數個該參考 複數個該解耦合電容、複數個該工作連結區係佈 訊;;：局Π = 該佈局結構更包含-底部 據解;，、複==複== 包含之趨數徊兮会2 Γ 用以對稱佈局戎底部訊號層所 個該工作連結區。 电谷以及禝數 如申請專利範圍第9項之佈 复 破層所包含之該解輕合電容，係跨接在=底部訊 所包含該電源環之電源焊球、與位於該底1 訊號層 之該電源環旁側的參考焊球上，且部分兮^:就層所包含 含之該解耦合電容，俜跨接在 =底。卩矾號層所包 係5接在位於戎底部訊號層所包含該
    第18頁 六、申請專利範圍 :電源路牷之電源焊球、與位於該底部訊麥上 :源路徑旁側的參考焊球上。 & “斤已3之該電 ;Π·如申請專利範圍第9項之佈局結構，发 丨搞合電容與該電源焊球跨接之該參考焊球di該解 可在主機板之主橋晶片佈局結構上，描祖士抵曰 片基板與主機板穩定電源的佈局結構，包 ’、间曰曰 複數個工作連結區，每個該工士 源路徑，其中每個該雷调玫。s ^ ^&至少包含一電 …電〆原路控至少包含一解輕合電容 於該電源路徑旁側之參考焊墊上； 冤原路仫以及位 電壓焊墊區，約略安置於該佈局結構之中央，i 中该參考電壓焊墊區所包含 T兴 八 連；及 听0 &之谇墊係與一參考電壓源相 復數個電源環，安置於該參考電壓焊塾 母個該電源環至少盥一個蠕雷、、局 卜固 π # $ ,丨、^ ^ ^個該電/原路徑相連，其中每個該電 於二雷二上二彳丨解輕合電容，用以跨接於該電源環以及位 於該電源壞旁側之參考焊塾上。 I3 ·Λ申Λ專圍第1 2項之佈局結構，其中第一部分之 ^ …品所包含之電源路徑係約略安置於該工作連結 I=政二，且第二部分之該工作連結區所包含之電源路徑 係、力略女置於該工作連結區之兩側。 1 二八申二專利範圍第12項之佈局結構，其中每個該電源 衣匕3複數個電源焊墊，且該解耦合電容係跨接在該電源
    第19頁 550992 六、申請專利範圍 環所包含之至少一個該電源焊墊、以 丨、 7 ^ ^ ^ ^ ^ 从及至少一個位於該電 源環旁側之該參考焊墊上。 15.如申請專利範圍第12項之佈局結構，其中每個該電源 路徑包含複數個電源焊墊，且該解耦合電容係跨接在該電 源路徑所包含之至少一個該電源焊墊、以及至少一個位於 該電源路徑旁側之該參考焊墊上。 1 6 ·如申請專利範圍第1 2項之佈局結構，其中每個透過該 解耦合電容與該電源焊墊跨接之該參考焊墊，係在該電源 路徑旁側所有之該參考焊墊中，距離該電源焊墊最接近 者。 - 1 7 ·如申请專利範圍第1 2項之佈局結構，更包含安置於複 數個該電源環外側之解耦合電容，用以提供該主橋晶片以 穩定之電源。 18'如申請專利範圍第17項之佈局結構，其中該解耦合電 谷係約略位於该電源環所構築之環狀結構的角落外側。 19·如申請專利範圍第12項之佈局結構，更包含位於該主 橋晶片之連結金線（Bonding wires)的下方的解耦合電 容。 θ 2 0 ·如申请專利範圍第1 2項之佈局結構，其中該解搞合電 谷係封裝於該主橋晶片之封膠（Molding compound)内部。 21·如申請專利範圍第12項之佈局結構，其中複數個該工 作連結區、該參考電壓焊墊區、複數個該電源環係佈局於 該佈局結構之頂部訊號層，其中該佈局結構更包含一底部 訊说層’且該底部訊號層包含複數個工作連結區、參考電
    第20頁 550992 I六'申請專利範圍 壓焊球區、複數個該電源環，其中該底部訊號層係依據該 頂部訊號之佈局方式，用以對稱佈局該底部訊號層所包含 |之複數個該工作連結區、該參考電壓焊球區、複數個該電 源環。 2 2 ·如申請專利範圍第2丨項之佈局結構，更包含跨接在位 於該底部訊號層所包含該電源環之電源焊球、與位於該底 部訊號層所包含之該電源環旁側的參考焊球上的解耦合電 容’以及包含跨接在位於該底部訊號層所包含該電源路徑 之電源焊球、與位於該底部訊號層所包含之該電源路徑旁 侧的參考焊球上的·解耦合電容。 2 3 ·如申請專利範圍第2 2項之佈局結構，其中每個透過該 解耦合電容與該電源焊球跨接之該參考焊球，係在該電源 路徑旁側所有的該參考焊球中，距離該電源焊球最接近 者。 24· —種可在主機板之主橋晶片佈局結構上，提供主橋晶 片基板與主機板穩定電源的佈局結構，包含·· 第一訊ί虎層’位於該主橋晶片電源佈局結構之最上 層，該第一訊號層包含至少一個電源佈局層，其中該電源 佈局層至少包含一解輕合電容（Decoupling capacitor)， 用以跨接於該電源佈局層以及位於該電源佈局層旁侧之參 考焊墊上； 弟一訊3虎層’位於4主橋晶片電源佈局結構之最下 層，該第二訊號層包含至少一個電源佈局層，其中該第二 訊號層所包含之該電源佈局層至少包含一解耗合電容
    550992 六、申請專利範圍 (Decoupling capacitor)，用以跨接於該電源佈局層以 位於該電源佈局層旁側之參考焊球上，其中該參考焊墊斑 參考焊球係與一參考電壓源耦合； 〜 …第-參考電壓層，位於該第一訊號層之下方，用以與 該爹考電壓源耦合以提該參考電壓予該第一訊號層，·及〃 第二參考電壓層，位於該第二訊號層之上方，用以血 該參考電壓源耦合以提供該參考電壓予該第二訊號層。〃 25.如申請專利範圍第24項之佈局結構，其中該電源佈 f包含複數個電源環，且每個該電源環包含複數個源 塾，且該解麵合電容係跨接在該電源環所包含之至少= 源焊塾、以及至少一個位於該電源環旁側之該參考焊 2展\如八申請專利範圍第24項之佈局結構，其中該第-訊於， 二 ::::個工作連結區，且每個該工作連結區至少包含 ^申Λ專/範圍第26項之佈局結構’其中該解輕合電 源：Ϊ 於該電源路徑上之電源焊墊、以及位於該電 源路徑旁侧之該參考焊墊上。 ％ 4電 2^如申請專利範圍第27項之佈局結 解輕合電容與該電源焊㈣接之該焊、巾母個透過该 ;徑旁側所有之該參考焊塾中，距離=、焊==源 2::包申:=;固〜圍第26項之佈局結構，其中每個該電源 ^複數個電源焊塾，且該解輕合電容係跨接在該電
    六、申請專利範圍 源路徑所包含之至少一個該電源焊 該電源路徑旁側之該參考焊墊上。 ^及至少一個位於 30.如申請專利範圍第26項之佈局結構，其 g係依據该第一訊號層佈局該工作區古、μ — •唬 二訊號層中對稱佈局該工作區且 & ’ ：以在該第 之該電源佈局層與該第二訊號層所包包含 對稱。 匕3之该電源佈局層相 31·如申請專利範圍第3〇項之佈局纟 容係跨接在位於該第二訊號之-中該解耗合電 ^以及位於該電，路捏旁侧之；的電源焊 解轉合電容與該電源焊球局/構，其中每個透過該 路徑旁侧所有的該參考焊球中=考㈣，係在該電源 者。 坪衣中距離該電源焊球最接近 層包含一參專考]電犯壓圍焊：6區項之饰局結構’其中該第-訊號 個該電源路徑與一電源；相J以=考電壓源搞合，每 成-環狀結構以包圍在兮，且所有的該電源環形 〇, , ^ 豕參考電壓焊墊區之外園。 34·如申請專利範圍第33 晋L之外圍 ^ ^ ^ ^ ^ ± Λ 7Λ5 ^f ^ ^ ^ ^€ ^ 環旁側之參考焊墊上。之電源焊塾、以及位於該電源 3上Γ對申Λ專:，33項之佈局結構，其中μ ^ 層係對應於該弟一訊號層佈局該參考電壓焊塾區之方式，
    第23頁 ^>50992 、申凊專矛'—~ " " ------— 用以在今女货 該泉考二ί二訊號層中對稱佈局一參考電壓焊球區，其中 第—j i纟于球區係與该參考電壓源相耗合，每個位於該 號屉層之該電源路徑與一電源環相連，其中該第二訊 央處 /電源環係女置於該主橋晶片電源佈置結構接近中 包ί丄且所有該第二訊號層之該電源環形成一環狀結構以 丨3 6 在該參考電壓焊球區之外圍。 I交a如申凊專利範圍第3 5項之佈局結構，其中該解耦合電 球 在位於该第二訊號層所包含該電源環之電源焊 、以及位於該電源環旁側之參考焊球上。 ^如申請專利範圍第35項之佈局結構，更包含可提供支 ^ f主機板之主橋晶片予穩定電源的佈局結構，其中該主 呵曰曰片包含至少一個電源環，且該電源環之外側至少包含 解輕合電容’用以提供該主橋晶片以穩定之電源。 =·如申請專利範圍第3 7項之佈局結構，其中該解耦合電 容係約略位於該電源環之角落外側。 j ·如申明專利範圍第3 7項之佈局結構，其中該解輕合電 谷係位於該主橋晶片之連結金線（B〇n(jing wires)的下 方。 4 0.如申請專利範圍第37項之佈局結構，其中該解耦合電 谷係封裝於該主橋晶片之封膠（Molding compound)内部。 41 · 一種可在主機板之主橋晶片佈局結構上，提供主橋晶 片基板與主機板穩定電源的佈局結構，包含： 複數個工作連結區，每個該工作連結區至少包含一電 源路徑，其中每個該電源路徑至少包含一解耦合電容
    第24頁 550992 六、申請專利範圍 (Decoupling capacitor) ’用以跨接於該電源路徑以及位 於該電源路徑旁側之參考焊塾上； 參考電壓焊墊區，約略安置於該訊號層佈局結構之中 央，其中该爹考電壓焊墊區所包含之電源焊墊係與一參考 電壓源相連；及 複數個電源環’安置於該參考電壓焊墊區之外圍，且 每個該電源環至少與一個該電源路徑相連，其中每個該電 源壞至少包含一解耦合電容，用以跨接於該電源環以及位 於該電源環旁側之參考焊塾上。 42·如申請專利範圍第41項之佈局結構，其中第一部分之 ，工=連結區所包含之電源路徑係約略安置於該工作連結 二ίI Ϊ罢且第二部分之該工作連結區所包含之電源路徑 係約略女置於該工作連結區之兩側。 43. 如申請專利範圍第41項之佈局結構其中每個 解耦合電容與該電源焊墊跨接 ^ 路徑旁側所有之該參考焊墊中， ^ 者。 /巧叶免T距離该電源焊墊最接近 44. 如申請專利範圍第41項之佈局結構， 數個該電源環外側之解耦合電更匕3女置於複 穩定之電源。—祸0電谷，用以提供該主橋晶片以 45·如申請專利範圍第44項之 容係約略位於複數個該電$ f ° f ，/、中該解耦合電 側。 誦㈣以所構築環狀結構之角落外 46·如申請專利範圍第41項之 A、、、°構’更包含位於該主
    550992 六、申請專利範圍 橋晶片之連結金線（Bonding wires)的下方的解耦合電 容。 4 7.如申请專利範圍第4 1項之佈局結構，其中該解耦合電 谷係封裝於该主橋晶片之封膠（Μ 〇 1 d i n g c 〇 m ρ 〇 u n d )内部。 \8·如申請專利範圍第41項之佈局結構，其中每個該電源 %包含複數個電源焊墊，且該解耦合電容係跨接在該電源 環所包含之至少一個該電源焊墊、以及至少一個位於該電 源環旁側之該參考焊墊上。 4 9·如申請專利範圍第41項之佈局結構，其中每個該電源 路徑包含複數個電源焊墊，且該解耦合電容係跨接在該電 源路徑所包含之至少一個該電源焊墊、以及至少一個位於 该電源路徑旁側之該參考焊墊上。 5〇· —種可穩定主橋晶片工作電源之佈局結構，包含： 參考電源烊墊區，與一參考電源耦合； 複數個電源環，位於該參考電源焊墊區之外側，且所有的 該電源環形成一環狀結構，用以包圍該參考電源焊墊區於 该環狀結構之内部；及 ，數個解，合電容（Decoupling capacitor)，位於該環狀 結構之角落外側，用以提供該主橋晶片予穩定之電源。 51·曰如申請專利範圍第50項之佈局結構，更包含位於該主 橋曰曰片之連結金線（Bonding wires)下方的解耦合電容。 5^·如申，專利範圍第5〇項之佈局結構，其中該解耦合電 谷係封衣於该主橋晶片之封膠（M〇iding C0mp0und)内部。 53·如申請專利範圍第5〇項之佈局結構，其中每個該電源 550992 六、申請專利範圍 環包含複數個電源焊墊，且該解耦合電容係跨接在該電源 環所包含之至少一個該電源焊墊、以及至少一個位於該電 源環旁侧之該參考焊墊上。 54.如申請專利範圍第50項之佈局結構，其中每個該電源 ‘ 環至少與一電源路徑耦接，且每個該電源路徑包含複數個 . 電源焊墊，且該解耦合電容係跨接在該電源路徑所包含之 至少一個該電源焊墊、以及至少一個位於該電源路徑旁側 之該參考焊墊上。
    第27頁
TW091103102A 2001-08-28 2002-02-22 Power layout structure on host bridge chip substrate and motherboard TW550992B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/173,231 US6946731B2 (en) 2001-08-28 2002-06-14 Layout structure for providing stable power source to a main bridge chip substrate and a motherboard
US11/196,039 US20050263849A1 (en) 2001-08-28 2005-08-02 Layout structure for providing stable power source to a main bridge chip substrate and a motherboard

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31552101P 2001-08-28 2001-08-28

Publications (1)

Publication Number Publication Date
TW550992B true TW550992B (en) 2003-09-01

Family

ID=28041594

Family Applications (2)

Application Number Title Priority Date Filing Date
TW091101626A TW522764B (en) 2001-08-28 2002-01-31 Power layout structure on host bridge chip substrate and motherboard
TW091103102A TW550992B (en) 2001-08-28 2002-02-22 Power layout structure on host bridge chip substrate and motherboard

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW091101626A TW522764B (en) 2001-08-28 2002-01-31 Power layout structure on host bridge chip substrate and motherboard

Country Status (2)

Country Link
US (3) US6946731B2 (zh)
TW (2) TW522764B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522764B (en) * 2001-08-28 2003-03-01 Via Tech Inc Power layout structure on host bridge chip substrate and motherboard
TW571410B (en) * 2002-12-24 2004-01-11 Via Tech Inc BGA package with the same power ballout assignment for wire bonding packaging and flip chip packaging
US7436084B2 (en) * 2003-02-01 2008-10-14 Aloys Wobben Wind energy plant and method for use in erection of a wind energy plant
TWM244576U (en) * 2003-07-16 2004-09-21 Via Tech Inc Chip package structure
JP4844080B2 (ja) * 2005-10-18 2011-12-21 日本電気株式会社 印刷配線板及びその電源雑音抑制方法
CN1993015A (zh) * 2005-12-27 2007-07-04 鸿富锦精密工业（深圳）有限公司 印刷电路板布线架构
US20080213071A1 (en) * 2007-02-09 2008-09-04 Applied Materials, Inc. Transport device in an installation for the treatment of substrates
CN102474254A (zh) * 2009-08-05 2012-05-23 寇比欧股份有限公司 用于印刷电子器件的印刷兼容设计及布图方案
KR20160102769A (ko) * 2015-02-23 2016-08-31 삼성전자주식회사 전자 장치의 노이즈 감소 장치
JP6468360B2 (ja) * 2015-08-31 2019-02-13 アイシン・エィ・ダブリュ株式会社 半導体装置、チップモジュール及び半導体モジュール
KR102048319B1 (ko) * 2018-07-20 2019-11-25 삼성전자주식회사 반도체 패키지
JP2022017605A (ja) * 2018-10-25 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3513333B2 (ja) * 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
US5811880A (en) * 1996-03-28 1998-09-22 Intel Corporation Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors
FR2747235B1 (fr) * 1996-04-03 1998-07-10 Bull Sa Boitier de circuit integre
US6531932B1 (en) * 2001-06-27 2003-03-11 Lsi Logic Corporation Microstrip package having optimized signal line impedance control
TW522764B (en) * 2001-08-28 2003-03-01 Via Tech Inc Power layout structure on host bridge chip substrate and motherboard

Also Published As

Publication number Publication date
TW522764B (en) 2003-03-01
US6844620B2 (en) 2005-01-18
US20030042566A1 (en) 2003-03-06
US6946731B2 (en) 2005-09-20
US20030042604A1 (en) 2003-03-06
US20050263849A1 (en) 2005-12-01

Similar Documents

Publication Publication Date Title
TW550992B (en) Power layout structure on host bridge chip substrate and motherboard
JP4474431B2 (ja) 半導体パッケージおよび該製造方法
JP5763121B2 (ja) シリコン貫通ビアのブリッジする相互接続
US8410618B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
JPH08111497A (ja) 樹脂封止型半導体装置
TW512503B (en) Integrated circuit package having partially exposed conductive layer
US20080042257A1 (en) Die pad arrangement and bumpless chip package applying the same
KR100336081B1 (ko) 반도체 칩
TW200807662A (en) Mounting substrate
JP2000323610A (ja) フィルムキャリア型半導体装置
US6777802B1 (en) Integrated circuit package substrate with multiple voltage supplies
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH08162599A (ja) 半導体装置の製造方法
JP2002170920A (ja) フリップチップ装置
TWI406373B (zh) 可選擇線路之基板及覆晶接合結構
JPH06112355A (ja) セラミックパッケージ
CN211183933U (zh) 一种平衡式布局的微型化振荡器
TWI832229B (zh) 半導體封裝
TWI446504B (zh) Chip package structure and packaging method thereof
TW472332B (en) Grid array package to increase the grounding plane electrical connection and the packaging method thereof
JP2831864B2 (ja) 半導体パッケージ及びその製造方法
CN113380760A (zh) 一种芯片封装结构
TWI251452B (en) Flexible circuit board and package structure
JP2023033111A (ja) パッケージキャリア及びパッケージ構造

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent