TW550823B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW550823B
TW550823B TW091114301A TW91114301A TW550823B TW 550823 B TW550823 B TW 550823B TW 091114301 A TW091114301 A TW 091114301A TW 91114301 A TW91114301 A TW 91114301A TW 550823 B TW550823 B TW 550823B
Authority
TW
Taiwan
Prior art keywords
film
silicon nitride
nitride film
insulating film
silicon
Prior art date
Application number
TW091114301A
Other languages
English (en)
Inventor
Akinori Kinugasa
Shigeru Shiratake
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW550823B publication Critical patent/TW550823B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

550823 五、發明說明（1) 發明領Μ 本發明係關於半導體裝詈，女甘θ 半導體裝置。 尤其疋關於抑制電性短路的 背景技術 憶：(為以，半r導Α體裝置的一 Μ ’說明有關動態隨機存取記 圖37所亍#冉由，]DRAM」）。其代表性的DRAM記憶單元如 Γ單:：曰個嶋晶體丁與1個電容C所構成。該記 ί、及：ί 的間極與字線102連接，-側的源 其:欠同說明有關記憶單元之開關電晶體近旁的構造的— 例。如圖3 8所示，於丰導，其刼]n ] 祀成人古夕日^ i 、牛V妝基板1 0 1上"入閘極絕緣膜11 0 〇2a及石夕化鎢膜⑽的閣極1〇2。又， =區诚1極m的半導體基板m的-側區域及另- 側&或，义別形成源極·汲極區域（未圖示）。 二間極m上形成有氮化石夕膜1〇3。該氮化石夕膜ι〇 上：成作為側壁絕緣膜的氮化石夕膜…。半導 肢基板101上形成氧化矽膜106用以覆蓋該氮化矽膜1〇4。 ^化矽膜106形成有與源極.汲極區域電性連接的位 凡線接觸部12G。氧切膜1Q6上形成有與位^線接觸部 1曰20上生Λ接的位元線121。習知DRAM記憶單元中的開關電 日日月豆近旁部分係如上述般構成者。 然而，上述習知DRAM中具有如下所示問題點。作為位於 閘極1 02側面上的側壁絕緣膜的氮化矽膜】〇4，係藉由對形
550823 五、發明說明（2) 成於半導體基板1 0 1上的氣化秒膜，呈覆蓋閘極丨〇 2及氮化 石夕膜1 0 3狀，施以異向性姓刻而形成者。 形成該氮化矽膜104之際，起因於發生於氮化矽膜1〇4中 的氣泡、水分或異物，如圖3 8所示，會於氮化矽膜丨〇 4產 生氣孔11 1。 产利用存在如此之氣孔111，位於氣孔丨丨丨與閘極丨〇 2間的 氮化矽膜104會產生變為極薄的部分a。在該狀態下，形成 線接觸部120的情況，在該氮化石夕膜變薄的部分a易產 生電場。 Μ 广由該氮化砂膜1〇4之該部分八，如圖37所示，在 τΓ Λ位元^2(^會產生電性短路（參照箭頭13〇)。 120 P1 ^ 孔m較大的情況，直接在閘極102與位元線 1 2 0間會產生電性短路 動作的問題。 其、纟。果，會有dram無法進行所需 發明概尊 本發明係為解決上述 供-種可抑制電性扩5問碭而k出者，#目的在於’提 本發明半導體“二的半導體裝置。 緣膜、第2絕缘膜門局面中’具備第1導電部、第1絕 1導電部具有升U1 口部、第2導電部及短路防止部。第 面。第1絕緣膜形成ί導體基ί反的主表面上的側面與上 面上。第2絕缘‘係用用以覆蓋於第1導電部的側面上與上 體基板上的第丨难给以覆蓋第1絕緣膜，且與形成於半導 膜平面重聂张#的蝕刻特性不同。開口部與第1絕緣 ;2絕緣膜上，以便用以曝露半導體基
-.策叼說明(3) 板表面。第2導電 施以實質上防P介成於開口部内。刺爾m楚1姐 η貝上防止空洞貫穿於 利用對们絕緣暝 處；±以阻止第】導電部與第2導電V:第2導電部間用的 糟由該構成，於第ug緣_ &電性短路。 二導電部與第2導電部間用的處理'貝上防止空洞貫穿於 形成弟1絕緣膜之際所產生 错此，防止了類似如 :電部間的情況，從而阻止广第！導：穿第1導電部與第2 電性短路。其結果， 電部與第2導電部間的 笙Ί t疋半導體t置的φ α ^ 匕絕緣膜最好至少由2層構成。置的電性動作。 所=二况，產生於第1絕緣膜中的第1 Μ Μ / =设盒。藉此，抑，了如 \層的氣孔係由第2層 二到達第2導電部近旁的第!絕緣膜V八近旁的第1絕緣膜部 成’可有效阻止第丨導電缘=刀的較大氣孔的形 ::最好含有藉由對第;絕Γ膜= 的熱氧化部。 u熱氧化處理所形成 藉此，熱氧化部位於第丨導電# :1門導的電第2導電部間的絕緣耐、巧 者間的電性短路。 攸而可確實阻止兩 又’在第1絕緣膜存在作為办 部最好形成於該氣孔内。”、σ 、氧孔的情況，熱氧化 該情況，如即使位於氣孔與第1 生成為極薄的部分，藉 “ °卩間的第1絕緣膜產 可於氣孔部分近旁抑氣化部充填於氣孔内， 又’熱氧化部最好含有位於第1絕緣膜表面的表面熱氧 550823 五、發明說明（4) 4匕#。 有Γ二導電部與第2導電部間除第1絕緣膜外還位 絕緣对性，從而可確實阻止兩者間的電性電部間的 觸；：最好第1導電部含有問極’第2導電部含有位元線接 置動=有謂等的記憶體元件的半導體裝 « 緣=膜種’第1絕緣膜係為氮化矽膜，第2絕
該情況，眚哲 L 、、上可不需蝕刻氮化矽膜而僅蝕刿g仆々 膜，可自行整合地容易形成開口部。心刻… 較隹 (實施形態1) 方之實施形態1之DRAM的製造方法及由該 Ϊ t Λ由ν；ΛΜ μ °首先5如圖1所示，在半導體 膜及矽化鎢膜。在’V彖:::員序形成組成閘極的如多晶矽 Vapor Deposa1〇t；^J^ ^ C VD Uhe,, ca 1 形成指定的光阻圖宰（未s孔化；"夕版。在§亥乳化石夕膜上 罩對氮化石夕膜施以^未^不）’肖由將該光阻圖案作為光 罩材的氮化矽膜3 蝕刻，形成圖案加工閘極用的光 藉由將該氮化石夕胺q从 以異向性…形：3」乍右〜光罩對石夕化鎢膜及多晶石夕膜施 战3有多晶矽膜2a及矽化鎢膜2b的閘極
\\326\2d-\91-09\91114301.ptd 第8頁 550823 五、發明說明（5) 乃由親VD法於半導體基板〗 4，用以覆盍虱化矽膜3及閘極2。 欢化y腰 接：二如圖2所示，藉由對該氮化石夕膜““ 理’即可於IL化㈣4表面形成熱氧 =“ 述般於氮化矽膜4存在氣孔的情況，、此\，如後 由熱氧化膜所埋沒。 /才； 也被氧化而 接著’如圖3所示，對於μ由匈与 石夕膜4全表面施以異向性“，二開：膜及5 氮化 側面亡形成作為側壁絕緣膜的氣化石夕膜^。;艇3的 接著如圖4所示，呈覆蓋氮化石夕膜4 a、3及η代9处 :β:二t導：基板:上形成與氮切膜不“刻特性 ；us：rr^:rrjr;r：Tetra Ethyi 〇-° — 接著’如圖5所示，於氧化矽膜6上 —
^ ® t7 ^ ^ ^ ^ I. a nW ::圖;7。形成曝露秒基板1表面的接觸孔8。隨後再除去 又，接觸孔8係配置為與氮化石夕膜4&呈平面重疊。因 二ϊίίϋ5刻氮化石夕膜4a而是姓刻氧化石夕膜6，而可 自灯整合地谷易形成接觸孔8。 接著乂如藉由CVD法於氧化石夕膜6上形成摻質多 (未圖不），則更用以埋設該接觸孔8。隨後，如圖6所示， 藉由對該摻質多晶石夕膜全面施以異向性姓刻，讀去位於 乳化石夕膜6上面上的摻質多日日“夕膜，即可於接觸孔8内殘留 \\326\2d-\91-09\9ni4301.ptd 第9頁 J 550823 五、發明說明（6) 摻質f晶矽膜，形成位元線接觸部20。 的主要邻a二 精此’形成記憶單元部之電晶體 路與圖37所示電路二(同句未圖示）。又，記憶單元的等效電 上述DRAM之製造方法中，作為形閘極2側 1L?二的，化條，係藉由對形成為如圖1所示= 閉極2等的氮化砂膜4施以異向性姓刻而形成。 ^ =1所不步驟中’在形成氮化矽膜4之際，如前所述般， ，因於發生於氮化石夕謹中的氣泡、水分或異物斤；1 會般於 ΐ膜ΚΓ/Λ氣孔。氮化石地係、與氧化賴等的其他絕 比铋為較硬的膜質。因此，該氣孔不易受到後步 处王的影響，而作為氣孔直接殘留於氮化矽膜4。— 理在f円8如路圖2所示’在形成氣化石夕膜4後施以熱氧化處 开《成Ϊ 1 利用施以熱氧化處理’於氮化石夕膜4表面 況;夕膜5，同日寺，於氮化石夕膜4存在氣孔11的情 / 由…、氣化石夕膜5 a埋入該氣孔11内。 狀=氧化處理後，在由熱氧化秒膜5a埋入該氣孔u内的 理了 ，對半導體基板施以上述圖3至圖7所示的各項處 於氮二如圖9所不’即使於形成位元線2 1的階段，殘留 態。《膜乜的氣孔1 1内仍維持由熱氧化矽膜5a埋入的狀 第10頁 550823 五、發明說明（7) M = L如圖38所示習知DRAM般位於氣孔111與閘極102間 ，i中：1田01即使產生形成為極薄的部分A，本半導體 ί 熱氧化矽膜5a埋入該氣孔11内，即可抑制 在氣孔1 1部分近旁產生電場。 門可：止藉由位元線接觸部20之問極2與位元線21 間的寬性知：路，從而獲得可墟每 (實施形態2) …確-執仃所期待動作的DRAM。 說明有關本發明之實施形態2之⑽ 方法所獲得的丰導靜驻罢丄 』衣仏乃/麦及由5亥 ⑽牛：, 經由與如上述圖1所示步驟相 同的乂驟，如圖10所示，在半導 形成氮化矽膜“接著，如圖u所示，反問極"狀 面施以異向性蝕刻，於閘極2 « $虱化矽膜4全 為側壁絕緣膜的氮化矽膜4ae &矽膜3的側面上形成作 接著’ 士。圖1 2所示’藉由對氮化矽膜“、3施 處理，於氮化矽膜4a、3的表面 …巩化 時’如後述般，於殘留於氮化石夕膜4的氣孔中，也… 化而由熱氧化矽膜埋入該氣孔内。 也進仃虱 接著，如圖13所示，呈霜签勒备 BPTEOS膜等的氧化矽膜6。 』蝕刻特性的如 接著’如圖1 4所示，於氧化 案7。藉由將該光阻圖案7作為、形成指定的光阻圖 性㈣，即可形成曝露石夕基板i 以異向 去光阻圖案7。 0接觸孔8。隨後再除 91114301.ptd 第11頁 550823 五、發明說明（8) 隨後，採用與上述圖6及圖7所示步驟相同的處理，形 觸部20及位元線21。藉…圖15戶“，形成記 憶早7L。卩之電晶體的主要部分。 矽土4述:广之製造方法中’如圖16所示’即使於形成氮化 :切計Λ氮化矽膜4中產生氣孔’藉由在形成氮化矽 ;^以‘、，、乳化處理，即可成為由熱氧化矽膜5a埋入該 乳孔内的狀態。 藉此，如圖1 7所示，本半導體裝置中，利用由埶氧化 膜該氣孔U内，如上述說明，即可抑制在^⑴部 生電場。其結果可防止藉由位元線接觸部2〇之閘 才^ ^从立兀線21間的電性短路，從而獲得可確實執行所期 待動作的DRAM。 Μ 入ΐ ^ Κ ^形悲1中，係在形成氮化矽膜4後對氮化矽膜4 王面”異向性蝕刻前，進行熱氧化處理。該情況中，、藉 η二化矽膜4之際所產生的氣孔形狀，先想定曰 為空洞的狀態。 夕膜埋入氣孔的深孔内部的顯現 在如此之情況下，對氮化矽膜4全面施以異向性蝕刻之 際曝露！氣孔的空洞部分。該狀態下，若形 ? . f與白知DRAM相同，位於氣孔11與閘極2間的 位元線接觸部2。引的部分產生電場’認定將藉由 上 1 Ν起閘極2與位元線21間的電性短路。 二對上述方法中’在形成作為側壁絕緣膜的氮化 石夕膜乜後對氮化他施以熱氧化處理，如圖17所示乳：
91114301.Ptd 第12頁 550823 發明說明（9) 於^殘留#儿 從而不合1矽膜4a的氣孔11内確實形成熱氧化矽膜5a， 其妗θ使未由熱氧化矽膜5a埋入的氣孔曝露。 (實施°形果態3)可確實防止問極2與位元線21的電性短路。 方法所^11日月之貫施形態3之DRAM的製造方法及由該 步驟相ί:牛：：體裝置。經由與如上述圖10及圖11所示 基板1呈覆/Λ °®18^ ’如藉由CVD法於半導體 接著，士^ 矽膜4a、3狀再形成氮化矽膜24。 性触刻，‘ #由對該氮化石夕膜24全面施以異向 氮化矽膜24a。 、a的表面上再形成作為側壁絕緣膜的 2。： JJ】：上f圖4至圖7所示步驟相同的處理，如圖 吓不形成位兀線接觸部20及栉元妗91 # 憶單元部之電晶體的主要部分。、，·。猎此，形成記 上述DRAM之製造方法中，如 蝕後’呈覆蓋該氮化石夕膜“狀：18::2形成氮化石夕膜 藉此，如圖21所示，太主^再形成虱化矽膜24。 膜4之際所產生的氣孔係導/裝置中，即使形成氮化矽 膜的氮化矽膜4a，利用形成‘"、U U a殘留於作為側壁絕緣 Ua。 料成⑥切賴，仍可堵塞該氣孔 此外’形成氮化矽膜24之際 氮化石夕膜4 a的氣孔！ ！ a不 ^產生的氣孔11 b與殘留於 孔的形成。 成聯繫，從而可防止較大氣 才的虱化矽膜4a
9]114301.ptd 第13頁 1彡圖22所不’形成如從 550823
部分到達位 的情況消失 之間。 凡線接觸部20近旁的氮化矽膜24a部分的氣孔 可防止氣孔貝牙於閘極2與位元線接觸部2 〇 其結果可抑制藉 的電性短路，從^ (實施形態4 ) 由位元線接觸部2 0閘極2與位元線2 1間 獲得可確實執行所期待動作的—AM。 方法所ί ί明之實施形態4之DRAM的製造方法及由該
形成氮化矽膜4。 土极1至復盍閘極2寻法 蝕：者二及所示’藉由對氮化矽膜4全面施以異向性 的氮化妙膜4a。&切膜3的側面上形成作為側壁絕緣用 接著，如圖25所示，呈覆蓋氮化石夕膜4a、 於半導體基板丨均成與氮切ma m =膜，的氧一。於該氧切膜6==:
接著，如圖26所示，藉由將該光阻圖案7作 :匕矽膜6施以異向性蝕刻’即可形成曝 板’丰 觸孔δ。隨後再除去光阻圖案7。 极1表面的 接著，如圖27所示，藉由施以熱氧化處理，於 内的表面的氧化石夕膜6的表面及氮切膜^的表 乳化梦膜9。此日寺’如後述般於曝露之氮化碎則 ^ 軋孔的情況，該氣孔内也被氧化而由熱氧化矽膜埋入
91114301.Ptd 第14頁 550823 五、發明說明（11) 孑匕内。 I接者，如圖28所示，如藉由施以濕式蝕刻除去带出μ友 矽膜4a等表面的熱氧化石夕膜9，使位 觸孔的；虱 置：半導體基板i的區域表面曝露。接觸孔8的底部位 隨後，採用與上述圖6及圖7所示步驟相 ^線接觸部20及位元線2卜藉此，如圖：，步：成 ^枣元部之電晶體的主要部分。 形成圮 上述DRAM之製造方法巾，如圖3〇所示 砂月莫4之Ρ，大人卩使方；形成氮化 Si 虱化矽膜4中產生氣孔，萨由Λ形# & 後施以熱氧化處理，即可成為由埶 / 在形成接觸孔 於曝露之氮化矽膜4a的$ / β 矽膜9a埋入殘留 化矽膜9之際，不合除丰彡 此外’於除去氧 9a。 日除去形成於氣孔11内的熱氧化矽膜 内藉此，如圖31所示，利用由熱氧化石夕㈣ 复社如上述說明，即可抑制在氣孔11部分近旁產Z =孔11 的=果可抑制藉由位元線接觸生電場。 4’上述實施形態中，=:=;:作_，。 :編”余去熱氧化砂膜9的情；:中?兄明了藉由 =以異向性韻刻’於接觸孔8 :3』：^可藉 表面。 曝路+導體基板1的 该情況下，係除去敎s 面上及氧化矽膜6上面上的：夕氧膜化9 ::於半導體基板的表 化石夕膜4a的表面上及氧化石夕膜6的、的部分，而=氮 工的熟乳化石夕膜9幾 \\326\2cN\91-09\9111430l.ptd 第15頁 550823
乎未被除去而就此殘留。 藉此，在位元線接觸部2〇與氮化矽膜4a間介入熱氧化矽 膜9 ’可提升位元線接觸部2〇與閘極2的絕緣耐性。 (實施形態5 ) 說明有關本發明之實施形態5之DRAM的製造方法及由該 方法所獲得的半導體裝置。在此，說明組合了實施形態2 :所說明之對氮化矽膜施以熱氧化處理的方法，與實^形 怨3、中所說明之形成2層氮化矽膜的方法的組合方法。 α首先:經由如上述圖1 9所示步驟後，如圖33所示，藉由 施以熱氧化處理，於氮化矽膜24a、3等的表面形成熱^化 &後’藉由施以與上述圖4至圖7所示步驟相同的處理， 如圖34 =示，形成位元線接觸部20及位元線21。藉此，渺 成圮憶單元部之電晶體的主要部分。 y 上述DR AM之製造方法中，如圖33所示，在氮化矽膜“ 生：膜2“。藉此，即使形成氮化石夕膜4之際所產 ^孔=作為氣孔丨la殘留於作為側壁絕緣膜的氮化矽 、此夕 |用形成氮化矽膜2 4 a，仍可堵塞該氣孔1丨a。 lib此殘外留’开=氮化矽膜24之際所產生的氣孔係作為氣孔 稽由形成氮化矽膜24a後施以熱氧化處理，g 二虱孔1 lb内形成熱氧化矽膜Sb，氣孔丨丨 化矽膜5a。 ^ θ你成熱虱 矽膜5之際，藉由濕式钱刻於除去曝露於接觸孔内的熱氧化 ^ 不會除去形成於氣孔1 1 b内的熱氧化矽膜5 a。
9】】]430l,ptd 第16頁 550823
ί接：二t ί f氧化矽膜5，還可減低半導體基板1與位元 線接觸部2 0的接觸電阻。 性柯二=Ϊ f成’提升位元線接觸部20與閘極2的絕緣财 „ ^ : f中制藉由位元線接觸部2 〇之閘極2與位元線21 間的電性短路，彡从n曰 Γ ^ ^ ^ λ 攸而&付可確貫執行所期待動作的DRAM。 、η施形態6 ) 方、、2 π # π本發明之實施形態6之DRAM的製造方法及由該 中所仔的半導體裝置。在此，說明組合了實施形態3
” ^ =形成2層氮化矽膜的方法，與實施形態4中所V 、> μ f &接觸孔開口後對氮化矽膜施以熱氧化處理的戈 法的組合方法。 驟=〇·、經由如上述圖1 8及圖1 9所示步驟，於圖2 0所示步 ^ Ϊ接觸孔8於氧化石夕膜6後，如圖35所示，冑由施以熱 ? 处理’於含有接觸孔8内的表面的氧化矽膜6的表面及 鼠=膜24a的表面形成熱氧化矽膜9。 性!妾著’如圖3 6所示，藉由對熱氧化矽膜9全面施以異向 $虫刻’、於接觸孔8的底面曝露出半導體基板1的表面。隨 1 ’形成位元線接觸部2 〇及位元線2丨，藉此，形成記憶單 70 °卩之電晶體的主要部分。
上述DRAM之製造方法中，如圖35所示，在氮化矽膜4a上 生沁，氮化矽膜2 4 a。藉此，即使形成氮化矽膜4之際所產 的氣孔係作為氣孔11 a殘留於作為側壁絕緣膜的氮化矽 、4a ’利用形成氮化矽膜24a，仍可堵塞該氣孔丨la。 此外’形成氮化矽膜24a之際所產生的氣孔係作為氣孔
550823 五、發明說明（14) \藉由形成接觸孔8後對氮切膜24a等施以熱氧 ^ I / a 可於氣孔Ub内形成熱氧化矽膜5b，氣孔lla内 也會形成熱氧化矽膜5a。 ^ =外& f由對接觸孔8内形成的熱氧化矽膜9施以異向性 :二？主半導體基板1曝露於接觸孔8的底面，即可於氮 4 f膜4a表面殘留熱氧化矽膜9的局部9a。 一错ί i i f成，提升位元線接觸部2〇與閘極2的絕緣耐 間的電性i路p制f由位元線接觸部20之閘極2與位元線21 在DRAM中，&攸而獲得可確實執行所期待動作的DRAM。 一 t進行力砷為重新檢測通常檢查中無法篩選出的不良， ^進=加逮砰價（Burn —in)。藉該加 =裝當口 接觸部間的電性短路，於 做田作疋難以發現的不良 如各實施形態中分s，丨# 、 法中，可右_ n L J况月之，在本半導體裝置之製造方 致的電性短路。 、4慮為Μ良原因的氣孔所導 又’上述各實施形態中，作為半導 行說明。但若為具有如閘極的-導電部:導= 至少使該声門绍it 定絕緣膜的層間絕緣膜，具備 觸部的其他導電部的半導體 且^成勺犬員似接 如類似謂的半導^^體#置’並不限於編，也可為 應該說本次所揭…施形態之全部均為例示，並非以 91114301.ptd 第18頁 550823 五、發明說明（15) 其為限制者。本發明並非由上述說明而是由其申請專利範 圍所示，其包含有與申請專利範圍均等的意思及範圍内的 所有變化。 元件編號之說明 1 半導體基板 2 閘極 2 a 多晶碎膜 2b 矽化鎢膜 3 氮化矽膜 4 氮化矽膜 4a 氮化矽膜 5 熱氧化z夕膜 5 a 熱氧化$夕膜 5 b 熱氧化碎膜 6 氧化矽膜 7 光阻圖案 8 接觸孔 9 熱氧化碎膜 9 a 熱氧化碎膜 10 閘極絕緣膜 11 氣孔 11a 氣孔 lib 氣孔 20 位元線接觸部
91114301.ptd 第19頁 550823 五、發明說明（16) 21 位元線 24 氮化矽膜 24a 氮化矽膜 101 半導體基板 102 字線 102a 多晶矽膜 102b 矽化鎢膜 103 氮化矽膜 104 氮化矽膜 106 氧化矽膜 110 閘極絕緣膜 111 氣孔 120 位元線接觸部 121 位元線
91114301.ptd 第20頁 550823 圖式簡單說明 圖1為顯示本發明之實施形態1之半導體裝置的製造方法 的一步驟的剖面圖。 圖2為顯示同實施形態中圖1所示步驟後進行的步驟的剖 面圖。 圖3為顯示同實施形態中圖2所示步驟後進行的步驟的剖 面圖。 圖4為顯示同實施形態中圖3所示步驟後進行的步驟的剖 面圖。 圖5為顯示同實施形態中圖4所示步驟後進行的步驟的剖 面圖 。 圖6為顯示同實施形態中圖5所示步驟後進行的步驟的剖 面圖。 圖7為顯示同實施形態中圖6所示步驟後進行的步驟的剖 面圖 。 圖8為顯示同實施形態中說明絕緣耐性提升用的一步驟 的剖面圖。 圖9為顯示同實施形態中說明絕緣耐性提升用的圖8所示 步驟後所進行的步驟的剖面圖。 圖1 0為顯示本發明之實施形態2之半導體裝置的製造方 法的一步驟的剖面圖。 圖11為顯示同實施形態中圖1 0所示步驟後進行的步驟的 剖面圖。 圖1 2為顯示同實施形態中圖11所示步驟後進行的步驟的 剖面圖。
91114301.ptd 第21頁 550823 圖式簡單說明 圖1 3為顯示同實施形態中圖1 2所示步驟後進行的步驟的 剖面圖。 圖1 4為顯示同實施形態中圖1 3所示步驟後進行的步驟的 剖面圖。 圖1 5為顯示同實施形態中圖1 4所示步驟後進行的步驟的 剖面圖。 圖1 6為顯示同實施形態中說明絕緣耐性提升用的一步驟 的剖面圖。 圖1 7為顯示同實施形態中說明絕緣耐性提升用的圖1 6所 示步驟後所進行的步驟的剖面圖。 圖1 8為顯示本發明之實施形態3之半導體裝置的製造方 法的一步驟的剖面圖。 圖1 9為顯示同實施形態中圖1 8所示步驟後進行的步驟的 剖面圖。 圖2 0為顯示同實施形態中圖1 9所示步驟後進行的步驟的 剖面圖。 圖2 1為顯示同實施形態中說明絕緣耐性提升用的一步驟 的剖面圖。 圖2 2為顯示同實施形態中說明絕緣耐性提升用的圖21所 示步驟後所進行的步驟的剖面圖。 圖2 3為顯示本發明之實施形態4之半導體裝置的製造方 法的一步驟的剖面圖。 圖2 4為顯示同實施形態中圖2 3所示步驟後進行的步驟的 剖面圖。
91Π4301 .ptd 第22頁 550823 圖式簡單說明 圖2 5為顯示同實施形態中圖2 4所示步驟後進行的步驟的 剖面圖。 圖2 6為顯示同實施形態中圖2 5所示步驟後進行的步驟的 剖面圖。 圖2 7為顯示同實施形態中圖2 6所示步驟後進行的步驟的 剖面圖。 圖2 8為顯示同實施形態中圖2 7所示步驟後進行的步驟的 剖面圖。 圖2 9為顯示同實施形態中圖2 8所示步驟後進行的步驟的 剖面圖。 圖3 0為顯示同實施形態中說明絕緣耐性提升用的一步驟 的剖面圖。 圖3 1為顯示同實施形態中說明絕緣耐性提升用的圖3 0所 示步驟後所進行的步驟的剖面圖。 圖3 2為顯示同實施形態中變化例的一步驟的剖面圖。 圖3 3為顯示本發明之實施形態5之半導體裝置的製造方 法的一步驟的剖面圖。 圖3 4為顯示同實施形態中圖3 3所示步驟後進行的步驟的 剖面圖。 圖3 5為顯示本發明之實施形態6之半導體裝置的製造方 法的一步驟的剖面圖。 圖3 6為顯示同實施形態中圖3 5所示步驟後進行的步驟的 剖面圖。 圖37為顯示DRAM記憶單元之等效電路圖。
91114301.ptd 第23頁 550823
91114301.ptd 第24頁

Claims (1)

  1. 550823
    六、申請專利範圍 1· 一種半導體裝置，其包含有：具備 主表面上 的 第1導電部（2)，具有形成於半導體基板（1) 的側面與上面； 第1絶緣膜（4a、24a)，形成為用以覆蓋於上述第}導電 部（2)的上述側面上與上述上面上； 第2絕緣膜（6)，用以覆蓋上述第’〗絕緣膜（4a ’且 與形成於半導體基板（1)上的上述第i絕緣膜（4a、24a)的 蝕刻特性不同； 開口部（8)，與上述第1絕緣膜（4a、24a)平面重疊形成 於上述第2絕緣膜（6 )上，以便用以曝露上述半導體基板 癱 (1 )表面；及 第2導電部（2 0 )，形成於上述開口部（8 )内， 利用對上述第1絕緣膜（4 a、2 4 a )施以實質防止空洞（丨i ) 貫穿於上述第1導電部（2)與上述第2導電部（2〇)間用的處 理，以阻止上述第1導電部（2)與上述第2導電部（2〇)的電 性短路。 2. 如申請專利範圍第】項之半導體裝置，其中’上述第i 絕緣膜（4 a、2 4 a )至少由2層構成。 3. 如申請專利範圍第丨項之半導體裝置，盆中，含有藉 由對上述第1絕緣膜（4a、24a)施以熱氧化處理所形成的曰熱 氣化部（5、5 a )。 ★ 4·如申請專利範圍第3項之半導體裝置，其中，在上述 第1、'、、巴、♦膜（4 a、2 4 a)存在作為上述空洞（丨〗）的氣孔（丨丨）的 十月況，上述熱氧化部形成於上述氣孔（^)内。
    550823 六、申請專利範圍 其中，上述熱 24a)表面的表 5. 如申請專利範圍第3項之半導體裝置 氧化部（5 a)含有形成於上述第1絕緣膜（4 a 面熱氧化部（5 )。 其中 述第1 6. 如申請專利範圍第1項之半導體裝置 導電部（2 )含有閘極， 上述第2導電部（2 0 )含有位元線接觸部。 7. 如申請專利範圍第1項之半導體裝置，其中，上述第1 絕緣膜（4 a、2 4 a)係為氮化矽膜， 上述第2絕緣膜（6 )係為氧化矽膜。 參
    91114301.ptd 第26頁
TW091114301A 2001-08-27 2002-06-28 Semiconductor device TW550823B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001255737A JP2003068879A (ja) 2001-08-27 2001-08-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW550823B true TW550823B (en) 2003-09-01

Family

ID=19083661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091114301A TW550823B (en) 2001-08-27 2002-06-28 Semiconductor device

Country Status (4)

Country Link
US (1) US20030038317A1 (zh)
JP (1) JP2003068879A (zh)
KR (1) KR20030019088A (zh)
TW (1) TW550823B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208069A (ja) * 2006-02-02 2007-08-16 Elpida Memory Inc 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335612A (ja) * 1994-06-13 1995-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10321724A (ja) * 1997-03-19 1998-12-04 Fujitsu Ltd 半導体装置およびその製造方法
KR19990061070A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 제조방법
JP3186041B2 (ja) * 1998-06-02 2001-07-11 日本電気株式会社 Ｍｏｓｆｅｔ半導体装置の製造方法
KR100268435B1 (ko) * 1998-08-10 2000-10-16 윤종용 반도체 장치의 제조 방법
KR20000032543A (ko) * 1998-11-16 2000-06-15 윤종용 반도체장치의 트랜지스터 구조 및 그 제조방법
KR100317501B1 (ko) * 1998-12-29 2002-02-19 박종섭 플래쉬메모리장치제조방법

Also Published As

Publication number Publication date
KR20030019088A (ko) 2003-03-06
US20030038317A1 (en) 2003-02-27
JP2003068879A (ja) 2003-03-07

Similar Documents

Publication Publication Date Title
JP2003318405A5 (zh)
JP2001015712A5 (zh)
JPH04229616A (ja) 半導体層構造に開口を製造する方法
TWI276200B (en) Embedded semiconductor product with dual depth isolation regions
TW451420B (en) Method of manufacturing semiconductor device
TW527692B (en) Semiconductor device and manufacturing method thereof
TWI251305B (en) Encapsulation of ferroelectric capacitors
TW200401406A (en) Semiconductor integrated circuit and method of fabricating the same
TW550823B (en) Semiconductor device
JP2002198494A5 (zh)
JP2000269449A5 (zh)
JPS6156445A (ja) 半導体装置
TW393760B (en) Semiconductor device and method for fabrication the same
TW469545B (en) Semiconductor device with high- and low-density regions of transistor elements on single semiconductor substrate, and method of manufacturing such semiconductor device
TW465094B (en) Method for forming memory cell of semiconductor memory device
TW451270B (en) Semiconductor device and method of manufacturing the same
TW201110269A (en) Method for manufacturing semiconductor device
TW492055B (en) Semiconductor device and method of manufacturing the same
TW561625B (en) Nonvolatile semiconductor memory device
TW200905804A (en) Semiconductor memory device and fabrication method thereof
JPS59977B2 (ja) 絶縁ゲ−ト型集積回路
TW413882B (en) Fabrication method of capacitor having high capacitance
JPH0423467A (ja) 半導体記憶装置の製造方法
TW541701B (en) Electrode structure and method of fabricating the same
TWI282604B (en) Method for fabricating capacitor of semiconductor device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees