TW550708B - Arrangement and method for making contact with the back surface of a semiconductor substrate - Google Patents

Arrangement and method for making contact with the back surface of a semiconductor substrate Download PDF

Info

Publication number
TW550708B
TW550708B TW091104120A TW91104120A TW550708B TW 550708 B TW550708 B TW 550708B TW 091104120 A TW091104120 A TW 091104120A TW 91104120 A TW91104120 A TW 91104120A TW 550708 B TW550708 B TW 550708B
Authority
TW
Taiwan
Prior art keywords
sealing ring
basic body
opening
substrate
conductive layer
Prior art date
Application number
TW091104120A
Other languages
English (en)
Inventor
Volker Lehmann
Joern Luetzen
Albert Birner
Martin Franosch
Matthias Goldbach
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW550708B publication Critical patent/TW550708B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

550708 A7
置及一方法使與半導體基板之背面接觸。 笑板成電ΐ接之製造制之方法步驟,其需要與待處理之 :反成電連接。例# ’在電或電機械處理步驟。為了使大 2同組件在半導體基板上製造,待處理之基板必須由處 理步驟均勻處理。故雲要接 只田& 接觸…$ 成方法,此方法可構成電 此-接觸必須與基板儘量均勾。如均勾電接觸不可 此確保,基板上將有電位之變化,此電位變化可被不 處理控制所察覺’目而阻止處理步驟之執行。此—波動導 致在負基板電位時之不均勾電沉積,及在正基板電位時之 不均勻陽極之溶解。 在陽極溶解情況下,例如,適當選擇之摻雜及電解質成 分,當低陽極電位時,會.形成氣孔,當高陽極電位時,、會 形成電拋光表面。意即形成之半導體組件高度與所加之^ 位有關,因而可阻止功能半導體組件之形成。 在矽中形成氣孔甚為重要,例如,製造溝道式電容器時 ,氣孔之形成可使表面面積大幅增加,即相關之電容之增 加。具有氣孔直徑範圍在2-10 nm,為眾所週知之中間氣孔 為特別適當之氣孔。如上所述,氣孔之形成與電位有關, 故加在基板上之電位甚為重要,即應使其基板上儘量均勻 分布。 例如’文件WO 92/02948 A1揭示,藉一或多個彈菁接點 之助與晶圓背面接觸。此方法亦有其缺點,理想電位在每 一情況’僅在局部產生’及在晶圓背面之電位可能與接觸 點有相當大之距離。此外,一特別缺點為金屬與晶圓成接 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) A7 B7 五、發明説明(2 ) -— 觸γ製造較小尺寸之積體電路時.,至少在前端處理時, /、曰曰圓之金屬接觸應予以排除,理由為脫離之顆粒之顆粒 污染。 ^ 了產生與半導體基板全表面之背面之均勻接觸 f :示:美專利號碼5,209,833中。此情況下,與基板背面 成包解貝接觸,因而保證在基板電解質間無任何接觸阻抗 中之波動。 但,在全表面構成電解質接觸之方法在處理技術中甚為 複雜。 本‘明之目的為提供一配置及一方法,以使與半導體 基板成均勻之接觸。 此目的可由一能使與半導體基板接觸之配置達成,配置 具有: 7基本體,其有一基本體表面,其上安排有第-密封環 及第二密封環,第一密封環較第二密封環為小,而第一密 封% 全安排在基本體表面區域之内側,而由第二密封環 所包圍; ^ 一半導體基板安排在第一密封環及第二密封環上,包含 第一主表面及第二主表面; 一導電層,其有一表面位於半導體基板之第一主表面上; -第-開口及第二開口位於基本體中,自基本體之表 面’在第一密封環及第二密封環之間; 第-開口連接第-線系統’第二開口連接至第二線系統 以接納及放出至少一導電液體;及 -6- 一接觸線,其在基本體之基本體表 第-密封環與第二密封環之間。面上未予覆蓋,位於 配置可用部分電解質接觸方式,與晶圓成同類 封ί上其在基本體中包含二密封環。基板可加至密 面可予以㈣以除去二密封環間之圓環中之 系巴緣體’結果,家在基板背面之導電層變成未覆蓋。之後 广用電解質與二密封環間之未覆蓋導電層接觸。所用之 與電解質接觸者為-接觸線,其成一環狀條位於第一及第 二封環之間。基板中之導電層可使由電解質接觸引進之 電…分布於基板背面’並自基板背面流至基板前表面。 排::以供具有第一主表面及第二主表面之基板以備 具t排在第一密封環及第二密封含環之間。 :外2有一設置供導電層之用’其有一表面以備安排 在第-主表面上。導電層用以均勻分布電流於基板背面。 此外,備有一設置供第一絕緣層之用,該層在第一穷封 %與第二密封環間之區域被除去’該設置將安排於導;層 上。第-密封環及第二密封環間之絕緣層之移除有—優^ 導電層之電接觸,因&’可與第—密封環與第 一搶封%間之半導體背面接觸。 本發明另一優異構型可供一空腔,其由第—密封環,第 一 封環,基本體及基板界定。空腔之優點為,一種蝕刻 物質可引人空腔中,因此可將絕緣層自導電層清除。此外 有—優點’即電解質可引入空腔’以用來構成於 接觸線與導電層間之電接觸。 本紙張尺度適用fiT冢標準(CNS) A4規格 550708
此情況下,由第一密封環級第二密封環間包圍之基板表 面之區域,在晶圓邊緣構成一環乃極為優異,因為該位置 ,絕緣層之厚度通常較晶圓背面之中央為小。在邊緣較厚 之絕緣層有一優點,即其可迅速自在邊緣區域之導電層移 除。此外,露出導電層所需之姓刻時間,如在氮化物^多 矽沉積時利用特殊保持夾則可降低,此等夾可在第一密封 玉衣及第一岔封環間區域減少沉積。 裝 關於此方法,本發明係由一與半導體基板接觸之方法達 成,此方法含下列步驟: 提供基本體,其有一基本體表面,其上安排有第、一密 封,及第二密封環,第一密封環較第二密封為小,第一^ 封裱被安排在基本體表面區域以内,並被第二密封環 一第-開η及第開口安排在基本體中,起自基本體表面 ,位於第一密封環與第二密封環之間,以及 訂 一接觸線被安排於基本體之基本體表面成露出狀,及位 於第一密封環與第二密封環之間;_ 提供一含第一主表面及第二主表面之基板 排在第一主表面上; 一導電層安
線 安排具有第一主表面之第一基板於第一 封環上, 密封環及第二密 形成一空腔,其為第一密封環,第 面及基板所界定; 二密封環,基本體表 經第一開口將電解質引入空腔 電連接。 導電層與接觸線間構成 -8 - 550708 A7 B7 五、發明説明(5 ) -- 本發明之方法可構成與半導體晶圓基板背面電連接。此 電連接係在空腔中構成,其形式為基板背面之一環形。此 情況下,濕化學處理僅限於空腔區域,此乃一優點,纟士果 月面之全面積處理時,半導體晶圓之複雜處理可以避免 導入基板背面之導電層引起之電流,在基板背面被均勻 为布’可使自基板背面均勻流至基板前面。 二方法步驟提供一將安排在導電層之一絕緣層及一蝕刻 貝/、用以自導電層移除絕緣層,再導入空腔。導電層 之飯刻清除較佳發生於空腔内,結果,導電層露出以便造 成電接觸。 立另方法步驟提供在基板與導電層間形成一障礙層。此 P早T層用以防止基板受到導電層中材料之污染。為此目的 障礙層可有一擴散障礙行動。此外,其可用作導電層之 接合劑。此外,提供之障礙層為可導電。 另一方法步驟提供一絕緣層,其包含氮化物及矽氧化物 ,x備用蝕刻劑予以蝕刻,蝕刻劑含氫氟酸或硝酸,結果 導電層被露出。 ;另—方法步驟提供—絕緣層’以備用乾姓刻方法消除, °玄方法利用曾加在基板上之蝕刻罩。 本I月之其他優異構型構成各申請專利範圍子項目之主 題。 本^月將以參考範例實施例予以詳細說明,圖中: 圖1為適於接受半導體基板之有密封環之基本體平面圖; 圖2為經圖1說明之基本體剖面線II之剖面部分; :297公釐) 550708
圖3為圖1說明之基本體在剖面線ΙΠ之剖面部分; 圖4為一基板,其具有加在基板背面之導電層。 圖—1说明一基本體21,其有基本體表面22。第一密封環u j第一密封環24安排在基本體表面22上。第一密封環^較 第一岔封環24為小,第一密封環23完全安排在基本體表面 之區域30之内’其被第二密封環24所包圍。此外,第一 開口 26及第二開口 27安排在第一密封環23及第二密封環μ ^間。第一開口 26連接至一入口 35,經該入口氣體及液體 可被導入第一密封環23及第二密訶環24之間。第二開口 U 連接至一出口 36,經該出口氣體及液體可自第一密封環。 $第二密封環24間之空隙清除。如半導體基板1係置於第一 洤封% 23及第二密封環24之上,則形成一空腔25,其由第 岔封環23及第二密封環24,基本體表面22及半導體基板j 所界定。例如,氣體及液體可自空腔25經第一開口 %及第 一開口 27被導入及放出。此圖式亦說明第三密封環31,其 大於第一密封環23及第二密封環24 ^ 圖2顯示在剖面線π上之剖面說明。此基本體2丨有一基本 體表面22,其上則安排有第一密封環及第二密封環。一半 V肢基板1,其具有第一主表面2及第二主表面3 ,安排在第 毪封環23及第一也、封環24之上。第一主表面2面對基本 體21並位於第一密封環及第二密封環(23,24)之上。第一開 口 26及第二開口 27安排在基本體21之中,位於第一密封環 23及第二密封環24之間。第一開口 26連接至入口 35,第二 開口 27連接至開口 36。一第三密封環31安排在基本體21上 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 550708 A7 ---------B7____ 五、發明説明(7 ) ’第四密封環32安排在基板1之第二主表面3上。一蝕刻杯 34加在第三密封環31及第四密封環32。一液體可用以將基 板1之第二主表面3弄濕,用其尚可以反電極33構成電接觸 ,此液體可導入蝕刻杯34中。在第一密封環23及第二密封 %24間之空腔25中,安排一接觸線28於基本體21之基本體 表面22上。此外,有一軸承(37),當處理液體被導入蝕刻杯 (34)時,基板1可位於其上。 圖3 a兒明圖1之剖面線m之一剖面。圖3中之配置與圖2配 置不同,因為第一開口 26及入口 35,及第二開口 27及出口 3 6未安排在剖面線hi上。 圖4說明基板1,其具有第一主表面2及第二主表面3。例 如,第一主表面2被指明為基板背面,第二主表面3被指明 為基板削面,在其中組件如電晶體,電容器及電阻器等形 成。一障礙層4安排在第一主表面2上。一導電層5安排在障 礙層4上。一第一絕緣層6安排在導電層5上,第二絕緣層7 女排在第一絕緣層6上,另一層8其有一表面9安排在第二絕 緣層7上。圖4說明之配置之另一構型亦屬可能,而無障礙 層4及不含絕緣層6,7及8之堆壘。亦可提供一或多個層*, 6,7及 8 〇 種與基板1背面構成接觸之方法參考圖2說明如下。美 板1置於第一密封環23與第二密封環24之頂部,表面9面ς 基本體2i。導電層5安排在基板丨之第—主表面2上。例如, -絕緣層安排在導電層5之上,首先,蝕刻劑被引入入口 35 並通過開口 26進入空腔25,以自導電層5之圓形區域清除絕 -11 -
550708 A7 ________B7 五、發明説明(8 ) 緣層6。此方法中,蝕刻劑流過空腔25至第二開口 27並通過 出口 36。§導電層5在第一密封環及第二密封環間之環形區 域露出時,電解質經入口35及第一開口26進入空腔乃,結 果,電接觸在導電層5及接觸線28之間形成。電流可通過電 解負經接觸線28導入導電層5 ,因導電層5之良好導電性, 以均勻之分布流過基板背面,均勻流過基板丨至基板之前表 面如^電液體已導入蝕刻杯34,電流自第二主表面3經第 二液體流至對電極33。 當導電層已在環狀空腔25被蝕刻完畢後,空腔25可在電 解質引進前,用消離子水清除。第二主表面3之電化學處理 已畢,電解質可自空腔25移除,在實施一次消離子清洗, 之後以氮乾噪之。 V電層5可由金屬或石夕化物構成。一種適當之水為嫣,適 當之矽化物為鎢化矽。導電層亦可由氮化鎢構成。阻礙層^ 可由鎢化矽構成。 曰 參考符號表 _ 1 基板 2 第一主表面 3 第二主表面 4 阻礙層 5 導電層 6 第一絕緣層 7 第二絕緣層 8 另一層 -12- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 550708 A7 B7 五、發明説明(9 9 表面 21 基本體 22 基本體表面 23 第一密封環 24 第二密封環 25 空腔 26 第一開口 27 第二開口 28 接觸線 29 電解質 30 包圍區域 31 第三密封環 32 第四密封環 33 對電極 34 蝕刻杯 35 入口 36 出口 37 車由承 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 550708 六 2. 3. 4. 、申請專利範圍 一種用以構成與半導體基板接觸之配置,具有: 一基本體(21),其有一表面(22),表面上安排有第一 密封環(23)及第二密封環(24),第一密封環(23)較第二密 封環(24)為小,第一密封環(23)安排在基本體表面(22)之 區域(30)之内,其被第二密封環(24)包圍; 一半導體基板(1)安排在第一密封環(23)上,第二密封 環(24)包含第一主表面(2)及第二主面(3); 一導電層(5),其有一表面(9),安排在半導體(1)之第 一主表面(2)之上; 第一開口(26)第二開口(27)安排在基本體(21)之内,自 基本體表面(22)開始位於第一密封環(23)及第二密封環 (24)之間; 第一開口(26)連接至第一線系統(35),第二開口(27)連 接至第二線系統(3 6)以便引入及放出至少一導電液體; 以及 一接觸線(28)其安排成未覆蓋_狀於基本體(21)之基本 體表面(22)之上,位於第一密封環(23)與第二密封環(2句 之間。 如申請專利範圍第1項之配置,其特徵為,第一絕緣層 (6)在第一密封環(23)及第二密封環(24)之間區域被移除 ,該層安排在導電層(5)之少。 如申請專利範圍第2項之配置,其特徵為一電解質源及 一蝕刻劑源為可切換連接至第一線系統(35)。 如申請專利範圍第1至3項中任一項之配置,其特徵為空 -14- 本纸張尺度適用中國國家標準(CNS) A*規格(21〇χ297公釐) 六、申請專利範圍 腔(25)係由第一密封環(23),第二密封環(24),基本體表 面(22)及基板(1)所界定。 5. 一種用以構成與半導體基板之接觸之方法,含以下步驟: 提供一基本體(21),其有一基本體表面(22),表面上 安排有第一密封環(23)及第二密封環(24),第一密封環 (23) 較第二密封環(24)為小,第一密封環(23)完全安排在 基本體表面(22)之區域(30)之内,由第二密封環(24)包圍; 第一開口(26)及第二開口(27)安排於基本體(21)之内, 自基本體表面(22)開始位於第一密封環(23)與第二密封 環(24)之間,以及 一接觸線(28)安排在基本體(21)之基本體表面(22)上, 位於第一密封環(23)與第.二密封環(24)之間; 提供一基板(1),其含第一主表面(2)及第二主表面(3) ,一導電層(5)安排在第一主表面(2)上; 安排有第一主表面(2)之第一基板(1)於第一密封環(23) 及第二密封環(24)之上; - 形成一空腔(25),其由第一密封環(23)及第二密封環 (24) ,基本體表面(22)及基板(1)界定; 經第一開口(26)引入電解質至空腔(25),在導電層(5) 與接觸線(28)之間構成一電連接; 經第二開口(27)放出電解質。 6. 如申請專利範圍第5項之方法,其特徵為 一絕緣層(6)安排在導電層(5)之上;以及 一蝕刻劑其可自導電層(5)清除絕緣層(6),該蝕刻劑 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 550708 申请專利氣園 經第一開口(26)導入空腔(25);以及 7. 蝕刻劑自空腔(25)經第二開口 (27)放出。 如申請專利範圍第5或6項之方 作為擴散阻礙及/或接合劑,在板、^為一障礙層⑷ 形成。 在基板(1)與導電層(5)之間 8. 如申請專利範圍第5或6項之方法,A 其特徵為絕緣層(6)包 9. 切减物,並利用含氫氟㈣⑽之 在^電層(5)處理期間被蝕刻並露出。 如申請專利範圍第5或6項之方法,苴牯料达 乾姓刻方法移除,其利用加在基板⑴上層⑹用 丞攸上之蝕刻罩移除。 訂 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
TW091104120A 2001-03-12 2002-03-06 Arrangement and method for making contact with the back surface of a semiconductor substrate TW550708B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10111761A DE10111761A1 (de) 2001-03-12 2001-03-12 Anordnung und Verfahren zum rückseitigen Kontaktieren eines Halbleitersubstrats

Publications (1)

Publication Number Publication Date
TW550708B true TW550708B (en) 2003-09-01

Family

ID=7677114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091104120A TW550708B (en) 2001-03-12 2002-03-06 Arrangement and method for making contact with the back surface of a semiconductor substrate

Country Status (5)

Country Link
US (1) US6863769B2 (zh)
EP (1) EP1368821A1 (zh)
DE (1) DE10111761A1 (zh)
TW (1) TW550708B (zh)
WO (1) WO2002073663A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10143936A1 (de) 2001-09-07 2003-01-09 Infineon Technologies Ag Verfahren zur Bildung eines SOI-Substrats, vertikaler Transistor und Speicherzelle mit vertikalem Transistor
KR20130061513A (ko) * 2011-12-01 2013-06-11 삼성전자주식회사 에칭용 지그 및 이를 포함하는 화학적 리프트 오프 장비
US9583364B2 (en) 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial compression
FR3125356A1 (fr) 2021-07-19 2023-01-20 Commissariat à l'Energie Atomique et aux Energies Alternatives Dispositif et procédé de collecte d’éléments contaminants sur une plaque de matériau semi-conducteur

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59010140D1 (de) 1989-05-31 1996-03-28 Siemens Ag Verfahren zum grossflächigen elektrischen Kontaktieren eines Halbleiterkristallkörpers mit Hilfe von Elektrolyten
DE4003472C2 (de) * 1989-09-22 1999-08-12 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Siliziumplatten
US5071510A (en) 1989-09-22 1991-12-10 Robert Bosch Gmbh Process for anisotropic etching of silicon plates
DE4024576A1 (de) * 1990-08-02 1992-02-06 Bosch Gmbh Robert Vorrichtung zum einseitigen aetzen einer halbleiterscheibe
JPH06120204A (ja) 1992-10-07 1994-04-28 Toppan Printing Co Ltd バックエッチング装置
SE512515C2 (sv) * 1995-06-27 2000-03-27 Toolex Alpha Ab Anordning för elektroplätering av skivelement med användning av en sluten slinga av en elektriskt ledande kropp
DE19728962A1 (de) * 1997-06-30 1999-01-07 Siemens Ag Vorrichtung zum Ätzen einer Halbleiterscheibe
JPH11154662A (ja) * 1997-11-20 1999-06-08 Seiko Instruments Inc 半導体製造装置
US6251235B1 (en) * 1999-03-30 2001-06-26 Nutool, Inc. Apparatus for forming an electrical contact with a semiconductor substrate
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US6579408B1 (en) * 2002-04-22 2003-06-17 Industrial Technology Research Institute Apparatus and method for etching wafer backside

Also Published As

Publication number Publication date
DE10111761A1 (de) 2002-10-02
US20040104402A1 (en) 2004-06-03
US6863769B2 (en) 2005-03-08
WO2002073663A1 (de) 2002-09-19
EP1368821A1 (de) 2003-12-10

Similar Documents

Publication Publication Date Title
TWI223891B (en) Semiconductor device
JP4862144B2 (ja) キャパシタ構造体の形成方法
JP2002524872A5 (zh)
KR100698798B1 (ko) 전기 화학적 에칭 셀
TW550708B (en) Arrangement and method for making contact with the back surface of a semiconductor substrate
US20090302419A1 (en) Method of modifying surface area and electronic device
KR100979001B1 (ko) 커패시터 및 커패시터 제조 방법
JP2614016B2 (ja) 半導体装置の製造方法
TW200812069A (en) Capacitor structure and method for preparing the same
EP2079099B1 (en) Method and apparatus for preventing galvanic corrosion in semiconductor processing
JP2004228584A (ja) 集積回路のコンタクトを形成する方法
TW498463B (en) Method to establish reverse side electric contact of a semiconductor substrate during its processing
TWI265560B (en) Method of manufacturing semiconductor device
US20220238637A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
JPH0837173A (ja) 化成装置
US7052996B2 (en) Electrochemically polishing conductive films on semiconductor wafers
TW465034B (en) Method of manufacturing semiconductor device
US6706623B1 (en) Method and system for avoiding plasma etch damage
KR100567068B1 (ko) 반도체소자의 제조방법
JP2003191132A (ja) 電解研磨方法および半導体装置の製造方法
JPH06275592A (ja) 半導体基板の処理方法および処置装置
KR20010010313A (ko) 전기 도금을 이용한 전극 형성방법
JPS61150338A (ja) 半導体装置の製造方法
KR20010004416A (ko) 반도체소자의 제조방법
KR20050073368A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees