TW548845B - Schottky barrier diode and method for producing the same - Google Patents

Schottky barrier diode and method for producing the same Download PDF

Info

Publication number
TW548845B
TW548845B TW091116221A TW91116221A TW548845B TW 548845 B TW548845 B TW 548845B TW 091116221 A TW091116221 A TW 091116221A TW 91116221 A TW91116221 A TW 91116221A TW 548845 B TW548845 B TW 548845B
Authority
TW
Taiwan
Prior art keywords
electrode
layer
schottky
compound semiconductor
barrier diode
Prior art date
Application number
TW091116221A
Other languages
English (en)
Inventor
Tetsuro Asano
Katsuaki Onoda
Yoshifumi Nakajima
Shigeyuki Murai
Hisaaki Tominaga
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW548845B publication Critical patent/TW548845B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10338—Indium gallium phosphide [InGaP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

548845 五、發明說明（1) 【發明所屬技術領域】 本發明係關於/種可使用於高頻電路的化合物半導體 之肖特基屏障二極體及其製造方法。尤其是關於一種採用 平面型（P 1 a n a r )構造，使動作領域及晶片尺寸小型化之化 合物半導體之宵特基屏障二極體及其製造方法。 【習知技術】 在世界性行動電話市場之擴大後，隨著數位衛星播送 接收機之需要大為增加，使高頻裝置之需要亦急速成長^ 其所使用的元素，為了處理高頻率，大多採用使用有· 种（GaAs)之場效電晶體，因此，正開發一種將前述= 路本身積體化的單塊微波積體電路（MMIC)，或 二哥電 FET。 °』"I振盪用 baAs沟特基屏 為提向 第 剖視圖 在Μ型GaAs基板上21，將n+刑从 )積層約6// m，然後再堆積作為延層22(5x 1〇18 3 X 1〇17 cm-3 )例如35 0 0A左右。乍層之_外延層23 (1 形成歐姆電極2 8的第1層之么 延層22,做歐姆接合之AuG: / [屬層，為用以與n+型外 的圖案，有陽極側與陰極側之兩藉/ 。第2層之金屬層 延層23與肖特基連接。以下，。在陽極側形成11型 的陽極側之第2層之全屬 ，、有肖特基接合領蛣w 曰之’屬層，稱之為肖特基電c )圖表示習知肖特基屏 而要亦大 極體的動作領域部份 之
五、發明說明（2) 基電極31亦作為形成陽極接合墊（b〇nding 鍍金層之基底電極，且與陽極側相同地雙方弟3層之 疊。陰極側第2層的金屬層係與歐姆電極相曰案完全重 形成陰極接合墊的第3層之鍍金層之基底+ ’且作為 同樣地，雙方圖案完全不重4。肖特’與陰極側 其圖案之端位置，酉己置於聚醯胺層之：面，所：為：：： 基接合領域3 1 a週邊的1 6// m陰極側重疊而圖案 〔占装 接合部以外之基板為陰極電位。陽極電極位二
GaAs之交差部份，為了要絕缘而执晉右取妒”❾極電位的 π j晋、、巴緣而汉置有聚醯胺層30。該交 是邻伤之面積為約1 3 0 0// m2,具有相當大的寄生 豆 間距為約6至7// m左右之厚度，所以有必要緩和寄生電 容。聚醯胺因其低介電常數，及可以形成較厚之性質，故 可作為層間絕緣層使用。 肖特基接合領域3 1 a為確保約1 〇 v之耐壓，及良好肖特 基特性，故設置在約1· 3 x 1〇” cm_^謹外延層23上。另 一方面，歐姆電極28為降低取出電阻，藉由台面蝕刻法設 置於路出的η +型外延層2 2之表面。又，n +型外延層2 2之下 層’為同浪度之GaAs基板2卜且設置歐姆電極28之AuGe / N 1 /^Au作為裏面電極，可對應由基板背面取出之機種。 第1 0圖為習知之化合物半導體之肖特基屏障二極體之 俯視圖。 、在晶片大略中央處的n型外延層2 3上形成肖特基接合 項域3 1 a w亥領域為直徑約1 〇 #旧之圓形，於露出打型外延 層23之肖特基接觸孔29，依序蒸鍍形成第2層之Ti / pt /
第9頁 548845 五、發明說明（3)
Au金屬層。圍繞圓形肖特基接合領域3 1 a之外周，設置有 第1層之金屬層的歐姆電極28。歐姆電極28依序蒸鍍AuGe / N i / Au，且設置在靠近晶片之半邊的領域。又，為了 電極之取出，使第2層之金屬層與歐姆電極2 8相接觸，而 成為基底電極。 %極側及陰極側之基底電極，挪π w〜u ^ %典文 層而設置者。陽極側係設置於與肖特基接合領域3丨a部份 接合（bonding)所需之最小限度之領域。陰極側可形成圍 、繞圓形肖特基接合領域3丨3之外周之形狀而圖案化。又， ，了降低咼頻特性因素之電感（i n d u c t 〇 r )成份，需要多g =接合引線，所以，將約佔晶片一半之領域作為接合領 、於疋 μ里豐I底電極之方式設置鍍金層。於此，r ^腳式接合法（sti tch bonding)固定接合弓丨線，並二 j ;陽極接合墊部為40 x _ m2，而陰極接合墊部為J 人m2。以針腳式接合法進行連接時，可藉由一次 ς ^使2接合引線相連接，所以，即使接合面積極小， 向頻特性之參數的電感成份減小，而提升高頻特性/ 法。第11圖至第15圖表示習知肖特基屏障二極體之製造方
548845 五、發明說明（4) -- ^層fU.3/ 1017⑽，。然後，再以氧化膜25覆蓋整 光、ί對預定之歐姆電極2 8上的光阻層施行選擇性開窗之 兮〜步驟（phot〇 lithography process)。其後，再以 行 a /兩先罩，對預定歐姆電極28部份之氧化膜25進 :^刻。並施行續外延層23之台面蝕刻，以露出n+型外 咬層2 2。 序直’再對第1層金屬層之AuGe / Ni / Au的3層’依 ^工条鑛積層。然後，去除光阻層，於預定之歐姆電極 部份’殘留金屬層。繼續再以合金化熱處理，在n+型外 延層22，形成歐姆電極28。山 第1 2，中’形成肖特基接觸孔2 9。整面形成新光阻 曰二，預定之肖特基接合領域3 1 a部份，施行選擇性開窗 的光，影步驟。對露出的氧化膜2 5，以蝕刻去除光阻劑， 於預定之肖特基接合領域3 1 a部之η型外延層2 3，形成露出 之肖特基接觸孔2 9。 ^ 第1 3圖中’形成用以絕緣聚醯胺層3 0。全面地對聚醯 胺進行數次塗布，並設置較厚之聚醯胺層3 〇。整面形成新 光阻層’以殘留預定聚醯胺層3 0部份之方式，施行選擇性 開窗的光微影步驟。其後，以濕式蝕刻去除露出的聚醯 胺。然後’去除光阻層，將聚醯胺層3〇硬化成6至7/z m厚 度。 第1 4圖中，將肖特基接觸孔2 9内露出的η型外延層2 3 予以#刻’以形成肖特基電極3丄。 以宵特基接觸孔2 9周圍之氧化膜2 5為光罩，蝕刻η型
313859.ptd 第11頁 548845 五、發明說明（5) 外延層2 3。如前所述，在形成接觸孔2 9後，可直接在露出 η型外延層2 3表面之狀態下，形成聚醯胺層3 0。肖特基接 合必須在清淨的GaAs表面形成。因此，在形成肖特基電極 前，需對η型外延層2 3表面進行#刻。而且，為了確保動 作層的最適當厚度2 5 0 0 A，須精密地控制溫度及時間，並 以濕式蝕刻將約3 5 Ο Ο A之厚度蝕刻至2 5 Ο Ο A。 其後，依序真空蒸鍍Ti / Pt / Au，以形成兼用作陽 極電極的基底電極之肖特基電極3 1，以及陰極電極3 5用之 基底電極。 第1 5圖中，形成作為陽極電極3 4及陰極電極3 5之鑛金 層。 露出預定陽極電極3 4及陰極電極3 5部份之基底電極， 並以光阻層將其覆蓋後，進行電解鍍金。此時，以光阻層 作為光罩，只在露出基底電極部份附著鍍金，並形成陽極 電極3 4及陰極電極3 5。基底電極係整面設置，在去除光阻 後，施行A r電漿之離子銑削（i ο n m i 1 1 i n g )。切削未施行 鍍金之部份的基底電極，依陽極及陰極電極3 4、3 5之形狀 予以圖案化。此時，多少會切削到鍍金部份，但是，因為 有約6/z m厚度，所以不會有問題。 並對其背面施行背拋光，依序蒸鑛AuGe / Ni / Au， 並施行合金化熱處理，形成背面的歐姆電極2 8。 化合物半導體肖特基屏障二極體，完成前述步驟時， 即可移往施行組裝之後步驟。對晶圓狀之半導體晶片施行 切割，並分割成個別之半導體晶片，在引線架（未圖示）
313859.ptd 第12頁 548845 五、發明說明（6) i及體…’以接合弓丨線將半導體晶片之陽 線係；ΠίΓ與預定之導線(未圖示)相連接。接合引 後，以=線，#由周知之針腳式接合法進行連接。然 乂私轉板塑法施行樹脂封裝。 ♦，欲解決之課題】 機種‘ t:特基屏障二極體之基板構造，係、以可對應多用 基板式，可由背面取出陰極電極之構造，在n+型GaAi X 1 0 17 cm -3之η型外延層之構造 形成的;置n+型外延層。為了確保預定之特性，其上層 2特基電極必須確保其預定特性，所以將η型外延層 ^乎表面露出，並蒸鍍金屬，以形成肖特基接合。為了 妞土：出電阻’歐姆電極在其下層之η+型外延層，形成歐 對接合。 在此，以往構造中有如下之問題。第丨，為形成歐姆 冤極28，必須形成台面，並露出η+型外延層22。η型外延 層2 3具有約3 5 0 0Α之厚度，為露出其下方“型外延層22, 則必須進行口面餘刻。為了基板保護，基板表面設置有氧 化膜25。台面蝕刻法為在其表面，以光阻為光罩進行蝕 刻’但因為氧化膜2 5表面與光阻之密接性，合 齊。為此，如果採用濕式钱刻，則㈣會朝； 張，而蝕刻至必要的氧化膜25，露出GaAs的話合使二面 之形狀不安定。因此，在台面之開口部戶斤設置之ς成;姆 電極28時之光阻，亦會使周端部之形狀產生垂波狀，結果 因剝除（lift off)而使歐姆電極28之形狀變差，GaA^蝕
第13頁
313859‘ptd
548845 五、發明說明（7) 刻至肖特基接合附近，而產生對特性造成不良影響之問 題。 第2，陽極電極34設置於幾乎全為陰極電位的GaAs 上。此處有寄生電容變大的問題。交差部份之面積為1 3 0 0 // m 2，所以必須以較厚之層間絕緣膜，降低寄生電容。為 埋入台面，以作為厚層間絕緣膜，還必須設置6至7// m之 聚醯胺層3 0。為了取出肖特基接合領域3 1 a之電極，在聚 醯胺層3 0設置開口部。為了對較厚之聚醯胺層3 0進行蝕 刻，且考慮到聚醯胺層3 0上之電極的階梯覆蓋率，而使該 開口部呈傾斜狀。但是，因為聚醯胺層3 0之膜質之參差不 齊，或聚醯胺層3 0與光阻的密著性之參差不齊，使該傾斜 之角度有3 0至4 5度大之參差。因此，作為動作領域的肖 特基接合領域3 1 a，與歐姆電極2 8間之間隔距離，考慮該 傾斜時則需確保約7// m。但是，該各接合之間隔距離，係 有於_聯電阻，所以間隔距離大時，會阻礙改善高頻特 性，亦成為晶片不能小型化之原因。 第3，因為在肖特基接合及歐姆接合之附近呈傾斜 狀，所以有使肖特基屏障二極體之動作領域附近、不能保 持層間絕緣膜之6// m厚度、增加寄生電容，及使特性惡化 之原因的問題。 習知製造方法還有以下問題。 第1，肖特基接合係在最上層η型外延層2 3，施行肖特 基接合，但為考慮確保動作層之耐壓及電阻的最適宜厚度 2 5 0 0A ，將約3 5 Ο 0Α的η型外延層2 31虫刻至2 5 Ο 0Α而形
313859.ptd 第14頁 548845
五、發明說明（8) 成。此時之蝕刻為濕式蝕刻，其時 晶圓之振幅、振動速度之控制極為^、溫度、及蝕刻液内 求在預定鮮度保持時間内使用。因 難’而蝕刻液還需要 各晶圓參差不齊，而有難以提昇動匕 以此種方法，會使 及高頻特性之問題。 作領域之特性的再現性 , 弟Z，採用台面構造，因為需要夕 刻，使因光阻與氧化膜間之密接性乂多步驟數之台面蝕 良。而且，同時需要作為層間絕贈參I不齊，而產生不 驟，及在聚醯胺層上設置取出電朽Ϊ的聚醯胺層形成步 製造流程複ΙΜ匕，而有時間上】=錢金形成步驟。故使 化合物半導體，因基板本身價二f不良之問題。 〜_ 个母彳貝袼較高，所以為了合理 化’必須將晶片尺寸予以縮小， AM斗k U抑制成本。亦即，必須 削減低日日片尺寸’及削減材料本身 i u ^ 4> Μ ^ g 个豸烕本。同時也要求改善 南頒特性。此外，使製造步驟簡單化及效亦為重要課 題。 【解決課題之手段】 本發明係為解決上述課題而研創者，具備有：化合物 半導體基板；設在基板上之平坦一導電型外延層，及保護 外延層的穩定化合物半導體層；設在化合物半導體層表面 的一導電型之高濃度離子植入領域；在高濃度離子植入領 域進行歐姆接合的第1電極；形成外延層與货特基接合之 第2電極；及用以取出第1電極與第2電極之金屬層。由於 在設於基板表面之高濃度離子植入領域設置歐姆電極，故 可以不需要台面或聚醯胺層，及鍍金層。如此，以實現化
313859.ptd 第15頁 548845 五、發明說明（9) 合物半導體之平面型肖特基屏一 份之面積，故有助於晶片尺 I ~極體。因為減低動作部 寄生電容與電阻降低而提昇言=小型化，成本削減，及因 本發明提供一種可接弁=夕特性。 之製造方法，包括有：在無j特性的肖特基屏障二極體 層一導電型外延層及穩定：:匕=合物半導體基板*，積 1電極下之化合物半導體表面二物：一導么，且在預定之第 子植入領域之步驟；在^ v V電型之高濃度離 基接觸孔’以形成前述外延。物半導體層，形成肖特 極之步驟；以及在第丨及第^ "面〃、肖特基接合的第2電 =明：”現製造步驟之===觸的金屬層 L本發明之實施形態】 丁，u 態。以下麥照弟1圖至第8圖，詳細說明本發明之實施形 度外i i ;、之:延特/3屏”極體係由化合物基板卜高濃 離子植入領域“i電；:、之第化導=、高濃度 所構成。 8弟2電極n、及金屬層1 4、1 5 第1圖為動作領域之剖視圖。 化合物基板1為未摻 ,^ A的n+型外延層2( 5 _之GaAS基板，在其上積層5〇〇〇 1 3x lfl 丨 3、 1〇18cm_3)，25〇〇A2n型外延層 一爲A C"1 )，及2 0 0A之未摻雜InGaI^ 4。其中之 曰仫不形成台面，而形成平坦的基板構。造。又，藉由最
548845 五、發明說明（ίο) —-- 上層丨nGaP層4可保護容易受外部污染之n型外延声。 南濃度離子植入領域7係以從歐姆電極 曰 層4表面至外延層2之方式 Η外周設置，大致重疊於歐式二。，：®形肖特基電極 相鄰接之部份，係從歐突極出8:=肖特基電極η 高濃度離子植入領域7間之特基電極η與 以往採用台面構造，在保持原來的_為=m。亦即，取代 在表面設置高濃度離子植入領域7之 之情況下，形成 可實現歐姆接合。 、/ 構4。不設置台面， 第1電極的歐姆電極8為接觸高 第1層之金屬層。在其上依序蒸鍍AUGr/Ί A t 肖特基接合部份圖案化成為圓形穿口 W Au，以使 電極1 1之間隔距離為m。 。相郴之肖特基 第2電極的肖特基電極丨丨為依 AU，或n/Pt/ Au之第鳩之金屬 ^鑛^二/ Ti /Pt/ m之圓形，以形成InGafvf 4之 =圖案化成直徑 接合。 卜屑的η型外延層3與肖特基 作為動作領域之η型外延層^， 設置InGaP層彳，所以，η型外延$ * 口為，外延層3上 11以前，可藉由InGaP層4保護二择Ϊ m電極 屛3及离口晰 阳獲得2 5 0 0 A之η型外延 i未換雜基接合。而1nGaP層4因為 合側面部的電容之產』 2層之金屬層的肖特基接
313859.ptd 第17頁 548845 五、發明說明（li) '~'- 金屬層為由用以形成陽極電極j 4及陰極電極丨5的第 層的蒸鍍Ti /Pt / Au所構成之蒸鍍金屬層。陽極電極 與肖特基電極11接觸，延伸至陽極接合領域，而形 接合塾14a。又，隔著氮化膜5與作為歐姆電極8或陰極: 位之GaAs絕緣。 电 在陽極接合墊14a之下方，設置有植入硼等且 之領域以下稱之為絕緣化領域）。因其藉由及於未緣化
GaAs基板的絕緣化領域6，可將陰極電位之盘2 = 極14絕緣，所以可不設置聚醯胺及氮將 】 合部直接固定於基板。 丨』將弓丨線接 陰極電極15係與陽極電極14 7電極二延伸至陰極接合㈣，而形成陰極接亚合接塾觸於 15a。，、馱姆電極8接觸的高濃度離子 延層2,係形成陰極電位(電極），陰極接合墊心二外 定於InGaP層4表面。 Ja』直接固
^第2圖及第3圖表示本發明之化合物半導體之肖特某屏 障二極體的俯視圖。第2圖為晶片之圖案之概略圖。第土 為動作領域部份之放大圖。該圖為本發明之第丨^圖 中，肖特基接合為i個之情形。 貫鈿形L 在aB粒大致中央處，設置與η型外延層3升i成肖特美接 合之肖特基電極η。該電極為直徑約心m之圓形特基』妾 序蒸鑛作為第2層之金屬層pt / Ti / pt / Au，或了丨了 Pt / Au。在第3層之蒸鍍金屬層，設置只有中央圓形部份 直接與Ga As接觸，用以取出該電極的陽極電極14，再延伸
313859.ptd 第18頁 548845 五、發明說明（12) 設置陽極接合塾1 4 a。 在陽極接合墊1 4 a之下方，設置植入β +離子之^ 領域6。藉此，可不必隔著絕緣膜將陽極接合墊丨4 %緣化 定於基板，且減低接合時之不良，又可消除 a接固 生電容。 授口墊部之寄 虛線部份表示歐姆電極8。圍繞圓形肖特基帝 外周，與高濃度離子植人領域7(未圖示）接觸::=彡之 係依序蒸鍍AuGe / Ni / Au後之第1層金屬層。與古:極 離子植入領域7大致重疊設置，並為了取出電極^ 度 蒸鍍金屬層，設置陰極電極15，再延伸設置陰極^弟3層 1 5a。陰極電極之取出，係為降低高頻特性/ 合墊 成份，必須多固定接合弓丨線，所以，以素^電感 為接合領域。 日日片之—半領域作 在陽極及陰極接合塾14a，15a上，以針腳式 定接合引線’並取出電極。陽極接合墊 ：法? X 70/z m2，陰極接合墊l5a邻為1sn γ 7λ 9 ®積為60 王ua冲為18U x 70// m2，以斜腳々姑 合法所進行之連接，可利用桩入、奎枝上a 十腳式接 〜用1-人接合連接兩條接合引 所以即使接合面積小，亦可減少高頻特' 份，有助於高頻特性之提升。 幻电&成 第3圖中斜線領域表示形成陽極電極與陰極電位的 GaAs之交差部份。該部份之面積約為1〇〇#心這是電^ 為，與以往的1 3 0 0# m相比較，可縮小至約ι/ΐ3，所以可 使用薄氮化膜5來取代聚醯胺層間絕緣膜。 本毛明之特徵疋在GaAs外延層上，設置InGaI^ 4。
313859.ptd 第19頁 548845 五、發明說明（13) t ί ?歐姆電極8的InGaP層4表面上，設置高濃度離子植 # ^ V 7藉此，將肖特基電極1 1及歐姆電極8設置於GaAs "^以實現肖特基屏障二極體之平面構造。 故可Ii i需顧慮因台面形狀的參差所導致之對位偏移， 而且，:=低宵特基電極11與歐姆電極8間之間隔距離。 領域6，佶極電極1 4之下方’於其大部份領域設置絕緣化 面積，$、作為陰極電位之GaAs與陽極電極1 4交差部份之 此，無須2約10 0a m 2。與以往相比較，面積為1 /1 3。因 即能以纟專/制因厚度（間隔距離）增大所產生之寄生電容， 份。 氣化膜取代聚醯胺，而不必考慮聚醯胺之傾斜部 可由 具體來 說
U 肖特基接合領域與歐姆電極之間隔距離， 111減你s 〇 巧仏〜叫丨阳此哪 曰1隔矩離為-至2// m。而且，與高濃度離子植入領域7之 移動路徑，m，此時，高濃度離子植入領域7為載體之 較，其間P :、有與歐姆電極8相同之效果。與以往相比 間隔駔離ί ^離可減低1/7。肖特基電極11與歐姆電極8之 印可c於串聯電㈤’所以’只要能縮小間隔距離， 轉此，我低電阻，提升高頻特性。 31 —有助於晶片之小型化，使晶片尺寸由以往0.27
X §己置接7 k尺寸 制，m s藝之必要性 縮 至 0. 25 Q· 25 mm2。因為尺寸有 d U 25 *炎且裝組時可操作之晶片尺寸有其限文i約1…所了 Λ現狀之#限。％作領域可大幅縮 大為増知。戶斤以，如後所述’使配置動作領域之自由度
第20頁
548845 五、發明說明（14) 第4圖表示本發明第2實施形態中，設置複數個肖特基 電極1 1之情形。 在本發明之構造中，可設置複數個宵特基電極1丨。將 其如圖所示予以配置，則可將肖特基電極丨丨並聯連接，有 助於降低電阻。 又’減小肖特基接觸孔1 9之孔徑，並配置複數個肖特 基電極1 1時’則全部之肖特基接觸孔丨9之面積，與相同配 置1個時相比較，其肖特基接觸孔丨9之中心與高濃度離子 植入領域7之間隔距離可更為減小，可有效地在高濃度離 子植入領域7進行載體之捕捉（trap)。如此，陰極電阻之 值會減小，而具有提升高頻特性之優點。 第5圖至第8圖詳細表示本發明之肖特基屏障二極體 導體之製造方法。 a 物半導 導體層 形成一 子植入 合物半 特基接 極接觸 本 半導體 體層4
特基屏P早二極體半導體，係包括有：在未摻雜化 體基板，積層一導電型外延層，及穩定之化合物 ;而以在預定第1電極下方的化合物半導體表面 導電型之高濃度離子植入領域的步驟；在高濃度 領域表面，形成歐姆接合之第丨電極的步驟；二 導體層形成肖特基接觸孔，且在外延層表面形成 合之第2電極的步驟；以及形成分別與第丨及第^ 之金屬層的步驟。 發明之第1步驟，係如第5圖所示，在未摻雜化合 基板1，積層一導電型外延層3及穩定之化合物^ :而在預定第1電極8下方之化合物半導體層4表面
313859.ptd 第21頁
548845 五、發明說明（15) ^_ 形成南濃度離子植入領域7。 本步驟為本發明特徵步驟 之歐姆電極8之領域下太夕二冰係形成貝牙形成有預定 的高濃度離子植；:領域方7之拉外延層3且到達n外延層 亦即，在未摻雜GaAs基板卜
外延層2(5><1〇18(：『3)，異於1/和、、々5〇〇(^厗之^1+型 型外延層3U.3X 1〇ΛΛ其更上“堆積約25〇°A厚之 厚之夹挾碰々τ p )更在其上層，設置2 0 0A ίΐί 2 層4。然後，以氮化膜5覆蓋整面，並 影步驟。、其後，#以該光阻層為光罩，並 領域6，使tW而形成到達未摻雜GaAs基板1之絕緣化 : 之GaAs與陽極接合墊部ι“絕緣化。
之光阻ί，施：ΐ:=高濃度離子植入領域7之領域上 光阻層i光光微影步驟。然•，再以該 10 18 ^3 Λ 並離子植入咼濃度η型雜質（SU，約1 X η型外延層3且而到^成ΓΛ預定歐姆電極8下*的InGaP層4、 此時，離子植入# =外延層2的兩濃度離子植入領域7。 使高濃Ϊ:Ϊ 同條件分成複數次植入，以盡可能 ^辰度離子植人領域7之雜質濃度在深度方向均勾形 再度對退火用氮化膜5施行沈積 入領域7及絕緣化領域6進行活性 其後，去除光阻層， 處理’並對高濃度離子植 化退火處理。 本發明第2步驟為如第6圖所示
313859.ptd 在高濃度離子植入領
548845 五、發明說明（16) 域7表面，形成歐姆接合之第1電極8。 在整面形成光阻層，並對預定形成歐姆電極8之部份 施行選擇性開窗之光微影步驟。將從光阻層露出的氮化膜 5予以去除，再將第1層之金屬層的AuGe / Ni / A u之3 層，依序真空蒸鑛積層。其後，以剝除法去除光阻層，在 預定歐姆電極8部份殘留金屬層。接著再以合金化熱處 理，在高濃度離子植入領域7表面，形成歐姆電極8。 本發明之第3步驟為如第7圖所示，在化合物半導體層 4，形成肖特基接觸孔9，以形成用來與外延層3表面肖特 基接合之第2電極1 1。 本步驟為本發明之特徵，亦即，形成肖特基接觸孔 9，並藉由蒸鑛金屬以形成肖特基接合。 在第7圖（A)中，整面形成光阻層PR，並對預定肖特基 電極1 1部份施行選擇性開窗之光微影處理。將露出之氮化 膜5，施行乾式14刻後，以相同光罩，餘刻I n G a P層4。在 此，因為I n G a P與G a A s之蝕刻選擇比非常大，所以以預定 條件進行蝕刻時，只去除I nGaP層4，而形成露出η型外延 層3之肖特基接觸孔9。 其後，如第7圖（Β )所示，依序在整面真空蒸鍍積層第 2層金屬層的T i / P t / A u之3層。其後，以剝除法去除光 阻層P R，並於η型外延層3表面，形成肖特基接合，作為肖 特基電極1 1。一直到形成肖特基接合之前，G a A s表面係由 InGaP所覆蓋，在GaAs表面為良好狀態下，形成宵特基接 合0
313859.ptd 第23頁 548845 五、發明說明（17) 亦即，，以InGaP層4’可容易地形成與n型外延層3表面 成為良好肖特基接合之肖特基電極丨丨。以往的製造方法， 在時間、溫度、敍刻液内的晶圓振幅，及振動速度等精贫 控制上，極為困難。所以，蝕刻液需要在預定鮮度保持: 間内使用。但是，依據本發明之製造方法，只要形成 動作層所需最適當之2 5 0 0A之外延層3,則藉由選擇性、古 的蝕刻，只蝕刻InGaP ’故容易控制動作層的厚度，形2 再現性良:子=肖特基接合，i文具有可製造特性穩定 基屏障二極體之優點。 得 t發第4步驟為如第8圖所示，為形成分別與第1 電極8及弟2電極1 1接觸之金屬層丨4，i 5。 本步驟亦為本發明之特微牛 Η及歐姆電極8,形成作為陽二，上V取出肖特基電極 錄金屬層。4作為知極電極U及陰極電極15之蒸 f先〜在整面上對作為層間絕緣膜的約5 0 0 0Α厚的氮 化膜5她灯沈積。形成光阻層，再對作為接觸部之肖特基 電極匕:=電極8，陽極接合墊…及陰極接合墊…部 : = 窗之光微影處理，並兹刻氮化膜5。在 去除光阻盾後，重新真母罟伞a 、Λ w 4丹°又置九阻層，亚對所希望之陽極雷 極14及陰極電極15之圖宰 ^ f ^ ^ ^ 理。依序整面基鏟Ti Pt 性：窗之光微影處 Γ Pt / Au，再以升降法形成陽極電 極14及陰極電極15，並對裏面進行背拋光。 極電極“及陰極電極15為以通常劃除法所形 成祭、又金屬。私極電極14及陰極電極15之層間絕緣膜為
313859.ptd 第24頁 548845 五、發明說明（18) 氮化膜5。接合墊部可直接固定於基板，所以可省略聚醯 胺層。如此，即可省略以往為了在聚醯胺層吸收不良聚醯 胺，而設置形成較厚之配線及接合墊的鍍金步驟。 以往較厚之聚醯胺層之形成步驟，係施行數次塗布或 硬化，故較費時且步驟亦較複雜。而且，鐘金層之形成步 驟亦成為增加製造步驟數之主要原因。但依本發明製造方 法，可省略該聚醯胺層及鍍金電鍍層之形成步驟，並實現 製造步驟大幅簡化及效率化。 化合物半導體肖特基屏障二極體，在完成前步驟後， 即移至進行裝組之後步驟。將晶圓之半導體晶片予以切 割’而分離成個別的半導體晶片’將該半導體晶片固定於 引線架（未圖示）後，以接合引線將半導體晶片之接合墊 14a、15a連接於預定之導線（未圖示）。接合引線係使用金 細線，並以眾所周知之針腳式接合法予以連接。其後，以 移轉模塑法施行樹脂封裝。 【本發明之效果】 依據本發明之構造，可得以下各種效果。 第1，藉由在從I n G a P層到G a A s之η +型外延層所設置之 高濃度離子植入領域表面，設置歐姆電極，可實現平面構 造之肖特基屏障二極體。因其中不設台面，所以可抑制因 台面，形狀之參差不齊所導致的歐姆電極形狀之參差不 齊、及特性之惡化，又由於無須考慮對位偏移之問題，因 而可大幅減低肖特基電極1 1與歐姆電極8之間隔距離。因 為肖特基電極1 1與歐姆電極8之間隔距離有助於串聯電
313859.ptd 第25頁 548845 五、發明說明（19) 阻，所以只要間隔距離縮小，即可減低電阻。 第2，作為陰極電位之GaAs與陽極電位1 4所交差之部 份的面積，成為約1 0 〇// m2，可大幅減低寄生電容。這是 因為陽極電極1 4下方之大部份領域，設置有絕緣化領域 6。所以，產生寄生電容的交差部份之面積，與以往相比 較，只有在肖特基接合部份減低至1 / 1 3。此外，陽極接合 墊14a亦可直接固定於GaAs，所以該部份不會產生寄生電 容，可使總共的寄生電容大幅減低。以往，為了抑制寄生 電容，採用介電常數低之聚醯胺來設置較厚的層間絕緣 膜，然而在此能夠以薄氮化膜來取代。氮化膜與聚醯胺相 比較，介電常數雖較高，但以本發明構造來說，即使使用 約5 Ο Ο 0A厚之氮化膜，與以往相比可減低寄生電容。 第3，因為不使用厚聚醯胺，所以無須考慮動作領域 的聚醯胺開口部之傾斜部份之距離，以及傾斜角度之參差 不齊。 如上所述，肖特基電極與歐姆電極之間隔距離，只要 單純考慮耐壓及光罩配合精確度即可。具體來說，宵特基 接合領域與歐姆電極之間隔距離，可由7 // m減低至2 // m。 而且，與高濃度離子植入領域7之間隔距離為1 // m，此 時，高濃度離子植入領域7為載體之移動路徑，所以具有 與歐姆電極8大致相同之效果，故與以往相比較，間隔距 離可減低1 / 7。如此，可使電阻大幅減低、寄生電容大幅 減低、及寄生電容之參差不齊的降低，而有助於高頻特性 之大幅提升。
313859.ptd 第26頁 548845 五、發明說明（20) _____ 第4 ’有助於晶片之小_ 曰 I化，曰曰片的I ▼ 〇_ 27 X 0· 31mm2，現在可縮小至〇 Θ的大小，以往是 寸有配置接合墊之必要性，I ^ # x 0 · 2 5mm 2。因為尺 或組裝時可j品〜 + 其限制，所以0. 25 mm四方為 丁』‘作之晶片尺寸有 大幅縮小至約1/10,故配置動之極限。而動作領域可 加。 靭1卜貝次之自由度可大為增 第5，因設置複數個用 合部，0此電阻可更進—牛丄成气Ά電極的肖特基接 y減低。如將肖特基接合部的接 觸徑縮小，並設置複數個1與設置全部之肖特基接觸面 積相同之1個>肖特基電極相比較，電阻可更進一步減低， 可有效地在高濃度離子植入領域進行載體之捕捉，因而有 大幅提升高頻特性之優點。 弟6因為不使用聚酿胺層及鐘金，故可減低材料 費，而且，因為可縮小晶片，故可實現製造成本之降低。 又，本發明製造方法可得以下效果。 第1，因為可形成穩定的肖特基接合，故可抑制在高 頻電路為重要課題之特性的參差不齊。在形成肖特基接合 之前’ η型外延層係由InGaP所覆蓋。蝕刻UGaP，並蒸鍵 T1 / Pt / Au ’即可在完全無污染之結晶面上進行肖特基 接合。又’ η型外延層係形成作為動作層所需最適當之厚 度2 5 0 0Α，因lnGap其與GaAs的蝕刻選擇比非常大，以預 定條件進行蝕刻時，則只蝕刻I nGaP。因此，不需以往複 雜的GaAs之蝕刻控制。使肖特基屏障二極體之製造，具有 可提高良率、再現性良好及穩定之特性。
548845 五、發明說明（21) 第2，上述肖特基屏障二極體之製造，可實現高效率 及製造步驟之簡略化。具體來說，係台面蝕刻步驟，在肖 特基接合形成前之η型外延層蝕刻步驟，聚醯胺層形成步 驟，及Au電鍍步驟。因為要使聚醯胺層之厚度為6至7// m，故反覆數次進行塗布而形成。數次塗布聚酿胺層時， 會耗費時間，而且使製造流程變為複雜。如果不需要聚醯 胺的話，則亦可不需要鍍金層所構成之電極。以往，為了 防止銲接安裝時的熱或引線接合時之應力所導致的電極切 斷或變形，必須確保電極之強度，並以較厚之鍍金層形成 陽極電極及陰極電極。然而，不需要聚醯胺層的話，則沒 有必要考慮其影響。亦即，可不需要鍍金電極，只以T i / Pt / Au之蒸鍍金屬，形成陽極電極及陰極電極，而可提 高可靠度。而且，因為沒有以往導致良率降低的上述原 因，所以可提高良率。 綜上所述，本發明可提供一種使寄生電容大幅減低， 並減低電阻，可使高頻特性大幅提升之肖特基屏障二極體 之製造方法，並具有使製造步驟簡略化及效率化的優點。
313859.ptd 第28頁 548845
圖式簡單說明 【符號說明 ] 1 無摻雜G a A s 2 ^ 21 n+SGaAs 2 ^ 22 n+型外延層 3 n型 G a A s 3^ 23 n型外延層 4 I n G a P層 5> 25 氮化膜 6 絕緣化領域 7 高濃度離子植入領域 8 PR光阻膜 8^ 28 歐姆電極 19> 29 肖特基接觸孔 1卜31 肖特基電極 1[ 34 陽極電極 14a 陽極接合墊 15> 35 陰極電極 15a 陰極接合墊 25 氧化膜 30 聚酿胺層 31a 肖特基接合領域 313859.ptd 第30頁

Claims (1)

  1. 548845 修正 案號 91116221 六、申請專利範圍 1 . 一種肖特基屏障二極體，其特徵為具備有： 化合物半導體基板， 設置在該基板上之平坦的一導電型外延層，及用 以保護該外延層之穩定的化合物半導體層； 設置在前述化合物半導體層表面的一導電型高濃 度離子植入領域； 在前述高濃度離子植入領域表面進行歐姆接合之 第1電極； 形成前述外延層表面與肖特基接合之第2電極； 及用以取出前述第1電極及第2電極之金屬層。 2. —種肖特基屏障二極體，其特徵為具備有： 化合物半導體基板； 設置在該基板上之平坦的一導電型之高濃度外延 層、及一導電型之外延層、以及用於保護該外延層之 穩定的化合物半導體層； 由前述化合物半導體層表面至前述高濃度外延層 之一導電型之高濃度離子植入領域； 在前述高濃度離子植入領域表面進行歐姆接合之 第1電極； 在前述第1電極包圍外周，且形成前述化合物半導 體層之下層的前述外延層表面與肖特基接合之第2電極 ；以及 用於取出前述第1電極及第2電極之金屬層。 3. 如申請專利範圍第1項或第2項之肖特基屏障二極體，
    313859.ptc 第1頁 2003.06.16. 033 548845 修正 案號 91116221 六、申請專利範圍 其中，前述化合物半導體層為無摻雜之InGa P者。 4. 如申請專利範圍第1項或第2項之宵特基屏障二極體， 其中，前述化合物半導體基板為無摻雜之GaAs基板 者。 5. 如申請專利範圍第1項或第2項之肖特基屏障二極體， 其中，前述第2電極之最下層為Pt之蒸鍍金屬者。 6. 如申請專利範圍第1項或第2項之肖特基屏障二極體， 其中，前述第2電極與前述高濃度離子植入領域之間隔 距離為5// m以下。 7. 如申請專利範圍第1項或第2項之宵特基屏障二極體， 其中，係將形成前述第2電極之肖特基接合領域，分割 成複數個而設置者。 8. 如申請專利範圍第1項或第2項之肖特基屏障二極體， 其中，前述高濃度離子植入領域係從前述第1電極突出 設置者。 9. 一種肖特基屏障二極體之製造方法，其特徵為具備有 在無摻雜化合物半導體基板，積層一導電型外延 層、及穩定之化合物半導體層，並在預定的第1電極下 之前述化合物半導體層表面，形成一導電型高濃度離 子植入領域之步驟； 在前述高濃度離子植入領域表面，形成歐姆接合 之第1電極步驟； 在前述化合物半導體層形成肖特基接觸孔，以形
    313859.ptc 第2頁 2003.06.16.034 548845 _案號 91116221 f年厶月/ 7曰 修正_ 六、申請專利範圍 成前述外延層表面與肖特基接合的第2電極之步驟；以 及 形成分別與前述第1電極及第2電極接觸的金屬層 之步驟者。 1 0. —種肖特基屏障二極體之製造方法，其特徵為具備有 在未摻雜化合物半導體基板，積層一導電型之高 濃度外延層，一導電型之外延層、及穩定之化合物半 導體層，並在從預定的第1電極下之前述化合物半導體 層表面至前述高濃度外延層為止，形成一導電型之高 濃度離子植入領域之步驟； 在前述高濃度離子植入領域表面形成歐姆接合的 第1電極之步驟； 在前述第1電極圍繞外周的預定第2電極部份之前 述化合物半導體層，形成肖特基接觸孔，以形成使露 出之前述外延層表面與肖特基接合之第2電極之步驟； 以及 形成分別與前述第1電極及第2電極接觸的金屬層 之步驟。 1 1.如申請專利範圍第9項或第1 0項之肖特基屏障二極體的 製造方法，其中，前述第2電極係依序蒸鍍形成 Ti/Pt/Au多層金屬層者。 1 2 .如申請專利範圍第9項或第1 0項之肖特基屏障二極體的 製造方法，其中，前述化合物半導體層係與前述外延
    313859.ptc 2003.06.16. 035 第3頁 548845 修正 案號 9Π16221 六、申請專利範圍 層之#刻選擇比較大。
    313859.ptc 第4頁 2003. 06.16. 036
TW091116221A 2001-07-27 2002-07-22 Schottky barrier diode and method for producing the same TW548845B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001228047A JP2003046094A (ja) 2001-07-27 2001-07-27 ショットキーバリアダイオードおよびその製造方法

Publications (1)

Publication Number Publication Date
TW548845B true TW548845B (en) 2003-08-21

Family

ID=19060611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091116221A TW548845B (en) 2001-07-27 2002-07-22 Schottky barrier diode and method for producing the same

Country Status (4)

Country Link
JP (1) JP2003046094A (zh)
KR (1) KR100612188B1 (zh)
CN (1) CN1314131C (zh)
TW (1) TW548845B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463425B1 (ko) * 2002-10-04 2004-12-23 삼성전기주식회사 광픽업용 광검출기 집적회로의 포토다이오드 셀 구조 및그 제조 방법
JP4954463B2 (ja) * 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
KR101058593B1 (ko) 2009-09-08 2011-08-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
CN108022837B (zh) * 2017-11-14 2020-02-11 厦门市三安集成电路有限公司 一种制备hbt基极的蚀刻工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2432550A1 (fr) * 1978-08-04 1980-02-29 Sueddeutsche Kalkstickstoff Procede pour la fabrication d'un melange de desulfuration pulverulent facilement fluidifiable
GB2137412B (en) * 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
JPH07211924A (ja) * 1994-01-17 1995-08-11 Nippondenso Co Ltd ショットキーダイオード及びその製造方法
JPH0897234A (ja) * 1994-09-22 1996-04-12 Mitsubishi Electric Corp 半導体装置の電極，及びその製造方法
JP2679653B2 (ja) * 1994-12-05 1997-11-19 日本電気株式会社 半導体装置
JP3319514B2 (ja) * 1999-09-17 2002-09-03 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体結晶積層体の製造方法

Also Published As

Publication number Publication date
KR20030010553A (ko) 2003-02-05
CN1400671A (zh) 2003-03-05
KR100612188B1 (ko) 2006-08-16
CN1314131C (zh) 2007-05-02
JP2003046094A (ja) 2003-02-14

Similar Documents

Publication Publication Date Title
TWI258222B (en) Compound semiconductor device and method of manufacturing the same
TW561622B (en) Schottky barrier diode and method of making same
KR101831219B1 (ko) 수직 핀 다이오드의 제조방법
US20030025175A1 (en) Schottky barrier diode
US20050179106A1 (en) Schottky barrier diode
TWI276226B (en) Semiconductor device with high structural reliability and low parasitic capacitance
TWI819195B (zh) 場效電晶體及半導體裝置
TW548845B (en) Schottky barrier diode and method for producing the same
TW561623B (en) IC type Schottky barrier diode and process therefor
JP4744682B2 (ja) ショットキーバリアダイオード
CN113690236B (zh) 高电子迁移率晶体管芯片及其制备方法
JPS5914906B2 (ja) 電界効果トランジスタの製造方法
TWI284419B (en) Schottky barrier diode and process
TWI267193B (en) Schottky barrier diode and process therefor
TW554542B (en) Schottky barrier diode and method for manufacturing the same
KR100612187B1 (ko) 쇼트키 배리어 다이오드의 제조 방법
JP7332130B2 (ja) 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
KR100616049B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP5015313B2 (ja) 半導体モジュール
TW591805B (en) Manufacturing method for compound semiconductor device
JPH036817A (ja) 半導体素子の多層電極の製造方法
JPH04262577A (ja) 縦型電界効果トランジスタ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees