JPH04262577A - 縦型電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は、縦型電界効果トランジ
スタに関し、特に、高周波高出力素子に好適なものであ
る。

【０００２】

【従来の技術】高周波用電界効果トランジスタの縦型と
横型では、相反する特性があることが知られており、高
周波特性が十分得られるのに対して高耐圧が得られない
縦型より、高周波特性が不十分でも高耐圧が得られる横
型が一般的に利用されているのが現状である。

【０００３】しかも、横型電界効果トランジスタでは、
入力容量、出力容量更に帰還容量が小さくできるのに拘
らず、耐圧特性を決めるチャンネル長を短くすることが
難しく、更に耐圧向上に必要とされるＬ、Ｄ、Ｄ（Ｌｉ
ｇｈｔ　　Ｄｏｐｅｄ　　Ｄｒａｉｎ）構造では、オン
抵抗及び出力容量が増大するために、高周波特性が低下
することになる。

【０００４】これに対して縦型電界効果トランジスタは
、高周波用としては十分なのに耐圧が不十分な特徴があ
り、横型電界効果トランジスタを図１で、縦型電界効果
トランジスタを図２により説明する。

【０００５】即ち、夫々の断面を示した両図に明らかな
ように、出発材料であるシリコン半導体基板の極性は、
横型がＰ＋　なのに対して縦型でＮ＋　を使用している
ために、ソースならびにドレイン領域などの極性が当然
違ってくるし、電界効果トランジスタの製造プロセスで
はシリコン半導体基板１、２にいわゆるエピタキシャル
成長層を堆積後加熱して一体としてから必要な部品を造
り込む。

【０００６】ところで、シリコン半導体基板２がドレイ
ン電極として機能する縦型に対して、横型にあってはい
わゆる半導体基板としての役割の他に接地するのが一般
的であると共に、Ｐエピタキシャル層即ちＰ半導体層３
の水平方向即ち横方向に延長したＬ、Ｄ、Ｄ構造のドレ
イン領域４とソース領域５を形成する。

【０００７】この両者は、Ｎ＋　環状コンタクト高濃度
層６、６に接続しており、細長いドレイン領域４により
耐圧を調整しＮ＋　ソース領域５にはチャンネルストッ
パー７を重ねるように形成するのが特徴的である。

【０００８】更にドレイン領域４及びソース領域５の中
間に位置する半導体層３を電界効果トランジスタ用チャ
ンネルとして動作させるために、これに対応して設置す
る絶縁物層８にゲート金属層９を埋め込んでゲートを形
成し更に、Ｎ＋　環状コンタクト高濃度層６、６に導電
性金属例えばＡｌを堆積して夫々電極１０、１０を形成
して横型電界効果トランジスタを完成する。

【０００９】これに対して縦型の電界効果トランジスタ
は、図２に明らかなようにドレイン電極として機能する
Ｎ−　半導体基板２に堆積したＮ半導体層４に選択的に
ベース層１１、１１を設け更に、ここにＮ＋　環状ソー
ス領域１２、１２を形成する。

【００１０】両ソース領域１２、１２間には、高濃度Ｐ
＋　コンタクト領域１３、１３を設けるが、異なるベー
ス領域１１、１１間、及びソース領域１２、１２端から
ベース領域１１、１１の端間に対応する位置にゲート金
属層１４を設置する。

【００１１】即ち図２に明らかなように高濃度Ｐ＋　コ
ンタクト領域１３、１３用の窓１５を除いたベース層１
１、１１と半導体層４の表面を被覆した絶縁物層１７内
にゲート金属層１４を埋設し更に、窓１５には導電性金
属層例えばＡｌを堆積して電極１７を形成して縦型電界
効果トランジスタを完成する。

【００１２】

【発明が解決しようとする課題】横型電界効果トランジ
スタの高耐圧特性を改善するために採用しているＬ、Ｄ
、Ｄ構造では、オン抵抗が上がって周波特性が悪化し、
更にドレインからチャンネル方向に広がる空乏層を抑制
するために、高濃度のチャンネルストッパーをチャンネ
ル領域の一部に設置しているが、チャンネル領域の抵抗
の増大を招き結果的には同様な結果となる。

【００１３】このことからチャンネル長を十分に短くす
ることができず所望する高周波高耐圧特性が得られない
し、オン抵抗を極力低くする手段としてソース・ドレイ
ン・ゲート用金属層にワイヤーボンディング法により金
属細線を接合して取出しているので、ドレイン用ボンデ
ィングパッドや配線が不可欠になると共にＭＯＳ容量が
発生して手間も多かった。

【００１４】縦型電界効果トランジスタは、前記のよう
に高周波用としては適当であるのに耐圧が不十分なこと
が欠点であった。

【００１５】本発明はこのような事情により成されたも
ので、特に、高周波特性の向上と高耐圧化の両立を可能
とした縦型電界効果トランジスタを提供することを目的
とするものである。

【００１６】［発明の構成］

【００１７】

【課題を解決するための手段】ドレイン電極として機能
する第１導電型半導体基板と，前記半導体基板に積層す
る同一導電型の半導体層と，前記半導体層内部に設置す
る第１絶縁物層と，前記第１絶縁物層に対応する半導体
層に設置する逆導電型のベース領域と，前記ベース領域
表面部分及びこれに連続する半導体層表面を被覆する第
２絶縁物層と，前記第２絶縁物層に選択的に埋設するゲ
ート金属層と，前記ゲート金属層端部付近に対向するベ
ース領域に設置する環状のソース引出し高濃度層と，前
記環状のソース引出し高濃度層間のベース領域に設置す
るベース領域コンタクト高濃度層と，前記ベース領域コ
ンタクト高濃度層に接続し第２絶縁物層を覆う導電性金
属層に本発明に係わる縦型電界効果トランジスタの特徴
がある。

【００１８】更に、ドレイン電極として機能する第１導
電型半導体基板と，前記半導体基板に積層する同一導電
型の半導体層と，前記半導体層内部に選択的に設置する
第１絶縁物層と，前記第１絶縁物層に対応する半導体層
に設置する逆導電型のベース領域と，前記ベース領域表
面部分及びこれに連続する半導体層表面を被覆する第２
絶縁物層と，前記ベース領域に対応する第２絶縁物層に
選択的に埋設するゲート金属層と，前記ゲート金属層端
部付近に対向するベース領域に設置する環状のソース引
出し高濃度層と，前記環状のソース引出し高濃度層に接
続し第２絶縁物層を覆う導電性金属層にも本発明に係わ
る縦型電界効果トランジスタの特徴がある。

【００１９】更にまた、ドレイン電極として機能する第
１導電型半導体基板と，前記半導体基板に積層する同一
導電型の半導体層と，前記半導体層内部に選択的に設置
する第１絶縁物層と，前記第１絶縁物層に対応する半導
体層に設置する逆導電型のベース領域と，前記ベース領
域表面部分及びこれに連続する半導体層表面を被覆する
第２絶縁物層と，前記ベース付近に対向するベース領域
に設置する環状のソース引出し高濃度層と，前記環状の
ソース引出し高濃度層に接続し第２絶縁物層を覆う導電
性金属層と，前記半導体層に対応する導電性金属層部分
に設置する不連続部にも本発明に係わる縦型電界効果ト
ランジスタの特徴がある。

【００２０】

【作用】本発明に係わる縦型電界効果トランジスタでは
、従来の構造を基本として半導体基板の裏面をドレイン
電極とすると共に、チャンネルベース層の底部即ちドレ
イン電極側に厚い絶縁物層を埋め込んだところ出力容量
が低減でき、８００ＭＨｚから１ＧＨｚの高周波数帯で
も動作できることが確認された事実を基に完成したもの
である。

【００２１】更に、帰還容量については、ゲートメタル
とドレイン領域の重なりを少なくしチャンネル領域とだ
け対応させて減少る方式を採用する。

【００２２】

【実施例】本発明に係わる実施例を図３乃至図７を参照
して説明するが、理解を助けるために従来と同じ部品に
も新番号を付け、図３〜図５には、本発明による縦型電
界効果トランジスタの断面図を示し、図６ａ〜ｇには製
造工程毎の断面図を明らかにした。先ず製造工程から説
明すると、図６ａにあるようにＳｂを１０１８〜１９／
ｃｃ程度ドープしたＮシリコン半導体基板２０には、濃
度が１０１６／ｃｃ程度のＰを含む気相成長層即ち半導
体層２１を堆積後、厚さが１μｍ〜２μｍの絶縁物層２
２をフォトリソグラフィ技術を利用して選択的に形成す
る（図６ａ参照）が成るべく表面が平坦になるように配
慮する。

【００２３】この実施例では、複数個のユニットセルを
想定しているが、勿論単一のセルを形成する場合もある
ことを付記する。

【００２４】次に図６ｂに示すように厚さが１μｍ〜１
．５μｍの多結晶珪素層２３を堆積後アニール処理を施
して半導体基板２０、半導体層２１及び多結晶珪素層２
３を単結晶化すると共に一体とするが、引続いてイオン
注入工程を施してＮ型化するので、今後図６ｃに明らか
にしたように前記三者をまとめて今後半導体層２４と記
載する。

【００２５】この結果絶縁物層２２は、半導体層２４に
埋設される。

【００２６】前記プロセスの別法には、前記のように選
択的に絶縁物層２２を形成後、Ｎ型ウエーハをアニール
接着してから所望の厚さにラッピングする手法がある。

【００２７】次に図６ｄに明らかにしたように、半導体
層２４の全面に酸化物層２５を厚さ１０００オングスト
ローム程度被覆し、これを通してＸｊ約１．５μｍのベ
ース２６用Ｂをイオン注入してからアニール工程を行う
が、Ｂのドーズ量１０１３／ｃｍ２　、加速電圧１３０
ＫｅＶの条件で行って、その底部と絶縁物層２２を接触
させる。

【００２８】更に、酸化物層２５を全面剥離後、新たに
ゲート酸化物層２７を厚さ１０００オングストローム程
度被着後、Ｍｏ−Ｓｉから成るゲート金属層２８（高融
点金属層との複数層の場合あり）をほぼ５０００オング
ストローム堆積し更にまた、公知のフォトリソグラィ技
術によりパターニングして所定の位置にストライプ状に
設置する（図６ｅ参照）。

【００２９】このパターニング工程により形成するゲー
ト金属層２８は、図６ｅなどに明らかなように、Ｐベー
ス層２６とＮ半導体層２４により形成するＰＮ接合端は
Ｎ半導体層２４表面に露出しており、その端をゲート金
属層２８が覆う形となっている。

【００３０】続いてゲート金属層２８及びＮ半導体層２
４を覆い所定の場所を開けたいわゆる孔開きレジスト層
２９を被覆してチャンネルコンタクト高濃度層３０の形
成工程に移行する。

【００３１】即ち、孔開きレジスト層２９とゲート金属
層２８をマスクとしてドーズ量１０１５／ｃｍ２　のＢ
を加速電圧４０ＫｅＶによりイオン注入・アニールして
、Ｘｊ約０．８μｍのチャンネルコンタクト高濃度Ｐ＋
　層３０を形成し（図６ｅ参照）てから、図６ｆに示す
ソース引出し層３１の形成工程に入る。

【００３２】ソース引出し層３１の形成予定位置に窓を
設けた孔開きレジスト層２９（新たに設置したレジスト
Ｗである）とゲート金属層２８をマスクとして、ドーズ
量１０１６／ｃｍ２　加速電圧４０ＫｅＶによりＡｓを
イオン注入・アニールしてＸｊ０．５μｍ位のソース引
出し層３１を形成する。

【００３３】ここでレジスト層２９を剥離してからパッ
シベイション層としてＣＶＤ層３２でゲート酸化物層２
７を覆い、チャンネルコンタクト高濃度Ｐ＋　層３０に
対応する位置を公知のフォトリソグラフィ技術により除
去し、導電性金属例えばアルミニウムからなるソース電
極３３を形成するが、ゲート金属層２８を間接的に覆う
ように配慮して（図６ｇ参照）縦形電界効果トランジス
タを完成する。

【００３４】またゲート保護ダイオードを縦形電界効果
トランジスタにモノリシックに形成することができ、そ
の断面構造を図６ｈに示した。

【００３５】即ち、Ｐベース層２６にＮ＋　ソース引出
し層３１の形成と同時にＡｓをイオン注入・アニールし
てＮ＋　拡散層３４、３４を設け、隣接するパッシベイ
ション用ＣＶＤ層３２に形成した窓を介して一方をソー
ス電極３３用の金属層に、他方をゲート金属層２８に接
続して構成する。

【００３６】以上のプロセスにより形成される縦形電界
効果トランジスタの構造が図３乃至図５の断面図に示し
ているが、図３ではゲート金属層２８をベース層に対応
する部分だけ即ちチャンネル領域に対応する場所に形成
して帰還容量や入力容量を低減する例が、図４にフィー
ルドプレート構造を採った例が、図５はゲート金属層２
８をチャンネル領域以外にも設置しても所定の特性が得
られることを示すために記載したものである。

【００３７】図４のフィールドプレート構造例は、チャ
ンネル領域間に位置するＮ＋　半導体層２４表面と、こ
れを覆うＣＶＤ層３２及びソース電極用の配線層３３に
よりＭＯＳ構造が形成されるので、ソース電極用の配線
層３３の一部を除去して不連続部３４を設けてフィール
ドプレートを形成している。

【００３８】

【発明の効果】本発明に係わる縦形電界効果トランジス
タは、ベース領域によりドレイン耐圧が決定される上に
、フィールドプレート構造が採用できることによりドレ
イン耐圧が向上する。

【００３９】しかも、ベース領域に埋込絶縁物層を設け
て半導体基板裏面をドレイン電極としたことにより出力
容量が低減され更に、ゲート金属層を横型電界効果トラ
ンジスタのようにチャンネル上にだけ設置することがで
きるので、帰還容量や入力容量を抑えられる。

【００４０】このような構造によりオン抵抗は、チャン
ネル抵抗とベース領域による接合型電界効果トランジス
タ部の抵抗が殆どを占め、接合型電界効果トランジスタ
部の抵抗は、ユニットピッチの拡大により十分低減でき
、従って、高耐圧で高周波特性が秀れた縦形電界効果ト
ランジスタが提供できる。

【００４１】ゲート保護用ダイオードも埋込絶縁物層及
びベース層を利用して簡単に設置できる。

【００４２】以下の表１に従来素子の特性との比較を示
すが、ゲート幅２１ｃｍ、容量はゼロバイアスにおける
値である。

【００４３】

【００４４】このように本発明の縦型電界効果トランジ
スタの有利性は明らかである。

【図面の簡単な説明】

【図１】は、従来の横型電界効果トランジスタの要部を
示す断面図である。

【図２】は、従来の縦型電界効果トランジスタの要部を
示す断面図である。

【図３】は、本発明に係わる縦型電界効果トランジスタ
の概略を示す断面図である。

【図４】は、本発明に係わる縦型電界効果トランジスタ
の他の実施例を示す断面図である。

【図５】は、本発明に係わる縦型電界効果トランジスタ
の更に他の実施例を示す断面図である。

【図６】図６ａは、本発明に係わる縦型電界効果トラン
ジスタの製造工程の一部を示す断面図である。図６ｂは
、図６ａに続く製造工程を示す断面図である。図６ｃは
、図６ｂに続く製造工程を示す断面図である。図６ｄは
、図６ｃに続く製造工程を示す断面図である。図６ｅは
、図６ｄに続く製造工程を示す断面図である。図６ｆは
、図６ｅに続く製造工程を示す断面図である。図６ｇは
、図６ｅに続く製造工程を示す断面図である。

【図７】図７は本発明に係わる縦型電界効果トランジス
タに併設するゲート保護ダイオードの要部を示す断面図
である。

【符号の説明】

１、２０：半導体基板 ３、４、２４：半導体層 ２２：絶縁物層 ２６：ベース層 ２８：ゲート金属層 ３０：ベースコンタクト高濃度層 ３１：ベース引出し高濃度層 ３２：パッシベイション層 ３３：ソース電極

Claims (1)

1. 【特許請求の範囲】 【請求項１】　　ドレイン電極として機能する第１導電
   型半導体基板と，前記半導体基板に積層する同一導電型
   の半導体層と，前記半導体層内部に設置する第１絶縁物
   層と，前記第１絶縁物層に対応する半導体層に設置する
   逆導電型のベース領域と，前記ベース領域表面部分及び
   これに連続する半導体層表面を被覆する第２絶縁物層と
   ，前記第２絶縁物層に選択的に埋設するゲート金属層と
   ，前記ゲート金属層端部付近に対向するベース領域に設
   置する環状のソース引出し高濃度層と，前記環状のソー
   ス引出し高濃度層間のベース領域に設置するベース領域
   コンタクト高濃度層と，前記ベース領域コンタクト高濃
   度層に接続し第２絶縁物層を覆う導電性金属層を具備す
   ることを特徴とする縦型電界効果トランジスタ【請求項
   ２】　　ドレイン電極として機能する第１導電型半導体
   基板と，前記半導体基板に積層する同一導電型の半導体
   層と，前記半導体層内部に選択的に設置する第１絶縁物
   層と，前記第１絶縁物層に対応する半導体層に設置する
   逆導電型のベース領域と，前記ベース領域表面部分及び
   これに連続する半導体層表面を被覆する第２絶縁物層と
   ，前記ベース領域に対応する第２絶縁物層に選択的に埋
   設するゲート金属層と，前記ゲート金属層端部付近に対
   向するベース領域に設置する環状のソース引出し高濃度
   層と，前記環状のソース引出し高濃度層に接続し第２絶
   縁物層を覆う導電性金属層を具備することを特徴とする
   縦型電界効果トランジスタ 【請求項３】　　ドレイン電極として機能する第１導電
   型半導体基板と，前記半導体基板に積層する同一導電型
   の半導体層と，前記半導体層内部に選択的に設置する第
   １絶縁物層と，前記第１絶縁物層に対応する半導体層に
   設置する逆導電型のベース領域と，前記ベース領域表面
   部分及びこれに連続する半導体層表面を被覆する第２絶
   縁物層と，前記ベース領域に対応する第２絶縁物層に選
   択的に埋設するゲート金属層と，前記ゲート金属層端部
   付近に対向するベース領域に設置する環状のソース引出
   し高濃度層と，前記環状のソース引出し高濃度層に接続
   し第２絶縁物層を覆う導電性金属層と，前記半導体層に
   対応する導電性金属層部分に設置する不連続部を具備す
   ることを特徴とする縦型電界効果トランジスタ