TW548844B - Process for making a high voltage NPN bipolar device with improved ac performance - Google Patents

Description

548844 A7 B7 五、發明説明（i ) 發明領域 本發明係關於一種半導體雙極性裝置，及更特別的係關 於一種具有改良式交流性能之高電壓矽鍺（Si Ge)雙極性電-晶體。 發明背景 高頻有線及無線市場的快速成長製造了新的商機，其中 複合物半導體具有主體互補型金屬氧化物半導體（CMOS) 技術不具備的獨特優點。隨著磊晶層假晶 (pseudomorphic)SiGe沉積製程的快速發展，以蟲晶為 基底的Si Ge異質接面雙極性電晶體已經可以整合主流的先 進CMOS發展而為廣大的市場接受，其能提供SiGe技術在 類比及射頻（RF)電路中的優點，同時又可保留先進CMOS 技術在數位邏輯電路中的完整用法。

Si Ge異質接面雙極性電晶體裝置主要因為其能夠提供整 合的解決方案降低成本及晶片尺寸而不會影響性能，因此 在大部分的RF/類比應用中逐漸取代Si及Ga As雙極性接面 裝置成為主要元件。尤其是在如蜂巢式或行動電話之類的 應用中。以矽為基底的技術在行動電話應用中其中一項關 鍵的挑戰是必須提供快速又耐用的（也就是，能夠耐受非 常高的電壓峰值）RF功率電晶體。電晶體速度通常與截止 頻率有關，其係由射極-集極延遲時間（也就是，NPN電晶 體中的電子，或PNP電晶體中的電洞從射極移動至集極所 花費的時間）決定，而耐用性通常與崩潰電壓BV，特別是 與集極-射極崩潰電壓（基極開路）BVce。有關。 -4- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 548844

在雙極性電晶體中，截止頻率及崩潰電壓並不會互補； 所以欲提昇速度的話，通常必須犧牲該裝置的耐用性，反 之亦然。舉例來說’為使Si Ge異質接面雙極性電晶體裝置 能夠耐受高操作電壓，必須對該集極區輕微地摻雜。但 是’集極區輕微摻雜之後，在特定電流強度下，立刻便會 出現喀爾效應（Kirk effect)(也就是，高電流導致截止頻 率下降的效應）而降低該裝置的交流（AC)性能。這意謂著 該裝置的交流特性圖（ft及fmax)亦受到影響。 帕史崔（Palestri)等人在 IEEE Transactions of

Electron Devices，Vol.47 , No· 5，第 1044 頁（2000 年 5 月）所提出的「矽晶BJT之高度不均集極摻雜輪廓曲線特徵 之性能之較佳解析」中便透過漂流-擴散模擬，研究高度 不均集極摻雜輪廓對於Si雙極性電晶體的速度及崩潰電壓 的效應。雖然在帕史崔等人的論文中出現類似穗形的輪 廓，但是卻未提到或建議如何得到相同結果的方法。 凡語得（Van Noort)等人在 IEEE BCTM 7,2，第 126 頁 (2000年）所提出的「利用不均集極摻雜輪廓降低UHF功率 電晶體失真」中提出使用穗形輪廓降低超高電壓（約5〇伏 特或更高）功率電晶體失真。明確的說，在凡諾得（Van Noort)等人的論文中使用坤（也就是，as)，以磊晶成長， 降低此類電晶體中的失真。但是，應該注意的係磊晶成長 的As並無法與目前的BiCM〇S(雙極性互補型金屬氧化物半 導體）製程相容。 蓉於先前技藝Si Ge異質接面雙極性電晶體裝置上述的問

裝 訂

線

五、發明説明 ^必須提供一種新穎的及改良的Si Ge異質接面雙極性電 裝置，其能夠整合至BiCMOS製程流程中，其中可改 良忑裝置的又流性能但卻不會降低此裝置的電晶體速度及 耐用性。 發明概要 本發月的目的之一係提供一種方法用以改良§丨&異質接 面雙極性電晶體裝置之交流性能，使其可應用於廣泛的應 用中’如行動電話中的元件。 本發月的另一項目的係提供一種方法用以製造異質接面 雙極性電晶體裝置，其中可此保留此類裝置的高速電晶體 速度及耐用性條件。 本發月的進一步目的係提供一種方法用以製造異質接面 雙極性電晶體裝置，其中該製造步驟可相容並且利用現有 的BiCMOS技術便可輕易地實現。 本發月尚有更進一步的目的係提供一種方法用以製造辦 夠耐受高操作電壓之異質接面雙極性電晶體裝置。 本發明的所有目的都可藉由製造半導體裝置的方法缝 成，其包括的步驟有，提供一具有第一摻雜種類的集極， 琢集極包括一子集極及一擴散。該擴散係位於該子集極上 方，而且該擴散具有與該集極相同的摻雜。下個步驟是形 成=基極然後形成-射極。該擴教的垂直寬度相當狹窄足 以避免集極-基極崩潰電壓下降，而且摻雜相當 Μ基極-射極接面順向偏壓時抑制基極變寬。 孩製造方法涉及在形成該子集極區之後進行低能量，： -6- 548844 A7 B7 五、發明説明（4 ) ' --— 劑量的η·型摻雜植入，以便在高電壓異質接面雙極性電晶 體的低摻雜集極區中產生一非常狹窄，中度劑量的穗形。 本發明所產生的η-型摻雜穗形濃度很高足以延遲喀爾效應 的發生，同時其相當狹窄足以避免產生長時間的高電場區 破壞該裝置的崩潰電壓特徵。因此，本發明可均衡半導體 中載子力學的非靜態本質··也就是，半導體中的電子及電 洞對於電場的急遽變化並無法立即響應，其必須花費一特 徵時間（鬆弛時間）才能響應，使得該異質接面雙極性電晶 體不受限於具有崩潰電壓及截止頻率取捨特徵之電晶體的 所所的強森限制（Johnson limit)(截止頻率及崩潰電壓之 間的關係）。 更明確的說，本發明提供一種SiGe雙極性電晶體，其具 有一 η-型摻雜區，其係位於該基極及該集極區之間的接面 處，其中該η-型摻雜區相當狹窄，而且其最大濃度大於該 集極的最大濃度。 因此，本發明的其中一項觀點係關於一種方法，其能夠 在一異質接面雙極性電晶體結構中提供一狹窄的心型摻雜 區’其能夠改良所得到結構的交流性能。 本發明包括的步驟有在子集極區上形成一 η_型摻雜區， 其中該η_型摻雜的垂直寬度小於2000埃，而且最大濃度大 於該集極區的最大濃度。 本發明的另一項觀點係包括異質接面雙極性電晶體結構 之製造方法，其包括的步驟有： (a)提供一種包括至少一雙極性裝置區之結構，該雙極 本i張尺度“中8 @家標準(CNS) Α4〗λ；^χ撕‘紅7------- 548844 A7 B7 五、發明説明（5 ) - 性裝置區包含至少一形成於子集極區上的集極區； (b)在該集極區内形成一 n-型摻雜區，其中該^•型捧雜 區的垂直寬度小於2000埃’並且最大濃度則大於該集極區· 的最大濃度； (〇在該雙極性裝置區中沉積一含SiGe層，該含以以層 包含一鄰接單晶區的多晶矽區； (d) 在該含S i G e層形成一圖樣化絕緣體，其中該圖樣化 絕緣體包括一開孔，其曝露出該單晶區的一部份；及 (e) 在該圖樣化絕緣體上及該開孔内形成一射極多晶 矽。 , 本發明的另一項觀點係關於一種異質接面雙極性電晶 體’其具有改良的父流性能。明確的說，本發明的異質接 面雙極性電晶體包括： 一射極，一基極，一集極，一基極·射極接面，及一基 極-集極接面，其中該集極包括一子集極區，及一擴散， 其係位於該子集極及該基極·集極接面之間，其中該擴散 的垂直寬度相當狹窄足以避免集極-基極崩潰電壓下降， 而且摻雜相當高足以在該基極-射極接面順向偏壓時抑制 基極變寬。 更明確的說，本發明的異質接面雙極性電晶體包括：一 子集極區，其中已經形成一集極區，該集極區包含一卜型 接雜區’其垂直宽度小於2000埃’並且最大濃度則大於該 集極區的最大濃度； 在該集極區上會形成一含SiGe層，該含SiGe層的基極層 ________ -8- 本紙張尺度適财g g家標準(CNS) A4規格(21()〉<297公爱)- ------ 包含鄰接早晶區的多晶梦區；及 在該單晶區的一部分上面形成一射極區，該射極區包含 一圖樣化絕緣體，其包括一開孔曝露出該單晶區的一部 份，並且在該開孔内的該圖樣化絕緣體上形成一射極多晶 石夕〇 應該注意的係，本發明的異質接面雙極性電晶體可使用 於各種應用中，包括但不限於：作為行動電話的組件，作 為個人數位助理（PDA)裝置的組件，作為攜帶型電腦的組 件，作為呼叫器的組件，作為硬碟及需要高頻響應，高速 度及耐用性之其它類似應用（包括有線及無線）的組件。 圖式簡單說明 圖1所示的係本發明異質接面雙極性電晶體之圖形表示 (剖面圖）。 圖2 A-2D所示的係圖！中本發明異質接面雙極性電晶體 中所用到的本發明各種製程步驟之圖形表示（剖面圖）。 發明詳細說明 現在將參考本發明隨附的圖式對本發明，其係關於一種 用以改良異質接面雙極性電晶體之交流性能之方法及該異 質接面雙極性電晶體的製造方法，作詳細的說明。應該注 意的係，在隨附的圖式中，相.同及/或對應的元件會以相 同的參考數字表示。亦應該注意的係，本發明的圖式所顯 示的係該結構的雙極性裝置區。在該些圖式中雙極性裝置 區鄰近的位置可能形成其它的裝置區，包含數位邏輯電晶 體路及記憶體區。 本纸張尺度適用中國國家標準(CNS) Α4^¥(2Ϊ〇^97^) 548844

首先參考圖1，其所示的係本發明異質接面雙極性電晶 體之圖形表示（剖面圖）。明確的說，圖丨中的本發明結構 包括第一導體類型（p*N)的半導體基板1〇，其具有子集 極區1 2及形成於其中的集極區丨4。如圖所示，該集極區包 括深集極16，其會接觸子集極區12的一部份，及一擴散， 如η -型摻雜區1 8，其係位於該集極區之深集極丨6上方。 根據本發明’該η-型摻雜區的垂直寬度W小於20〇〇埃， 並且最大濃度則大於該集極區的最大濃度。因此，η_型摻 雜區1 8係該高電壓異質接面雙極性電晶體之摻雜集極區中 的狹窄，中度摻雜的穗形區。本發明的η _型摻雜區的濃度 很咼足以大幅地延遲喀爾效應的發生，同時其相當狹窄足 以避免產生長時間的高電場區破壞該裝置的崩潰電壓特 徵。 根據本發明，該η-型摻雜區18的摻雜濃度從約5ε16至 約5E17cnT3，較佳的係從約8Ε16至約2E17cm.3。 該基板亦包括隔絕區20，其可將圖中所示之雙極性裝置 區與可能形成於其旁邊之其它裝置區分離。除了該些元件 之外，該基板進一步包括一穿透（reach-thr〇ugh)植入區 (圖中未顯示），其可將該子集極區的一部份連接至該基板 表面；一通道阻止區（圖中未顯示），其係形成於特定隔絕 區之深溝渠（圖中亦未顯示）的下面。 圖1所示之結構亦包括含SiGe基極區22，其係形成於該 隔絕區最上方的基板表面中。該含SiGe基極層包括多晶矽 區2 4 ’其大部分係形成於隔絕區2 〇上方；及一單晶區 -10-

裝 •線 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公着) 548844 A7 B7 五、發明説明（8 ) 26，其大部分係形成於集極區丨4上方。含Si Ge基極層22 内的實線25表示的係從多晶矽變成單晶的該層的琢面區。 雖然圖中未特別標示’但是含Si Ge基極2 2的單晶區包括該 裝置的非本質及本質基極區。 在含Si Ge基極區22的最上方係射極區28，其包括圖樣 化絕緣體30，射極開孔32及射極多晶矽層34。應該注意 的係，在製造圖1所示之結構期間，摻雜會從該射極多晶 矽擴散至含Si Ge基極22的單晶區，因而會在其中形成射極 擴散3 6。根據本發明，射極多晶矽中所摻雜的摻雜與該基 板相反；所以本發明可視為PNP、—型或NPN-型電晶體。 現在將參考圖2A-2D對圖1所示之結構作詳細說明，其 所示的係製造本發明異質接面雙極性電晶體中在本發明所 運用的各種製程步驟。 首先參考圖2 A，其所示的係用於本發明中的初始結構。 明確的說，圖2A中所示的初始結構包括基板1〇，其中形 成子集極區1 2，集極區丨4及隔絕區2〇。應該注意的係， 本發明亦可考慮一種初始結構，其中子集極區12係形成基 板1 〇的最上方。在此種結構中，集極及隔絕區可能係形成 於該子集極層中。 圖2A所示的結構係利用該技藝中熟知的慣用方法製造， 並且亦使用該技藝中熟知的材料製造相同的結構。舉例來 說，基板10係由下面任一種半導體材料所構成，但不限 ^ Si Ge，SiGe，GaAs，In As , InP及其它 III/V複合 物半導體。此處亦可考慮層疊式的基板，如si/si : k張尺度丨⑽x挪公着^----- 548844 A7 B7 五、發明説明（

Si/SiGe，及矽絕緣體（SC)I)之類。在該些半導體材料中， 汶基板1 0較佳的係由s丨構成。如上所述，該基板可能係 N -型基板或p _型基板，其係由後面所形成的裝置類型決 定。 接著，會利用可在此種結構中形成子集極區的熟知技術 在基板10内（上）形成子集極區12。因此，可能透過植入 或藉由磊晶成長方法形成該子集極區。應該注意的係，該 些圖式中係透過離子植入的方式在基板10内（上）形成子 集極區。接著會藉由局部矽氧化（1^〇(：〇3)製程或利用微影 餘刻，蚀刻及溝渠填充形成隔絕、區2〇。 形成隔絕區20之後，便會利用熟習該技藝的人士熟知的 慣用離子植入及活化退火方法在該雙極性裝置區内（圖中 的兩塊隔絕區之間）形成包含深集極16的集極區14。用於 形成琢深集極的離子植入其離子劑量通常係在約6e丨2至 約2E13cm 3，而能量則係從约35〇至約65〇keV。另一方 面，活化退火的溫度通常係在約9〇〇。(：或更高，而維持時 間則係約15秒或更少。該退火步驟會等到在該集極區内形 成掺雜區18之後才進行。應該注意的係、，在製造集極區 的深集極時通常會使用到離子植入光罩（未顯示）。 在從？茨結構中移除該光罩之前，會在該集極區“内形成 η-型摻雜區18 ,使其與深集極16接觸。包含心型摻雜區 18的結構如圖2Β所示。根據本發明，卜型摻雜區18的寬 度（以垂直方式量測）小於2_埃，並且最大濃度則大於該 集極區的最大濃度。更特別的係，卜型摻雜區"的垂直寬 裝 訂 C 線 f紙張尺歧财開家鮮(CNS) Α4規格 -12 548844 A7 B7 五、發明説明（1〇 ) 度為約8 0 0至約12 0 0埃。本發明摻雜區的另一項特徵係其 挣雜程度’也就是濃度’低於基極區的濃度。 本發明中的η-型摻雜區係使用慣用的離子植入方法，其· 中所使用的η-型摻雜為As ’ Sb或Ρ之類。在本發明的其中 一個較佳具體實施例中，η-型摻雜區18係由Sb所構成； 使用S b的原因係因為其可產生最狹窄的植入輪廓並且比較 不會像A s或P容易擴散。形成掺雜區1 $所使用的離子植入 劑量通常在約2E11至約lE13cm·3，而能量則係從約2〇至 約150keV。更特別的係，形成n-型摻雜區18所使用的81^ 離子劑量通常在約5Ε11至約5El‘2Cm·3，而能量則係從約3〇 至約50keV。 應該注意的係，此處提及的植入能量會隨著該植入物欲 穿透的各種薄膜層的厚度而改變。薄膜層薄的話，便可使 用上述的能量。相反地，當所使用的薄膜層厚的話，便必 須使用高於此處所提的能量。一般來說，應該盡可能使用 最低的能量以確保可形成最狹窄的摻雜區。 在植入步驟之後，便會利用與上述相同或不同的退火條 件進行退火步驟。該退火步驟可只對卜型摻雜區進行，^ 如果前面的活化退火步驟未進行時，其便可針對該深集極 及η -型摻雜區進行。 在本發明方法中，此時會藉由於其上形成一保護層，如 ShN4之類，保護該些圖式中的雙極性裝置區，並且會進行 慣用的處理步驟，其能夠形成鄰近的裝置區。當完2鄰$ 的裝置區及其保謾之後，本發明的方法便會繼續進行。應 t紙張尺度 規格(210 ~ 548844 A7 B7 五、發明説明（u 该注意的係’在本發明的部分具體實施例中，該鄰近的裝 置區可能係在該雙極性裝置形成之後才產生。 圖2C所示的係在形成含以^層22之後的結構，其係形· 成於包含隔絕區20及集極區14的基板上方。該含Si Ge層 係由Si Ge或Si GeC所構成。在本發明高度的較佳的具體實 施例中，含Si Ge層22係由Si Ge所構成。該含Si Ge層係利 用低溫（約550°C或更低）沉積方法所形成。適用於本發明 中的低溫沉積方法包括，但不受限於··化學氣相沉積 (CVD)，電漿輔助CVD，原子層沉積（ALD)，化學溶液沉 積’超鬲真空CVD及其它類似的沉積方法。 應該注意的係，用於形成含SiGe層22之沉積方法能夠同 時沉積單晶含SiGe區及鄰近的多晶含以^區。根據本發 明，孩多晶區主要係形成於該隔絕區上方，而該單晶區則 王要係形成於該集極區上方。在圖2 c中，多晶及單晶區之 間的邊界係以實體線2 5標示。此處實體線2 5代表的係該含 Si Ge基極區的小刻面區。該小刻面的方向係由下方的形狀 決足，所以其可能與圖式中所示的有些差異。 在形成該含SiGe層之後，會利用離子植入或從摻雜多晶 ♦或破璃向外擴散的方式摻雜該單晶區部分，也就是區 26，以便在該單晶區内形成多個非本質的基極區（含有該 摻雜）及一個本質的基極區。為清楚起見，在本發明的圖 式中並未標示該非本質及本質的基極區，但其係包含於區 2 6内。 在本發明方法中，此時會在以以區26中進行額外的n_ X 297公釐） 本紙張尺度適财國®家鱗(CNS) A4規格(210 -14- 12548844 型雜質植入以形成一淺集極區(未顯示），其可提供一高速 操作的裝置。孩些植入物係利用熟習該技藝的人士所熟知 的慣用處理技術進行植入其包括，舉例來說，離子植入及 活化退火。在本發明方法中，此時可能會透過選擇性蚀刻 方法選擇性地移除該含Si Ge層部分，以便將圖中所示之雙 極f生裝置與其它的裝置區隔絕。應該注意的係，該含Si Ge 層部分的選擇性移除可能會在本發明的方法後面，也就是 在射極區的圖樣處理期間進行。 接著，如圖2D所示，會利用慣用的沉積方法，如cVD， 電漿輔助CVD，化學溶液沉積，及其它類似的沉積方法之 裝 類，在孩含SiGe基極層上形成絕緣體層3〇。該絕緣體可能 係單層，如圖2 D所示，或者，其可能包含多層絕緣體 層。絕緣體層3 0係由下面各物組成之群中所選出的相同或 訂 不同絕緣體材料組成，其包括氧化物，氮化物及氧氮化 物。 接著會在絕緣體3 〇中形成射極區開孔3 2，曝露出單晶基 極區26的一部份。該射極開孔係利用微影及蝕刻方法所造 成的。該微影步驟包括應用一光阻（未顯示），將該光阻曝 露於照射圖樣下並且對該圖樣進行顯影。本發明所使用之 蝕刻步驟相對於該含Si Ge基極而言，在移除絕緣體材料時 係選擇性的。 在形成該射極開孔之後，便會利用慣用的沉積方法，如 CVD之類’在該絕緣體層之上及該射極開孔内形成射極多 碎3 4 °接著會選擇性地移除該射極多晶矽及絕緣體層， 本纸張尺度適财g g家縣(CNs) ^视格㈣χ297公爱) -15- 548844

以便在圖1所示之SiGe基底結構上形成射極區28。明確的 說，會使用微影及蝕刻方法對該絕緣體層及射極多晶矽進 行圖樣處理。應該注意的係，可能進行單蝕刻步驟，或亦· 可使用分離的蝕刻步驟。

接著會在圖1所示之結構上進行慣用的BiCM〇s處理步 騍。應泫注意的係，在其中一個額外的Bi CM〇s處理步驟 期間，射極多晶矽的摻雜區會透過該射極開孔擴散至下方 的單晶含Si Ge基極區，於其中形成射極擴散3 6。 裝 雖然已經詳細地顯示本發明並且參考其較佳的具體實施 例加以說明，但是熟習該技藝的人士將會瞭解在不脫離本 發明的精神及範圍下可對前面及其它部分進行形式上及細 節的變化。所以，本發明並不受限於所述及解釋的確切形 式及細節，而是涵蓋於隨附申請專利範圍中的範圍之内。 訂

-16-

Claims (1)

1. A B c D 548844 第091110738號專利申請案(劃線） 中文申請專利範圍修正本(92年5月) 六、申請專利範圍 1. 一種製造半導體裝置的方法，其包括的步騾有： (a)提供一種具有第一摻雜類型的集極，該集極包含一 子集極及一擴散； (b )提供該擴散係位於該子集極上方，該擴散具有該 第一摻雜類型； (c) 形成一基極； (d) 形成一射極；及 其中該擴散具有一垂直寬度相當狹窄足以避免集極-基 極崩潰電壓下降，而且一摻雜相當高足以在該基極-射極 接面順向偏壓時抑制基極變寬。 2. 如申請專利範圍第1項之方法，其中在該提供步驟（b) 中，該擴散的垂直寬度小於約2000埃。 3·如申請專利範圍第2項之方法，其中在該提供步騾（b) 中，該擴散的該垂直寬度從約800埃至約1200埃。 4.如申請專利範圍第1項之方法，其中在該提供步驟（b) 中，該擴散具有一峰值掺雜濃度而該集極具有一峰值掺 雜濃度，其中該擴散的峰值摻雜濃度大於該集極的峰值 摻雜濃度。. 5·如申請專利範圍第1項之方法，其中在該提供步驟（c) 中，該基極具有一峰值摻雜濃度，其中該擴散具有一♦ 值摻雜濃度小於該基極的該峰值摻雜濃度。 6.如申請專利範圍第1項之方法，其中在該提供步驟（b) 中，該擴散包含一摻雜係由A s，S b及P組成之該群組中 選出。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） f548844

   7.如申請專利範圍第6項之方法，其中該摻雜係sb。 ‘：申請專利範圍第6項之方法，其中在該提供 中，孩擴散係藉由離子植入及活化退火形成。 9·如申請專利第8項之方法，其中該離子植人被執 —離子劑量從約2E11至約1E13em.2U量 2〇至約150keV。 々 10·如中請專利_第9項之方法，其巾該離子植人被執行在 —離子劑量從約5E11至約5E12em-2,而一能量則係從約 30至約 50ke V。 11·如申請專利範圍第8項之方法，其中該活化退火被執行在 一溫度約900°C或更高，維持時間則係約15秒或更少。 該 12·如申請專利範圍第1項之方法，其中在該步騾（c)中， 擴散係位於鄰近該基極-集極接面。 c) 13. 如申請專利範圍第}項之方法，其中在該形成步驟（。” 中，進一步包括提供一輕微摻雜的集極，用以分離該擴 散及該基極。 ' 14. 如申請專利範圍第丨3項之方法，其中在該形成步騾（c) 中，該輕微摻雜的集極具有一垂直寬度從約丨〇〇〇埃至約 3000 埃。 15. 如申請專利範圍第1項之方法，其中在該形成步驟（e) 中，包括形成一異質接面。 含 16. 如申請專利範圍第1 5項之方法，其中在該形成一異質接 面的步驟中，包括在該集極上沉積一含Si Ge層，該 SiGe層包括'一多晶碎區鄰近一單晶區。 2- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 548844 A B c D 六、申請專利範圍 17·如申請專利範圍第1 6項之方法，其中在該形成步驟（d) 中’包括在該含Si Ge層上形成一圖樣化絕緣體，其中該 圖樣化絕緣體包括一開孔，其曝露出該單晶區的一部 份；及在該圖樣化絕緣體上及該開孔内形成一射極多晶 玲。 18·如申請專利範圍第1 7項之方法，其中在該含SiGe層上形 成一圖樣化絕緣體的該步驟包括微影及蝕刻。 19·如申請專利範圍第1 6項之方法，其中會掺雜該單晶區部 分於其中形成非本質的基極區。 20·如申請專利範圍第1 6項之方法，其中該含Si Ge層包括 Si Ge C 〇 21·如申請專利範圍第1 6項之方法，其中該沉積一含SiGe層 的步驟係由化學氣相沉積（CVD)，電漿輔助Cvd ,原子 層沉積（ALD)，化學溶液沉積及超高真空cvd的沉積方 ，法組成之該群組中選出的低溫沉積方法所形成。 22·如申請專利範圍第2 1項之方法，其中該集極包括一深集 極’其係由離子植入及退火形成。 23·如申請專利範圍第}項之方法，其中在該提供步驟（昀 中，该子集極係藉由將離子植入一基板或藉由在基板上 磊晶成長該子集極形成。 24· —種雙極性電晶體，其包括： 一射極，一基極，一集極，一基極·射極接面，及一基 極-集極接面，其中該集極包括一子集極區及一擴散，^ 係位於該子集極及該基極_集極接面之間，其中該擴散具 -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 548844 A BCD 夂、申請專利範圍 有一垂直寬度相當狹窄足以避免集極-基極崩潰電壓下 降，而且一摻雜相當高足以在該基極-射極接面順向偏壓 時抑制基極變寬。 25·如申請專利範圍第2 4項之雙極性電晶體，其中該擴散係 位於鄰近該基極-集極接面。 26·如申請專利範圍第24項之雙極性電晶體，其中該擴散的 垂直寬度小於約2000埃。 27·如申請專利範圍第26項之雙極性電晶體，其中該擴散的 該垂直寬度從約800埃至約1200埃。 28·如申請專利範圍第24項之雙極性電晶體，其中該擴散具 有一峰值摻雜濃度而該集極具有一峰值摻雜濃度，其中 該擴散的峰值摻雜濃度大於該集極區的該峰值摻雜濃 度。 29. 如申請專利範圍第24項之雙極性電晶體，其中該基極具 有一峰值摻雜濃度，其中該擴散具有一峰值摻雜濃度小 於該基極的該峰值摻雜濃度。 30. 如申請專利範圍第24項之雙極性電晶體，其中該擴散包 含一摻雜係由As，Sb及P組成之該群組中選出。 31·如申請專利範圍第3 0項之雙極性電晶體，其中該摻雜係 Sb ° 32.如申請專利範圍第24項之雙極性電晶體，進一步包括一 輕微摻雜集極，用以分離該擴散及該基極。. 33·如申請專利範圍第3 2項之雙極性電晶體，其中該輕微摻 雜集極具有一垂直寬度從約1〇〇〇埃至約30〇〇埃。 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） A B c D 548844

   34.如申請專利範圍第24項之雙極性電晶體，其中該擴散可 藉由抑制基極變寬提供該電晶體一相當高的速度。 35·如申請專利範圍第2 4項之雙極性電晶體，其中該子集極 係位於一半導體基板上。 36.如申請專利範圍第3 5項之雙極性電晶體，其中該半導體 基板係由 Si ’ Ge，SiGe，GaAs，InAs，Inp，Si/Si , Si/SiGe及矽上絕緣體組成之該群組中選出的一半導體材 料。 37·如申請專利範圍第24項之雙極性電晶體，其中該擴散具 有一摻雜濃度從約5E16至約5E17 cm·3。 38·如申請專利範圍第24項之雙極性電晶體，其中該擴散具 有一摻雜濃度從約8E16至約2E17 cm.3。 39.如申請專利範圍第2 4項之雙極性電晶體，其中該電晶體 包括一異質接面。 40·如申請專利範圍第3 9項之雙極性電晶體，其中該異質接 面包括位於一矽基板上的一含SiGe基極層。 41·如申請專利範圍第4 〇項之雙極性電晶體，其中該含μ以 基極層包括鄰近一單晶區的多晶矽區。 42.如申請專利範圍第4丨項之雙極性電晶體，其中該射極包 括多晶矽，其係經由一圖樣化絕緣體中的一開孔接觸該 早晶區的一部分。 43·如申請專利範圍第4 1項之雙極性電晶體，其中該單晶區 包括非本質及本質的基極區。 44·如申請專利範圍第4〇項之雙極性電晶體，其中該含μ以 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 χ 297公釐）

   8 8 8 8 A B c D 548844 六、申請專利範圍 基極層包括SiGeC。 6 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）