TW548742B - Plasma treating apparatus, plasma treating method and method of manufacturing semiconductor device - Google Patents

Plasma treating apparatus, plasma treating method and method of manufacturing semiconductor device Download PDF

Info

Publication number
TW548742B
TW548742B TW091113857A TW91113857A TW548742B TW 548742 B TW548742 B TW 548742B TW 091113857 A TW091113857 A TW 091113857A TW 91113857 A TW91113857 A TW 91113857A TW 548742 B TW548742 B TW 548742B
Authority
TW
Taiwan
Prior art keywords
electrode
plasma
gas
semiconductor
semiconductor wafer
Prior art date
Application number
TW091113857A
Other languages
English (en)
Inventor
Kiyoshi Arita
Tetsuhiro Iwai
Hiroshi Haji
Shoji Sakemi
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001190973A external-priority patent/JP2003007683A/ja
Priority claimed from JP2001231469A external-priority patent/JP2003045835A/ja
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW548742B publication Critical patent/TW548742B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

548742
JLilt 本發明係有關—4 * 圓之雷植* 一错電漿蝕刻以矽為 王 晶圓之電漿處理裴置 行欲=半導體裝置之半導體晶圓之方法，進 基板厚度而縮ΐ方式磨光電路形成面的背®，且減薄 理結果，半導雕s ¥體裝置厚度。由於機械磨光或研磨處 了防止半導體^曰f表面上產生包括微裂隙的應力層。為 磨後進行去r f度因應力層而減低，於機械磨光或研 來替代習知：；化：？蝕刻處理。已經研究使用電漿蝕刻 使用化學。右M A子DO之濕蝕刻處理。電漿蝕刻可免除與 於的風險以及產生工業廢料。 ^ 0 於石夕之電漿姓刻處理，需要產哇古玄疮予胳 實現較高蝕刻速率。因此# 4 U而要產生回始、度電漿俾 電嗜吝吐田口此使用㉟射及供給具有較高壓力夕 生用氣體(後文稱作為「氣體」）至半導二：之 之方法。作為此種方法，習知」；至t ^豆日日®表面 二之方法，該上電極係設置於夾導二㊁：體供應埠 向，讓放電電極板也作為氣體導入二，之下電極對 小氣體供應孔形成於其上之放電雷 列中，有大量細 此均句供應氣體至半導體晶圓表=極板附著於上電極，藉 但於使用放電電極板之例，有下 孔噴射及供給氣體方法中，欲」間題。在由氣體供應 制，欲喷射至半導體晶圓表面：：：^:勻分布受限 方部分與其它部分間不均勻。、版里於設置於供應孔下 ^附近的電漿容易感應異
因此理由故，會聚產生於供靡 548742 五、發明說明（2) 常放電，因異常放電引發多項缺 電產生部分合取。α」 特別蝕刻係於異常放 主iM 6 ♦進灯 口此有蝕刻品質減低的缺S; A| Μ +導體晶圓受損或#刻結果產生變化^的缺點’例如 榮磨耗之：： 有氧體供應孔之放電電極板被電 的=面以板之姓刻表面不會變成透明鏡子般 jtJIMji 生“斑點圖樣之略為不透明外觀部分。 根據本發明之電漿處理裝置及一 有三維網路結構，立餘隙纟且赤夕叙 種電極7C件其具 漿產生用氣體通過苴中’、兮j夕數不規則路徑，用以讓電 應埠口正面之電極;電極元件用作為附著於氣體供 板。沾果f π Ϊ才^件，供給電漿產生用氣體給矽基 進行均勾蝕刻而益變化。此外/防止異吊放電’因而 觀經由使用氣氣體=飯刻後以石夕為主之基板外 子般的光整表面Ζ ' 作為產生用氣體，具有鏡 路Η樣ί t月之一種半導體裝置之製造方法，製造具有電 光或研磨減薄之半導體曰導體裝置時，藉機械磨 驟產生的磨光廢；二;：：：：液體洗條，去除磨光步 為雷將捣利„ ^於冼“步驟洗滌之半導體晶圓背面接 又電水蝕刻，故去除因機械磨光 果比較習知使用化輋。^ Μ Μ β I王们又損續、、、口 U4 ~ i 之濕蝕刻可減少環保負擔，以及可 以低成本執灯半導體裝置之製法。 發明_^詳細說明
第6頁 548742 五、發明說明（3) (第一具體例） 一-人將麥知、附圖說明本發明之 首先，參照圖η兒明電漿處理裝，V:。亩 :側為進行電毁處理之處理腔室 U ’真空腔室！ 及上電極4(第：電極）彼此於處理腔室2內^ (千弟古一電極）以 ，極3包括-電極本體5，該電極^ ^垂直/目對。下 由高導熱材料如銘、持部5a向下延伸。 6附著於電極本體5上# ^ 才枓衣成之夾持部 =基板)安裝上 i、to係由鋁、不銹鋼或其它適當材料製成。 \ 成為帶有陶瓷塗層；^ 、 寺邛6形 磨广:薄之後即刻所得狀態、，包括微裂隙 至石夕曰々 表面上。保護帶7a(參考圖5)沾黏 6 4曰曰卢¥電路圖樣形成表面上，且設置成接觸央持部 。奴處理之經研磨表面（電路形成表面背側）翻轉向上。 研f表面之受損層係藉電漿處理去除（蝕刻）。 夕數開口至上表面之抽吸孔6 a設置於夾持部6，且與電 極本體5延伸貫穿支持部“之吸取路徑5d連通。吸取路徑 5d連接至真空吸取部丨丨，經由真空吸取部丨丨進行真空抽 吸，矽晶圓7係安裝於夾持部6上表面上，故矽晶圓7藉真 空吸取而夾持於夾持部6。 冷卻用冷媒通道6b及6c係設置於夾持部β，且與延伸貫 548742 五 發明說明（4) _ 穿支持部5a之管路5b&5c連通。 環部10。、經由驅動冷媒循環部i。，如冷卻水=媒循 通道6b及6c内循環。結果電锻 冷媒 之夾持部6被冷卻。 乃Ί饭座生的熱而加熱 電極本體5係電連接至高頻產生古 :I 腔之1 ί連Ϊ至壓力控制部。壓力控制部13進行處理 上電極4係設置；腔大氣開& ’破_ 本體1 5，其係由鋁、不銹 盆二奋士電極4包括-電極 接地部2。。電極本體15 =它適當材料製成且接地至 而附著於真空腔室!且V支=:氟乙稀製成之絕緣體1 6 為電聚產生用電極，用曰於么口=向上延1申。電極本體15 2，下表面設置有氣體供庫;:水產生用氣體至處理腔室 氣體供應部19，氣體體供應路徑15v系連接至 體如四氟化碳(CFH;° 「： 一種含有以狀為主之氣
Oie))之氣體混合二二以及載氣（如氨氣 奶作马電漿產生用氣體。 電極元件1 7附著至s6 件1 7為勺入陶咨夕乳體供應埠口 1 5b之上表面。電極元
咨少了丨=二目亡夕孔物質之圓盤形元件。如圖2所示，陶 瓷多孔物質具有三维锢攸 J 18a連續成形為三維:路路結且構右其中陶纖之框架部 中。孔口職之大量孔口部18b(餘隙)於其 具有三維網路結構直徑100微米至300微米。 之孔口部1 8b構成多數不規則路徑，允
548742 五、發明說明（5) 許來自氣體供應埠口15b之氣體通過電極元件17。電極元 件1 7之厚度大於5毫米。 將參照圖3及4說明一種電極元件丨7之製造方法。電極元 件1 7之製造係沾黏陶究至欲成為基底材料之聚胺甲酸醋發 泡體。首先準備板狀胺曱酸酯發泡體22(ST1)，切割成具 有預定形狀之圓盤用於製造圖4(a)所示之基底材料1 ’、 2 3 (S T 2 )。曱酸酯發泡體2 2之構造為芯部2 2 a係連續設置 成類似二維網路，空隙部2 2 b係以高孔隙度形成於其中。 同時準備欲作為陶瓷材料之氧化鋁粉末（ST3)，用以對 氧化鋁粉末施加流動性之水及界面活性劑添加至其中，如 此形成料漿溶液24(ST4)。 然後’如圖4 (b)所示，基底材料2 3浸沒於料漿 24(ST5)，於基底材料23拉起後，由基底材料23去除過量 f漿（ST6)。隨後將基底材料23乾燥去除水含量（ST7)。接 著進行加熱硬化陶瓷，因而完成具有三維網路結構之包含 陶究多孔物質之電極元件（ST8)。基底材料23於加熱步驟 呈燃燒之胺曱酸酯而消失。因此獲得只含陶瓷材料之電極 元件。若有所需重複進行步驟（ST5)至（ST7)多次。 如此製造之電極元件丨7具有如下特徵。首先，形成孔口 部1 8b之框架部1 8a係藉沾黏陶瓷至胺曱酸酯發泡體22之芯 2 2a之周邊模塑。因此獲得一種具有孔口部丨8b均一孔隙大 小及分布之多孔物質。平均孔隙大小較好為80 0微米或以 下’俾便防止電漿的集中（異常放電）。更好孔隙大小設定 為1 〇 〇微米至3 〇 〇微米。
548742 五、發明說明（6) 根據该具體例，包含陶夕 隙度主要係由欲用作A美二孔物質之電極元件1 7中，孔 列密度…如此之胺甲酸酿發罐之陣 震性之由細小陶資声2:3成具有高強度、耐熱性及耐熱 用之陶f #允坟、、，。物負組成的框架部1 8a。本發明使 ίί:之粒徑為約〇. 5微米至U微米。 :二：：m陶瓷多孔物質之電極元件17係經由類似 續設置框架部i8a形成，框架部…之結構 為氧化I呂細小晶濟说ιν古+ + β 丹 性絕佳。更牲从日、问岔又黏結。因此耐熱性及耐熱震 、 寺別的疋，即使使用電極元件1 7於電漿處理裝 二直=露於電漿的苛刻位置，由於晶粒交互強力黏合 Γ不:與三，各· 曰 蛱縫或崩潰。如此在直接暴露於電漿之位置仍 可獲得足夠耐用性。 k 1直1乃 但通常有強度之陶瓷難以接受機械加工， ;有包組成元件。但電極元件 毛泡脸22連績切成預定形狀，可極為容易地被 形狀。 7 |而
電忒處理裝置係如前文說明組成，將參照圖5說明欲對 矽晶圓7進行之電锻處理（蝕刻）1先，矽晶圓”系安裝於 夾持^5 6保濩帶7 a翻轉向下。藉壓力控制部丨3 (圖〗）於處 理，不2進行減壓，然後驅動氣體供應部1 9。因此氣體由 附著於上電極4之電極元件丨7向下注入。 此處將對氣流分佈做說明。氣體供應部19供應之氣體可
91113857.ptd 第10頁 548742 五、發明說明（7) 利用電極元件17而避免於氣體供應埠口i5b 果氣體暫時留在氣體供應璋口15b，讓 =動。結 幾乎變均勻。 〃 T孔壓力分佈 藉該麼力，氣體由氣體供應淳口〗5b通過组 π多孔物質孔σ部⑽（圖2)到達電極ϋ極元件 面，且朝向設置於其下方之石夕晶圓7表面噴霧。牛:之下表 量孔口部1 8 b以不規則排列报& ^ 、 此％，大 卜况幻排列形成於電極元件丨7。 電極元件17之下表面向下喰霖 >因此奴由 離氣體供應埠口 1 5b之全部範圍。 Ί 而未偏
I 電大電I下太』頻產生部12被驅動而施加高_^ 門產生雷將放：結果於上電極4與下電極3間形成的空 間產生電漿放電。_由®將从+ * ,, 人〜工 持部6之石夕晶圓7上表面邊杆雷將“方丨走 、；夾 丄衣®進仃電漿蝕刻處理。本具體例Φ， 當I虫刻包括微裂卩事之Φ指展士 _ 、土杰L ^ 1糸之又扣層呀，可獲得2微米/分鐘之蝕列 速率。根據本發明，可雀 ^ 』擭付问於1微米/分鐘之蝕刻速率。 笔水蝕刻日守，電漿的氟基團SF*(活性物種）與矽^反 因而氟與硫之化合物（SFn)嘗試黏著於被蝕刻的半導 體晶圓7之上表面（㈣面）成為反應產物。但反應產物係 藉載氣而由蝕刻面移除。 μ 、田反應產物黏著於蝕刻面時，凹凸部於電漿蝕刻過程形 成於2刻面上，讓钱刻面外觀變成略為不透明。但經由混 合^氣二可避免蝕刻後表面變成略為不透明，變成具有鏡 子般的光整面。氦（He)為最適合的載氣，氦氣具有穩定放 電防止異常放電功能。
\\326\2d-\91-09\91113857.Pld
第11頁 548742 五 、發明說明（8) 電漿I虫刻處理中，欲喷p 、、 布係利用具有整流功能的；：半導體晶圓7表面之氣流分 勻。整流功能表示被供給曰:兀件1 7而於全體範圍變均 極元件全體表面上的喷射壓力=規則路徑通過的氣體於電 之喷射方向變成於電極元件八=均勻，而影響不均勻路徑 因此，可防止由於電聚放# =組表面上之氣體流動均$ 圍而產生異常放電，放電集中於部分氣體有高密声’：二 此外，根據該具體例之電 黏合之框架部，其連續設置二兀件1 7包括有晶粒交互強力 結構）。即使電極元件17使用各向同性結構（三維網路 置，也不會因軌靈 ；直接暴露於雷喈夕#+, # _ & β1 、 產生裂鏠哎崩& ,冤水之可刻位 布變均勾的整流板係設置 。如&，若讓氣 欲暴露於電衆之放電電極板供應埠口，則習知需要盘 :’同-電極元件17可具有；板。但本具體例 旎。 冤電極板及整流板雙重功 如前文說明，本發明之具 如，雖然以氧化鋁作為電極元」^可進行各項變化。例 鋁之外也可使用以氧化鋁為；材料範例，除了氧化 瓷。此種情況下，重要地需選用一=及以鋁為主的陶 用的電漿氣體反應，換言之，選用且^ 其難以與欲使 莞。此外，獨石夕酸鹽玻璃屬於驗性稀土 =防，性的陶 電極元件材料。至於具體例使用之氟氣體，r I，作為 為主之氣體外，較好使用有高沸點及於真空=二”銘 金屬氟化物，金屬氟化物可以含鹼土金屬各^乱壓之 蜀之虱化物、氮化
9Π13857.ptd 第12頁 548742 五、發明說明（9) 物及碳化物為代表。 此外，雖然已經說明一種其中利用月安甲酸黯發泡體結構 作為三維網路結構之實例，但也可使用織物、直線纖维、 或金屬之三維網路結構（三維網路結構）來替代胺甲酸g旨發 泡體0 又 再者，用於具有三維網路結構之電極元件1?之 吏二Γ'鳩結陶究細粒以及珠粒形樹脂粒 炉开二不ΐ脂粒子係於燒結期間加熱燃燒，燃 k形成的二間支成不規則路徑，殘 路結構之框架部。 偁支成構成二維網 雖然本具體例已經說明一種苴 圓為用於電浆處理之以石夕為；：：：；體裝置之半導體晶 僅囿限於半導體曰丨ί基板之貫例，但本發明非 值am牛¥ Ba 0。例如意圖用 盈器使用的石英板也可應用於本發明。》材科之石央振 其次，於第二及篦二θ Μ , , ^ 理#置岸用於丰$ μ ^祖說明根據本發明之電漿處 理衣置應用方、+導體製造裝置之 (第二具體例） ' 參照圖6，首先說明丰遙雕曰 圓殼體部32、第一電喂詹：曰;’把:衮置90。圖6中，晶 前置取中部35以及J; = ;:34A、苐二電锻處理部34β、 上表面上而環繞包括丰0 ^ 邻3 # ^ f ^ μ % 、械手詹之晶圓輸送部3 3，以及磨光 郤36係5又置於毗鄰於前置取中部35。 晶圓殼體部3 2包括-六“曰m 总认忐了田a β_ 一谷納日日圓用之儲存匣32A及32B，其 處則後谷納半導體晶圓。第-電衆處理部34A及 il
I \\326\2d-\91-09\91113857.ptd 第13頁 548742 五、發明說明（10) " "一"· f 一電漿處理部34β係於減壓環境下藉產生的電漿蝕刻功 ，t半導體晶圓全體表面上進行乾蝕刻。前置取中部35進 行4置取中操作，用以將欲轉運的半導體晶圓與磨光部3 6 對準。洗滌部40係以洗滌液洗滌藉磨光部36磨光的半導體 晶圓。 磨光，36包括豎立於基底部31上表面之壁部36a，且第 一磨光單兀38A及第二磨光單元38B係設置於壁部36a之正 面^。第一磨光單元38A及第二磨光單元38B分別對半導體 晶圓41進行粗磨光以及光整磨光。旋轉台”係由第一磨光
單π38Α及第二磨光單元38B下方之平台36b環繞。旋轉台 3J有晶圓夾持部37a，以晶圓夾持部37a之一夾持而連同半 導體，圓4 1做刻度旋轉，從而將欲磨光之半導體晶圓4丨相 對於第一磨光單元38A及第二磨光單元38β定位。 各自包括有輸送臂之晶圓輸入部3 9 A及晶圓輸出部3 9B係 ，土於磨光部36之與壁部363對向該側。晶圓輸入部39A將 藉刖置取中部35對準的半導體晶圓輸送入磨光部36。晶圓 輸出部39B係由磨光部36輸出經機械磨光之半導體晶圓。 如此:晶圓輸送部33、晶圓輸入部39A及晶圓輸出部39B為
晶圓操縱裝置，其係用於將半導體晶圓4丨移進及移出磨光 部3 6.、洗滌部4〇、第一電漿處理部34A或第二電漿處理部 34B /、#供應半導體晶圓41至磨光部3 6，以及將接受乾蝕刻 之半導體晶圓41由第一電漿處理部34A或第二電漿處理部 3 4 B移出。 其次參照圖7及8，說明電漿處理部34a及34B。電漿處理
548742 --- 五、發明說明（η) r?4t ^ .4 〇 室52，下電極53(第一；用作為進行電漿處理之處理腔 設置於處理腔室52。 極54(第二電極)係垂直 本體係透過聚四氟乙嬌制^ 一電極本體5 5，該電極 。，利用支二成伸 銹鋼或其它適當材料制成 问又ν ”，、材料如鋁、不 之上表面，“；;：:：== ^56 ^ ^ φ ^ # ^ φ56ά 〇 ^ ^ # 由鋁、不銹鋼或其它適當材料、制 電極本體55係 陶究塗層塗覆於紹、^成。夹持部56係形成為將 主道邮曰 不銹鋼或其它適當材料表面上。 J圖樣形成表面之背側藉機械磨光或：；；；：係：：電 包括微裂隙之受損層。保護=L:i; 屯成電路圖樣42之半導體晶圓41之該表面上 人 =者於夾持表面56d。如此欲處理之磨光表面(電路；：f 面之背側）翻轉向上。磨光後表面之受理表 除（蝕刻）。 又谓層猎^桌處理去 延:2 :於上表面之抽吸孔56a設置於夾持部56，且盘 連接至真空吸取部61，經由真二= 持；半導體晶圓41係安裝於夹持部56上表面上之： 41 故半導體晶圓41藉真空吸附而夾持於夾持 第15頁 9lll3857.ptd JL· 發明說明（12) + ^部用冷媒通道56b及56c係設置於夾持部56，且與延伸 二穿支持部55a之管路55b及55c連通。管路555及55^係連 、人至冷媒循環部60。經由驅動冷媒循環部6〇，如冷卻水之 ^，於冷媒通道56b及56c内循環。結果’藉電漿處理期間 if量加熱之夾持部56被冷卻，因而避免以氣密方式 了者於夾持表面56d之保護帶43受熱損傷。 加：：55係電連接至尚頻產生部62，高頻產生部62施 :頻電壓於下電極53與上電極54間。此外，真空腔室51 腔ίδΐΐ室？ Ϊ接至壓力控制部63。壓力控制部63於處理 空。2進仃減壓’以及使處理腔室52對大氣開放，破壞真 上電極54係設置於下電極53之對向位置，且包固 元件材料製成之電極本體65 ’以及電極 本邮6S孫^八 行夾持表面56d之對向表面。電極 5广電極本成之絕緣體66,附著於真空腔室 以i本體65糟支持部65a向上延伸， 卜’電極本體65為電漿產生用m ^生用氣體至處理腔室52，具有爽持 用=電浆 面’設置有氣體供應埠口65b與 對向表 供應路徑65c連通。氣體供應路徑65c係連接之氣體 69，氣體供應部69供應一種 或 至軋肢供應部 碳（叩或六氧化硫⑽6) /稀3有H為氣體如四氣化 合物作為電漿產生用氣體。…乳乳(He)之氣體混 電極元件67附著於氣體供應蜂口⑽上面。電極元件67 548742 發明說明（13) 為包含陶瓷多孔物質之圓盤狀元件。如圖8所示，陶竞多 孔物質有三維網路結構，其中陶瓷製成之框架部68a係連 續形成為三維網路，有大量空隙部68b(餘隙）於其中。空 隙部6 8 b之平均大小約為直徑1 〇 〇微米至3 〇 〇微米。具有三 維網路結構之空隙部68b構成多數不規則路徑，用^讓^ 自氣體供應埠口 65b之氣體通過電極元件67。電極元件⑺ 之厚度係大於5毫米。 其次參照圖9至11，將對一種具有電路圖樣形成於半導 體元件表面之半導體裝置之製造方法做說明。圖丨〇 (&)及 10(b)圖中，元件編號41表示半導體晶圓，多數半導體元 件之電路圖樣42形成於半導體晶圓41之上表面上（電路圖 樣形成步驟）（ST11)。其次，如圖i〇(c)所示，保護帶^黏 貼至半導體晶圓41之有電路圖樣4 2形成於其上之該I面上 (保護帶黏貼步驟）（ST12)。 人、 此種情況下，半導體晶圓41係容納於儲存匣32Α、32β， 如此送至圖6所示半導體晶圓處理裝置90。儲存£32A、’ 32B附著於晶圓殼體部32。利用晶圓輸送部33之機械手臂 由晶圓殼體部3 2取出之半導體晶圓4 1之背面經以機械方气 磨光，且藉磨光部3 6減薄（磨光步驟）（ST 1 3 )。特別二此^ 出之半導體晶圓41對準前置取中部35，然後利用晶圓輸入 部39A安裝於旋轉台37之晶圓夾持部378上，其背面翻轉向 上’如圖io(d)所示，其背面藉第一磨光單元38A及第二磨 光單元3 8 B以機械方式磨光。結果如圖1 〇 ( e)所示，半導體 晶圓41減薄至預定厚度t。
548742 五、發明說明（14) '^^-----— 隨後半導體晶圓4 1利用Β同^ ^、 〜用日日®輸出部39B由磨光部36輸送 至洗務部4 0。此處，以構絲士上 ^ ^ ^ 械械方式磨光之半導體晶圓4 1背面 使用洗滌液洗滌，俾去除磨也此β 士 .^WQT1^ ,± 于'眉忐步驟產生的磨光粉塵（洗滌 步驟）（S T1 4)。特別如圖〗w f~ _ ^ , Q , ,. _ . (f)所示，半導體晶圓41有保護 f 4 3夾持於洗滌部4 0之晶阊冰杜 义日日tel夹持部4〇a，此種狀態下，洗 滌液利用洗滌喷嘴40b噴射$生、曾ώ ^ X ^ ^ , 、 半導肢晶圓41背面（機械磨光 面）。洗〉條液喷射後，丰莫辦s间β+ 段千¥ 晶圓4 1表面液體流乾及乾 燥。 其次，洗條後之丰導體B圓/ Ί < , w a。 V 041利用晶圓輸送部33輸送至
弟一電漿處理部34A以及第二電漿處理部34β之一。J 磨光或研磨產生的受損戶#去除由機械 相層C又知層移除步驟）（ST 1 5 )。更牲 二的是央持半丰導二晶圓41之保護帶43氣密黏貼至失持表面 ’夾持+導體晶圓41於下電極53，而讓經過機械 面上。機械磨光面接受電漿姓刻，電㈣ 將來自電極元件67之氣體供給於上電極54之對向表面上係 於夾持表面56d ’以及利用高頻產生部 62把加间頻電壓於下電極53與上電極54間。 電聚蚀刻中’電t產生用氣體經由具有三維網路 電極元件67供給’ t漿產生用氣體係由藉三維網路結 隙形成的不規則路徑均勻吹送至半導體晶圓41。結果隹 行均勻電浆處理而毫無變化。 此外，於電漿蝕刻前，半導體晶圓41表面經洗滌去除里 物如磨光粉塵。因此可獲得有絕佳外觀品質之餘刻表面，
91113857.ptd 第18頁 548742
不會造成電漿蝕刻後半導體晶圓41表面呈現略為不透明外 觀之缺點。此外，下電極53之灸持部56藉冷媒冷卻。因此 可防止保護帶43因電漿產生之熱受損。 如此進行電漿蝕刻後，半導體晶圓41藉晶圓輸送部33容 納回儲存匣32A及32B之一，被攜帶出半導體晶圓處理裝置 90之外。保護帶43由如此攜帶出之半導體晶圓撕離，將切 晶粒帶黏貼至半導體晶圓41背面（切晶粒帶黏貼步 驟）（ST16)。特別如圖lUa)所示，已經減薄且有保護帶43 黏貼其上之半導體晶圓4 1黏貼至固定於晶圓環44之切晶粒 帶45(黏膠帶），黏貼方式讓保護帶“翻轉向上。撕離保護 帶43，讓電路圖樣42暴露於上表面，如圖u(b)所示。 半導體晶圓41於此狀態送至切晶粒裝置，帶有切晶粒帶 45黏貼其上之半導體晶圓41被切割而分成半導體元件單元 (切晶粒步驟）（ST 1 7 )。特別的是如圖丨丨（c )所示，利用切 削刀片46沿著切割線形成切割切槽47，故完成黏貼於切晶 粒帶45之塊狀半導體裝置41’ ，如圖11(d)所示。 (第三具體例） 第三具體例中，於以第二具體例相同方式，於半導體裝 置之製造方法中，半導體裝置有電路圖樣形成於半導體元 件表面上，與第二具體例不同，半導體晶圓41於減薄之磨 光步驟前切割一半。 參照圖13(a)及13(b)，元件編號41表示如第二具體例之 相同半導體晶κ，多數半導體元件之電路圖樣42係形成於 半導體晶圓41之上表面上（電路圖樣形成步驟）（ST21)。其
91113857.ptd 第19頁 548742 發明說明（16) 次，、如圖13(c)所示，切晶粒帶45黏貼至半導體晶圓41之 形成有電路圖樣42之背面（切晶粒帶黏貼步驟）（ST22)。特 別半導體晶圓4 1黏貼至固定於晶圓環44之切晶粒帶45，而 黏貼方式讓電路圖樣42翻轉向上。
然後、’半導體晶圓4 1送至切晶粒裝置，將半導體晶圓4玉 分告彳成為各個半導體元件單元之切槽48形成於黏貼於切晶 粒f 4 5之_半導體晶圓41表面上（電路圖樣形成表面），如圖 1 3 (d)所示（藉切晶粒之半切割步驟）（ST2 3 )。此時，切槽 深度係設定為比產品完成後所得半導體元件厚度更深的 =度。半切割步驟後’如圖1 3 ( e )所示，保護帶43黏貼至 帶有切槽4 8形成於其上之半導體晶圓41表面上（保護帶黏 貼步驟）（ST24)。 然後半導體晶圓41容納於儲存匣32a(32B)，如此送至圖 6所示半導體晶圓處理裝置9〇，儲存匣32A(32B)係附著於 晶圓殼體部32。藉晶圓輪送部33之機械手臂而由晶圓殼體 4移除之半導體晶圓4 1背面以機械方式磨光及減薄，因而 其厚度到達切槽48，將半導體晶圓41分割成半導體元件單 元（磨光步驟）（ST25)。
特別半導體晶圓4 1係以第二具體例之相同方式對準前置 取中部3 5，然後藉晶圓輸入部3 9 a安裝於旋轉台3 7之晶圓 失持部37a ’夾持方式讓半導體晶圓41背面翻轉向上，如 圖14(a)所示’背面藉第一磨光單元38人及第二磨光單元 3 8B以機械方式磨光。結果如圖u(b)所示，半導體晶圓41 被減薄成具有預定厚度t，利用半切割形成的切槽4 8而於
548742 五、發明說明（17) 一 --- 保護帶43被分隔成塊狀半導體裝置41，單元。 然後’藉保護帶4 3連接之半導體裝置4 1，藉晶圓輸出部 39B由磨光部36輸送至洗滌部4〇。於此處，藉機械磨光^ 研磨之經過分割的半導體晶圓背面以液體洗滌去除磨光步 驟產生的磨光粉塵（洗滌步驟）（ST26)。特別如圖14(〇所" 示，保護帶43夾持於洗滌部4〇之晶圓夾持部4〇a，洗滌液 於此，態利用洗滌噴嘴4〇b喷射至背面（機械磨光面）。 其-人，經洗滌之半導體晶圓4〗藉晶圓輸送部3 3送至一 電漿處理部3 4 A及箆-φ將走了田μ 〇 / D ^ 弟一電水處理部3 4B之一，俾藉電漿蝕刻 的:$厚/ /I後半導體晶圓41背面而去除機械磨光或研磨 二移除步驟)(ST27)。受損層係以第二具體 例之相同方式移除（ST丨5 )。 方^ ;述二根據第二及第三具體例之半導體裝置之製造 ::安來防止對工作人員造成的風 所需，本具體例品如“酸之錢刻處理 蝕刻處理。如此可、二t π以低成本有效進行 法。 具⑪種以低成本製造半導體裝置之方 顯然本揭示僅供舉 示範圍，經由增加 用，可未.障離本揭示所含教 除了如下申請專利範圍如此：：細1:做出多種變化。因2 揭示之特定細節。 限制之外，本發明非囿限於本 [發明效果]
548742
548742 五、發明說明 (19) 6 夹持部 6 a 抽吸孔 6b 5 6c 冷媒通道 7 矽晶圓 7a 保護帶 9 絕緣體 10 冷媒循環部 11 吸取部 12 南頻產生部 13 壓力控制部 15 電極本體 15a 支持部 15b 氣體供應琿口 15c 氣體供應路徑 16 絕緣體 17 電極元件 18a 框架部 18b 孑L 口部 19 氣體供應部 20 接地部 22 板狀胺曱酸酯發泡體 22a 芯 22b 空隙部 23 基底材料 Φ
91113857.ptd 第23頁 548742 五、發明說明（20) 24 料 漿 溶 液 31 基 底 部 32 晶 圓 殼 體 部 32A 儲 存 匣 32B 儲 存 匣 33 晶 圓 m 送 部 34A 電 漿 處 理 部 34B 電 漿 處 理 部 35 前 置 取 中 部 36 磨 光 部 36a 壁 部 36b 平 台 37 旋 轉 台 37a 晶 圓 夾 持 部 38A 磨 光 部 38B 磨 光 部 39A 晶 圓 ¥m 入 部 39B 晶 圓 出 部 40 洗 滌 部 40a 晶 圓 夾 持 部 40b 洗 滌 噴 嘴 41 半 導 體 晶 圓 41, 塊 狀 半 導 體裝置 42 電 路 圖 樣
91113857.ptd 第24頁 548742 五、發明說明（21) 43 保護帶 44 晶圓壞 45 切晶粒帶 46 切削刀片 47 切槽 48 切槽 51 真空腔室 52 處理腔室 53 下電極 54 上電極 55 電極本體 55a 支持部 55b 管路 55c 管路 55d 吸取路徑 56 爽持部 5 6a 吸取孑L 56b 冷媒通道 56c 冷媒通道 56d 夾持表面 59 絕緣體 60 冷媒循環部 61 真空吸取部 62 高頻產生部
91113857.ptd 第25頁 548742 五、發明說明（22) 63 壓力控制部 65 電極本體 6 5a 支持部 65b 氣體供應琿口 65c 氣體供應路徑 66 絕緣體 67 電極元件 6 8a 框架部 68b 空隙部 69 氣體供應部 70 接地部 90 半導體晶圓處理裝置
91113857.ptd 第26頁 548742 圖式簡單說明 圖1為剖面圖顯示根據本發明之第一具體例之電漿處理 裝置； 圖2 (a)為剖面圖顯示根據本發明之該第一具體例之電極 元件； 圖2(b)為圖2(a)之放大剖面圖； 圖3為根據本發明之第一具體例，製造電極元件之流程 圖； 圖4 (a )、（ b )為視圖顯示根據本發明之第一具體例製造 電極元件之方法； 圖5為視圖顯示根據本發明之第一具體例，電漿處理裝 置之氣體流動分布； 圖6為透視圖顯示根據本發明之第二具體例之半導體晶 圓處理裝置； 圖7為剖面圖顯示根據本發明之第二具體例之半導體晶 圓處理裝置之電漿處理部分； 圖8 (a )、（ b )為剖面圖顯示根據本發明之第二具體例， 於半導體晶圓處理裝置之電漿處理部分之電極元件； 圖9為流程圖顯示根據本發明之第二具體例製造半導體 裝置之方法； 圖1 0 (a )〜（f )為視圖顯示根據本發明之第二具體例製造 半導體裝置之方法製程； 圖1 1 (a)〜（d)為視圖顯示根據本發明之第二具體例製造 半導體裝置之方法製程； 圖1 2為流程圖顯示根據本發明之第三具體例製造半導體
91113857.ptd 第27頁 548742 圖式簡單說明 裝置之方法； 圖1 3 (a )〜（e )為視圖顯示根據本發明之第三具體例製造 半導體裝置之方法製程；以及 圖1 4 ( a )〜（c )為視圖顯示根據本發明之第三具體例製造 半導體裝置之方法製程。 Φ
91113857.ptd 第28頁

Claims (1)

  1. 548742 六、申請專利範圍 1. 一種電 一處理腔 漿處理裝置，包含： 室； 一第一電極，其具有一夾持部用以夾持以矽為主之基板 於處理腔室； 一第二電極，其係設置於第一電極之對向位置，且有一 氣體供給埠口用以供給電漿產生用氣體至處理腔室； 一壓力控 一氣體供 制部，用以減低處理腔室壓力； 應部，用以經由氣體供應埠口，供應含氟及氦 混合氣體作為電漿產生用氣體至處理腔室； 一高頻產生部，用以施加高頻電壓於第一電極與第二電 極間；以及 電極元件欲附著於氣體供應埠口正面， 其中，該 構餘隙構成 其中。 2.如申請 三維網路結 3 ·如申請 作件為一種 形成於其上 4 ·如申請 作件為半導 且位於半導 5. —種於 電極元件具有三維網路結構，且該三維網路結 多數不規則路徑，用以讓電漿產生用氣體通過 專利範圍第1項之電漿處理裝置，其中，形成 構之材料含氧化铭。 專利範圍第1項之電漿處理裝置，其中，該工 以矽為主之基板，其帶有藉機械磨光及研磨而 之受損層，以及該受損層係藉電衆#刻去除。 專利範圍第1項之電漿處理裝置，其中，該工 體晶圓，其具有電路圖樣形成於一表面側上， 體晶圓背面之受損層係藉電漿蝕刻去除。 電漿處理裝置之電漿處理方法，該電漿處理裝
    91113857.ptd 第29頁 548742 六、申請專利範圍 置包含：一 處 夾持以矽為主 於第一電極之 體至處 著於其 室壓力 氟及氦 南頻產 間’該 施加 路結構 產生電 藉該 6 ·如 作件為 形成於 理腔室 正面之 ，一氣 混合氣 生部， 方法包 南頻電 餘隙構 漿，以 產生的 申請專 一種以 其上之 7. 如申請專 作件為半導體 且位於半導體 8. —種具有 置之製造方法 一電路圖樣 路圖樣於半導 一保護帶黏 理腔室 之基板 對向位 之氣體 電極元 體供應 體作為 用以施 含下列 壓於第 成的不 及 電漿蝕 利範圍 矽為主 受損層 利範圍 晶圓 ’ 晶圓背 電路圖 ，包含 形成步 體晶圓 貼步驟 ，一第一電極 於處理腔室， 置，且包括一 供給埠 件，一 部，用 電漿產 加局頻 步驟： 口以及 壓力控 以經由 生用氣 電壓於 一電極與第二 規則路徑吹出 ，其具有一夾持部用以 一第二電極，其係設置 用以供給電漿產生用氣 一具有三維網路結構附 制部，用以減低處理腔 氣體供應埠口，供應含 體至處理腔室，以及一 第一電極與第二電極 電極間，同時由三維網 電漿產生用氣體，藉此 刻夾持於第一電極之半導體晶圓。 第5項之電漿處理方法，其中，該工 之基板，其帶有藉機械磨光及研磨而 ，以及該受損層係藉電漿蝕刻去除。 第5項之電漿處理方法，其中，該工 其具有電路圖樣形成於一表面側上， 面之受損層係藉電漿蝕刻去除。 樣形成於半導體元件表面之半導體裝 驟，該步驟形成多數半導體元件之電 表面上； ，該步驟黏貼保護帶於已經有電路圖
    \\326\2d-\91-09\91113857.ptd 第30頁 548742 六、申請專利範圍 樣形成於其上之半導體晶圓表面； 一磨光步驟，該步驟係以機械方式磨光及減薄半導體晶 圓背面； 一洗滌步驟，洗滌以機械方式如此磨光之半導體晶圓背 面，以及去除於磨光步驟產生之磨光粉塵； 一受損層移除步驟，該步驟係電漿蝕刻於洗滌步驟經洗 滌之半導體晶圓背面，藉此移除於機械磨光產生之受損 層； 一切晶粒帶黏貼步驟，該步驟撕離保護帶以及黏貼切晶 粒帶於半導體晶圓背面上；以及 ' 切晶粒步驟5將有切晶粒帶黏貼其上之半導體晶0切 割及分成半導體元件單元， 其中，該受損層移除步驟使用一種電漿處理裝置，該裝 置包含一第一電極，其以夾持表面夾持半導體晶圓，且以 氣密方式黏貼至保護帶；以及一第二電極，其係平行該夾 持表面且具有三維網路結構位於夾持表面之對向位置，以 及藉施加於第一電極與第二電極間之高頻電壓產生的電漿 進行電漿蝕刻，同時由三維網路結構之餘隙形成的不規則 路徑供給電漿產生用氣體。 9.如申請專利範圍第8項之半導體裝置之製造方法，其 中，該第一電極經冷卻，讓保護帶以氣密方式黏貼至夾持 表面，因而不會因電漿產生之熱而被加熱損傷。 1 0.如申請專利範圍第8項之半導體裝置之製造方法，其 中，該電漿產生用氣體為含有氟氣及載氣之混合氣體。
    91113857.ptd 第31頁 548742 六、申請專利範圍 11. 如申請專利範圍第1 0項之半導體裝置之製造方法， 其中，該載氣為氦。 12. —種具有電路圖樣形成於半導體元件表面之半導體 裝置之製造方法，包含： 一電路圖樣形成步驟’該步驟形成多數半導體元件之電 路圖樣於半導體晶圓表面上； 一種切晶粒帶黏貼步驟，該步驟黏貼切晶粒帶至半導體 晶圓之有電路圖樣形成其上之背面； 一形成切槽之步驟，該步驟係將半導體晶圓於黏貼至切 晶粒帶之半導體晶圓表面上分割成為半導體元件單元； 一保護帶黏貼步驟，黏貼保護帶至設置有切槽之半導體 晶圓表面； 一磨光步驟，以機械方式磨光及減薄半導體晶圓背面 ，使其厚度到達切槽，如此將半導體晶圓分割成為半導體 元件單元； 一洗滌步驟，使用液體洗滌經過機械磨光且被分割後之 半導體晶圓背面，以及去除於磨光步驟產生之磨光粉塵； 以及 一受損層移除步驟，該步驟係電漿蝕刻於洗滌步驟經洗 滌之半導體晶圓背面，藉此移除於機械磨光產生之受損 層， 其中，該受損層移除步驟使用一種電漿處理裝置，該裝 置包含一第一電極，其以夾持表面灸持半導體晶圓，且以 氣密方式黏貼至保護帶；以及一第二電極，其係平行該夾
    91113857.ptd 第32頁 548742 六、申請專利範圍 持表面且具有三維網路結構位於夾持表面之對向位置，以 及藉施加於第一電極與第二電極間之高頻電壓產生的電漿 進行電漿蝕刻，同時由三維網路結構之餘隙形成的不規則 路徑供給電漿產生用氣體。 1 3.如申請專利範圍第1 2項之半導體裝置之製造方法， 其中，該第一電極經冷卻，讓保護帶以氣密方式黏貼至夾 持表面，因而不會因電漿產生之熱而被加熱損傷。 1 4.如申請專利範圍第1 2項之半導體裝置之製造方法， 其中，該電漿產生用氣體為含有氟氣及載氣之混合氣體。 1 5.如申請專利範圍第1 4項之半導體裝置之製造方法， 其中，該載氣為氦。
    91113857.ptd 第33頁
TW091113857A 2001-06-25 2002-06-25 Plasma treating apparatus, plasma treating method and method of manufacturing semiconductor device TW548742B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001190973A JP2003007683A (ja) 2001-06-25 2001-06-25 プラズマ処理装置
JP2001231469A JP2003045835A (ja) 2001-07-31 2001-07-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW548742B true TW548742B (en) 2003-08-21

Family

ID=26617479

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091113857A TW548742B (en) 2001-06-25 2002-06-25 Plasma treating apparatus, plasma treating method and method of manufacturing semiconductor device

Country Status (5)

Country Link
US (1) US7074720B2 (zh)
KR (1) KR100841038B1 (zh)
DE (1) DE10296931T5 (zh)
TW (1) TW548742B (zh)
WO (1) WO2003001558A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003130048A (ja) * 2001-10-26 2003-05-08 Nsk Ltd 転がり軸受の寿命予測方法、寿命予測装置、寿命予測装置を使用した転がり軸受選定装置、プログラム及び環境係数決定方法
JP2005166925A (ja) * 2003-12-02 2005-06-23 Tokyo Seimitsu Co Ltd ウェーハ加工方法およびウェーハ加工装置
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
DE102004029959B4 (de) * 2004-06-21 2010-08-19 Infineon Technologies Ag Gasdurchlässige Plasmaelektrode, Verfahren zum Herstellen der gasdurchlässigen Plasmaelektrode und Parallelplatten-Reaktor
JP2007012788A (ja) * 2005-06-29 2007-01-18 Elpida Memory Inc 半導体装置の製造方法
WO2010149762A2 (en) * 2009-06-25 2010-12-29 Imec Biocompatible packaging
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
CN105097487B (zh) * 2014-05-16 2018-08-24 北京北方华创微电子装备有限公司 一种晶圆背面减薄工艺
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP2018133505A (ja) * 2017-02-17 2018-08-23 株式会社ディスコ プラズマエッチング方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721460A (en) * 1970-12-17 1973-03-20 Rohr Corp Jet engine to air inlet duct flexible joint aircraft
BE789836A (fr) * 1971-10-26 1973-02-01 Koppers Gmbh Heinrich Dispositif pour relier deux recipients, tuyauteries, etc. soumis a des pressions et/ou temperatures elevees, en particulier pour relier un rechauffeur d'air au puits situe a cote
JPS586134A (ja) * 1981-07-03 1983-01-13 Seiko Epson Corp プラズマエツチング装置
US4445332A (en) * 1982-03-24 1984-05-01 Caterpillar Tractor Co. Hydraulic hose assembly and method
US4664858A (en) * 1984-08-21 1987-05-12 Kurosaki Refractories Co., Ltd. Manufacturing method of a ceramics body having through holes
JPS61278144A (ja) 1985-06-01 1986-12-09 Anelva Corp プラズマ処理装置
US4746148A (en) * 1987-02-27 1988-05-24 Flexonics Inc. Limiting structure for axial expansion joint
JPS63282179A (ja) 1987-05-12 1988-11-18 Nippon Steel Corp 多孔質セラミックスの製造方法
US5145215A (en) * 1991-04-26 1992-09-08 Senior Engineering Investments, B.V. Flexible coupler apparatus
JP2837993B2 (ja) 1992-06-19 1998-12-16 松下電工株式会社 プラズマ処理方法およびその装置
DE19505906A1 (de) * 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
JP3959745B2 (ja) * 1995-04-07 2007-08-15 セイコーエプソン株式会社 表面処理装置
US5992896A (en) * 1995-12-08 1999-11-30 Senior Engineering Investments Ag Flexible coupler apparatus
JP3570814B2 (ja) * 1996-03-15 2004-09-29 三恵技研工業株式会社 可撓継手
BR9806961A (pt) * 1997-01-17 2000-03-21 Senior Eng Investments Aparelho acoplador flexìvel.
DE19706191A1 (de) * 1997-02-18 1998-08-20 Witzenmann Metallschlauchfab Gelenkiges Verbindungselement für Rohrteile
US5957504A (en) * 1997-04-10 1999-09-28 Senior Engineering Investments Ag Exhaust manifold attachment apparatus
US6464257B1 (en) * 1997-04-10 2002-10-15 Senior Investments Ag Vibration decoupler apparatus
JP3695184B2 (ja) * 1998-12-03 2005-09-14 松下電器産業株式会社 プラズマエッチング装置およびプラズマエッチング方法
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
US6109661A (en) * 1999-04-16 2000-08-29 Senior Engineering Investments Ag Flexible coupler apparatus
KR200222734Y1 (ko) * 2000-10-11 2001-05-15 주식회사디엔브이 자동차 배기관용 연결구
US6568715B2 (en) * 2001-05-17 2003-05-27 Senior Investments Ag Vibration decoupling exhaust connector
JP2003007682A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プラズマ処理装置用の電極部材

Also Published As

Publication number Publication date
US7074720B2 (en) 2006-07-11
KR20040017815A (ko) 2004-02-27
US20020197877A1 (en) 2002-12-26
KR100841038B1 (ko) 2008-06-24
WO2003001558A1 (en) 2003-01-03
DE10296931T5 (de) 2004-10-14

Similar Documents

Publication Publication Date Title
US7498239B2 (en) Wafer processing method
CN100375262C (zh) 基板的支承板以及支承板的剥离方法
KR102541126B1 (ko) 정전 흡착 척, 그 제조 방법 및 반도체 장치의 제조 방법
TWI746645B (zh) 半導體裝置的製造方法和半導體製造裝置
TW548742B (en) Plasma treating apparatus, plasma treating method and method of manufacturing semiconductor device
US20080064187A1 (en) Production Method for Stacked Device
JP2004510334A5 (zh)
TW201246335A (en) Method and apparatus for plasma dicing a semi-conductor wafer
CN101981654B (zh) Soi基板的制造方法
WO2007091670A1 (ja) ウェーハ加工装置及び方法
CN107591321A (zh) 元件芯片的制造方法
JP4416108B2 (ja) 半導体ウェーハの製造方法
US20120252212A1 (en) Processing method for wafer having embedded electrodes
US10790192B2 (en) Wafer processing method
CN109082623B (zh) 一种干法刻蚀下部电极表面凸点的制作方法
US20220028723A1 (en) Carrier plate removing method
JP2011222608A (ja) 半導体基板の薄肉研削方法およびそれに用いる半導体基板の薄肉研削加工装置
KR20050053314A (ko) 웨이퍼 가공 방법 및 웨이퍼 가공 장치
TWI782189B (zh) 剝離方法
JP2012216565A (ja) 半導体ウエーハの加工方法
JP2004022899A (ja) 薄シリコンウエーハの加工方法
TWI822984B (zh) 積層器件晶片之製造方法
JP2004186430A (ja) 半導体ウェーハの加工方法
JP2001315060A (ja) ドレッシング砥石及びその製造方法
JP2003045835A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees