TW544903B - Semiconductor component with at least one semiconductor chip on a base chip serving as a substrate and method of production the said component - Google Patents

Semiconductor component with at least one semiconductor chip on a base chip serving as a substrate and method of production the said component Download PDF

Info

Publication number
TW544903B
TW544903B TW091108980A TW91108980A TW544903B TW 544903 B TW544903 B TW 544903B TW 091108980 A TW091108980 A TW 091108980A TW 91108980 A TW91108980 A TW 91108980A TW 544903 B TW544903 B TW 544903B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
contact
base
base wafer
Prior art date
Application number
TW091108980A
Other languages
English (en)
Inventor
Holger Huebner
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW544903B publication Critical patent/TW544903B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

544903 五、發明説明（
本發明係有關於具有在作A 名隹作為如同基材之基礎晶片上之£ 少一半導體晶片之半導體亓彼 上之至 牛。本發明亦有關用以A此 類型半導體元件之方法。 衣仏此 吕午多半導體元件係包含必項 /、由不同技術產生的電路雯件 。例如，邏輯電路是與記愔卿r兩 7 、心紅电路組合。邏輯電路需要不 同於簡單結構記憶體晶片的製 ^ φ ^ κ ^ τ〜私序。一類似情況是應用 在電源開關及其驅動組合的—情況。此類型的元 件是以例如兩包裝的積體電路而在一基材上二 等晶片之中一晶片然後包 文衣3亥 .^ ^ j如σ己1體，而另一積體電路 係包含驅動的所有元件。積體電路的電連接是經由其肝 生。然而，在此原理基礎上製造的半導體元件是相^大: 而且在他們製造時需要大量製程步驟。 田 或者’對於在單一半導體基材形成所有電路元件是已知 的。雖然統一半導體基材的所有電路零件的-半導體元件 需要較小空間，但是對於製程是複雜且製造上較昂貴。 本發明的目的是要指定具有由不同技術製造^少兩功 能電路之半導體元件1配置是以儘可能簡單與便 。此外’帛以製造以簡單方式使用的此類型半導體元 方法亦說明。 這些目-的是由申請專利範圍第！與12項之特徵達成。 的優點改良可從申請專利範圍顯現。 本發明係提議具有在作為如同基材之基礎晶片上之至I 一半導體晶片之半導體元件。在此情況，該至少一+導= 晶片與該基礎晶片具有金屬接觸區域。在此情況，該 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公 4- 544903 A7 一 _ ..... ....B7 五、發明説明（2 ) ' -- 一半導體晶片是以該至少一半導體晶片與該基礎晶片的相 互指定接觸區域是彼此面對的一方式，且該等相互面對接 觸區域是以一電傳導方 <，而與該基礎晶片排列。在該至 > 一半導體晶片的一相對接觸區域與連接到該基礎晶片的 接觸區域之間的距離在此情況是小於1〇微米。以便宜與簡 單製造之一半導體元件可透過包含經由一第一技術所製造 疋件的基礎晶片達成，而該至少一半導體晶片是包含經由 一第二技術製造的元件。 因此，本發明提議半導體晶片是在兩階層上堆積的一 半導體几件。此配置適於涵蓋需要不同技術積體電路的 瑕普通應用。根據本發明，該至少一半導體晶片與該基 礎晶片是以彼此”面對面"接觸方式製造。結果，在這 兩積體電路之間的所有必需接觸的製造可透過一簡單方 ’法步驟達成。 如必需’複數個半導體晶片亦在該基礎晶片上安裝及接 觸。半導體晶片然後是在該基礎晶片上彼此緊鄰配置。 在一較佳改良方面，基礎晶片具有大於半導體晶片或複 數個半導體晶片的表面區域内容。在此情況，與半導體元 件外部接觸的接觸元件是在未覆蓋的基礎晶片區域上提供 。该等接觸元件是以例如接合填料形成。這些然後可用於 經由接合線而將半導體元件接合於半導體元件安裝的一基 材對應接觸元件。 根據本發明，只有基礎晶片具有接觸元件。對照下，安 裝在基礎晶片上的半導體晶片沒有此接觸元件。電連接到 本紙張尺度適用 f^WW^(CNS) Α4^(2Γ〇'χ297^) 544903 五、發明説明（ 外部是經由基礎晶片及其接觸元件而建立。事實上 礎晶片上安裝的至少一半導曰 、 土 … 守體日日片疋沒有接觸元件允許本 導體晶片製作成非常小。此使曰 _ m 月匕隹日日®上相當增加區 域利用。此外，可省卻每個積體電路的個別包裝方式。盘 彼此接觸的積體電路能適應單一包裝。 裝 提供外部接觸的接觸元件的表面區域内容最好是大⑽ 由基礎晶片與至少一半導體晶片電連接的接觸區域的表面 區域内容。結果，既然只有相當少的大接觸元件必須在基 礎晶片上提供，所以可確保半導體元件的區域與體積最佳 化利用。既然半導體晶片與基礎晶片用是彼此，,面對面" 接觸，所以非常小的接觸區域可於此提供。 根據本發明的觀點，基礎晶片係包含區域密集結構，而 該至少-半導體晶片係包含複雜邏輯結構。在此情況，既 然每個晶圓的基礎晶片的一較低率不是決定性，所以基礎 晶片包含由較不昂責技術製造的元件。基礎晶片係包含例 如開關、ESD結構、匯流排線、測試電路、感測器等。結 果可表示在其上安裝的一半導體主動智慧型基材。基礎晶 片最好儘可能具有一些金屬階層，以使製造簡單與便宜。 對照下，半導體晶片係包含複雜的邏輯結構，且具有大 量的金屬階層。既然此類型半導體晶片的製造是更複雜， 且結果是更昂貴，所以要儘可能是這些半導體晶片較小。 容許於提議的半導體元件的需要是可達成。 在本發明的進一步發展中，該至少一半導體晶片可以是 薄的。此可在所有南度產生一最佳化半導體元件。 -6 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544903 、發明説明（ 在另-改良方面’假設半導體晶片是以兩或多個層晶片 層形成，該晶片堆疊最好是以三度空間積體系統形成。此 允许以相當小的體積實施高度複雜的積體電路。以三度空 間積體系統形成的晶片堆疊可例如從wo 96/()1497獲知。此 文獻亦描述此類型晶片堆疊的製造方法。 在積體電路接觸區域之間的電與機 已知的擴散·焊接技術（s〇LID)方法達成。隨著此連接技術 ，小於丨〇微米的距離可達成。在較佳具體實施例的情況中 2此距離只是最多一半大小，或最好是四分之一大小。在2 微米接觸區域之間具同時高度接觸密度的一典型距離結果 是可達成。 除了接觸區域之外，若要在整個表面區域上達成連接， 至少一半導體晶片是接合到基礎晶片、或除了金屬接觸區 域之外尚提供至少一進一步金屬區域，該進一步金屬區域 是在相同方法步驟中焊接到相對配置的進一步金屬區域， 其中接觸區域亦是以一電傳導方式而彼此連接。此是透過 擴散焊接的指定方法而發生。結果，在接觸區域之間的電 傳導連接是在至少一半導體晶片與基礎晶片上產生，而且 同日寸，對應的連接是在最初提供給機械連接的進一步金屬 區域之間產生。假設一額外電功能的進一步金屬區域亦可 考慮。進一步金屬區域然後能當作一額外電線位準使用。 在一連續進一步金屬區域的情況中，它可假設是在基礎晶 片的電元件與至少一半導體晶片之間的一屏壁層功能。此 使它能以一簡單方式將彼此連接的積體電路元件解耦合。 ^紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公------- 544903 A7
對技柄r々 " 乂 一半導體晶片與基礎晶片的相 代替擴散-焊劑展， 如 、、二由^接球提供電接觸而連接。在此情 /兄，在至少一丰暮顺曰 奴曰曰片與基礎晶片之間最好有一填物 層’该區域外邮Θ丄 疋接觸區域及/或進一步金屬區域佔據 ’以提供配置上的銪π i U < 、卜钱械穩定性。此填物層是已知為，，下 4填料"。 根據上述製造本墓_ α 牛v 兀件的本發明方法係包含下列步 * 在晶圓位準上，接觸區域是分別在半導體晶片與基礎晶 " 在下步騄中’即是在基礎晶片上安裝積體電 的半導體晶片是從晶圓組件個別分開。隨後，在每個基 楚曰B片的至乂半導體晶片是以該至少一半導體晶片與基 礎曰曰片的相互指定接觸區域是彼此面對的此一方式、及相 互面對接觸區域是以一電傳導方式彼此連接而達成接觸。 在此之後，該組㈣包含至少—半導體晶卜而且該基礎 晶片是個別從晶圓分開。例如不同金屬化層沉積、石版印 :、结構形成等的所有預處理步驟能以相同於晶圓製程的便 宜方式實施。在上述傳導方法步驟之後，積在另一者頂端 上配置的積體電路可包裝或直接安裝在一基材上。 在此情；兄，接觸區域的建立係包含一附著性層、擴散阻 障層及一可焊接金屬層的一連串結構金屬層應用。可焊接 金屬層最好是透過濺射或電化學增強而應用。接觸最好 是在焊接操作期間透過運用一接觸壓力而在基礎晶片上使 用半導體晶片達成。先前提到的擴散-焊接方法最好是用 -8- 544903 A7 -—------ B7 五、發明說明—) 〜 ——- 於此。 根據本發日月料導體元件範㈣更詳細描述是在下圖提 供’其中： 圖1係根據本發明而顯示半導體元件的一第一具體實施 例； 〆、、 圖2a是在接觸與在-基礎晶片上的半導體晶片達成之前 根據本發明的半導體元件而顯示一第二具體實施例； 圖孔係顯示圖2a的基礎晶片的另一結構； 圖3係顯示在不同方法步驟期間的基礎晶片的接觸區域鱼 金屬元件應用； 、 圖4係顯示在不同方法步驟期間的基礎晶片的 用的一第二具體實施例； 圖5係顯示基礎晶片的接觸區域與金屬區域應用的一第三 具體貫施例；及 圖6係顯示基礎晶片的接觸區域與進一步金屬區域應用的 一第四具體實施例。 圖1係根據代表性本發明而顯示半導體元件的一第一具體 A苑例。一半導體晶片20是在一基礎晶片10上配置。基礎 曰曰片10與半導體晶片2〇的每一個具有接觸區域。半導體晶 片20是以互相指定接觸區域是彼此面對，且以一電傳導= 式彼此連接的一方式而對準基礎晶片排列。具指定接觸區 域的電接觸是經由焊接球3〇而在圖丨的情況產生。這些是位 在相對接觸區域之間，且在每個情況是將他們焊接。若要 達成較大機械健全性，中間空間是使用一填物層3]填滿。 本紙張尺度適用中國國家標準(CNS) A4《i^1〇X297公釐 五、發明說明（ 攸圖1—可看出，基礎晶片遠大於半導體晶片。在此情況 无母個晶圓的基礎晶片較小比率不會如此嚴重，所以 1晶片最好是由不昂貴的技術產生。例如，基礎晶片可 =:開關' ESD結構、匯流排、測試電路與感測器。在與 半導體晶片2〇的相同端上，接觸元件12是在基礎晶片1〇1 配置，只有一接觸元件12是在圖1的橫載面表示提供。接觸 凡件12是以較大於接觸區域達成’且用於製造與半導體元 件的外部接觸。例如，一接合線是連接到接觸元件& 根據本《明的半導體兀件的優點是’透過較昂貴技術產 生的半導體晶片2〇不需要具有任何大接觸元件。此特別允 許達成半導體晶片20的小區域。此造成增加在晶圓中利用 的區域攸圖1亦可看出，在製造與基礎晶片^ 〇進行電接觸 之前:半導體晶片20亦不必須封裝在一包裝。接觸是以，，面 對面’'製成。在基礎晶片與半導體晶片2〇之間建立接觸之後 ，使用一包裝將組件圍繞是想得到的。如圖丨所示’配置亦 可機械式直接連接到基材是理所當然的。 圖2 a係根據代表性本發明而顯示半導體元件的一第二具 體實施例。此特徵是電與機械式連接的特別簡潔及便宜 法。電與機械式連接是透過下述的擴散_悍接方法（固態程序 )而在圖2的範例中發生。 一連串結構金屬層是運用在基礎晶片1〇與半導體晶片Μ 的表面。金屬層係包含一連•附著性層、擴散阻障層與焊 接金屬表面。例如，一50到1〇0毫微米厚丁iW(鈦鎢）層 10 00到2000¾微米厚銅（Cu)層可提供。在此情況，丁iw層是 544903
缸合擴散阻障層與附著性層的性f。應料透過濺射或電 流強化而發生。為了整個清楚的緣故，只有接觸區域η、 2 1形式的化些層結果是在圖2a表示。接觸區域1 1，2 1是經由 金屬板貫通孔15, 25而與相對接觸填料14, 24接觸，其中相 對接觸填料14, 24分別是基礎晶片1〇或半導體.晶片㈣最上 面金屬層。而且，例如5〇〇到1〇〇〇毫微米厚，且由錫㈣組 成的一薄焊劑層是在這些接觸區域叫21之-接觸區域上 沉積。此焊劑層必須是薄的，以致於相鄰金屬*會在擴散 '焊接操作期間的氣相形成中耗用。 为要進行接觸，半導體晶片2〇與基礎晶片1〇是放置在另 -個的頂端上’且他們的接觸區域u，21調整是與彼此有關 ，而且隨後彼此焊接。此最好是使用一接觸壓力（例如3巴） 發生。此可達成一特殊良好的連接。 21相同的方法中，進一步金屬區域13 在與接觸區域11， 而可主要用於改善機械式連接。然而’將進一步金屬區域 13, 23當作一额外電線位準使用亦是理所當然的。 23是分別在基礎晶片與半導體晶片2〇上產生。進一步金屬 區域丨3, 23是透過增加在兩積體電路之間焊接的再舖裝大小 此連接方法的優點從上述可更顯然。在半導體晶片2〇與 基礎晶片10之間的機械接觸是實際上在整個表面區域上發 生。除了接觸_n，21之外的進一步金屬區域是當作額;卜 連接區域使肖。除了較大機械強度之外’他們可確保改善 熱傳導。一方面，進一步金屬區域可使用，以實施一額二 電功能（配線位準）’但是在另一方面，在整個表面區域上透 -11 -
544903 A7
過儘可能遠離提供的一形成而將在半導體晶片2〇與基礎晶 片1 〇的電路令件解耦合。與半導體元件的外部接觸只經由 基礎晶片達成。透過更昂貴技術製造的半導體晶片20不再 ^要任何接合墊。此可在區域利用上達成相當增加，特別 是在半導體晶片20的小晶片區域情況。此外，一包裝準備 不再需要。 既然與相對上面金屬區域（分別是接觸墊丨4和24)的接觸 不是透過具100x100平方微米大小的習慣焊接表面達成， 所以半導體晶片與基礎晶片1〇只需要一小表面區域，依 傳統焊接球情況的需要，但是係透過小的而鍍金穿孔以 =這些具有一表面區域，且該表面區域係對應前端鍍 金穿孔的表面區域。在此情況，面積需要是大約k丨平方 ，米。既然穿孔在晶圓製程期間已打開，所以這些鍍金 穿孔可以很小。在稍後製程期間，只需要使用便宜的接 觸石版印刷術。 在基礎晶片10和半導體晶片20之間的，，面對面"接.觸實際 允許半導體晶片20的整個晶片區域用於機械固定，而不管 接觸區域數量。如果接觸是使用焊接球達成，這些可用於 機械連接。使用焊劑隆起部分造成接觸的進—步金屬區域 準備將導致最上面金屬層對空間需求的增加，此是接觸墊 1 4和24配置的金屬層。 相較於焊接球的使用，當使用擴散·焊接方法時，接觸區 域11，2!可使用彼此較高密度放置。在兩接觸區域之間的平 均距離只需要30微米，允許實施每平方公分超過W娜個 -12- 544903 A7 B7
五、發明說明（10 接觸。 ”面對面，’接觸亦在基礎晶片10與半導體晶片2〇之間提供 短連接路徑。結果，短信號傳輸時間、脈衝的小散布、與 連接線的較小雜散電容是可能發生。此可減少可能提供的 電力驅動的功率需求。這些結果能以較小達成，進一步減 少電路的晶片區域與熱發展。事實上，基礎晶片與半導體 晶片發揮彼此緊㈣合的功能’此表示亦只適在基礎晶片 上提供ESD結構。 如前述，與半導體元件的外部接觸是經由接觸元件12達 成。在圖2a顯示的具體實施例中，接觸墊12a是配置與接觸 墊14相同階層的最上面金屬層。為了當接觸區域丨丨與金屬 區域13應用時，接觸元件12a未覆蓋，打開的接觸元件12& 在預處理期間必須無遮蓋。 或者’接觸元件1 2亦能以對應接觸區域1 1或進一步金屬 區域13的一方式而形成。結果，接觸元件12亦可位於基礎 曰曰片10的主要端上。有關基礎晶片的最上面金屬層1 2 a的接 觸然後可經由鍍金穿孔15發生。在圖2b表示的此不同情況 ，接觸元件1 2的空間需求會明顯減少。 圖3係顯示在方法的兩不同階段中的基礎晶片1〇的接觸區 域1 1與金屬區域1 3製造的截面圖。開始點是錢金層穿孔j 5 到最上面金屬層的一整個處理晶圓，即是接觸墊丨4已打開 。如第一步驟所示，一阻障層1 7與一金屬層1 8是透過濺射 及/或電極沉積而在整個表面區域上沉積。此在稍後金屬層 的位置上接著是一電阻3 3的石版印刷應用，即是接觸區域 -13 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544903 i、發明説明（w 11或金屬區域13。在圖右顯示的下—步驟中，金屬層_ ^未由電阻33覆蓋的位置區域上蝕刻除。蝕刻能以渴式化 干執行。在此情況，由下切除部分可透過一對應光罩容許 而補償。此表示石版印刷術步驟必須好於最後結構。或者 j如果適當的非等方向性’-電漿蝕刻便可執行，而無需 將結構擴充。 圖4係顯示進一步可能的方法，其中該接觸區域Η與進一 =金屬區域13是經由電沉積而應用。由例如Tiw、丁^丁^合 至或一Ta/TaN合金組成的一阻障層及一大約ι〇〇毫微米厚度 銅籽晶層19是須|射到它整個表面區域上的基礎晶片的主 動端。此是接著表示後面隔離溝渠的一負石版印刷術。這 些是透過電阻網33表示。隨後，在電阻牆33之間的區域是 使用銅填滿的化學產生的電流（如圖4右邊的顯示）。下一步 驟是電阻牆33的移除。在電阻網33配置的區域中，籽晶層 19與阻障層17是在—進—步步驟中㈣除。此能以濕式化 學或一電漿蝕刻方法執行。 此私序的優點是石版術不需要任何容許。結構可正確再 生。結果，石版印刷術亦可使用’而不是接觸石版印刷術 。此允許節省光罩的成本及提高處理可信度。結果，後者 是能以低成本達成的較正確且是較佳方法。 為了要在基礎晶片與半導體晶片之間接觸，一焊劑層必 須額外運用在一或另一層的接觸區域。此焊劑層是在經由 一電化學步驟移除電阻網33之前或之後應用。如果烊劑層 是在已知為電阻去除的電阻網移除之前應用，Sn/pb<Sn/Ai 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） -14- 544903 A7 B7 五、發明説明（12 ) " ' 合金的焊劑合金便可使用。 應^接觸區域丨丨與進一步金屬區域13的一第三方法是在 圖5 “示阻P导層1 7與金屬層i 8是經由光石版光罩3 4而相 繼濺射或熱氣相沉積。為了此目的，χ_光石版光罩具有網 3 3 ,且該等網35是在稍後形成隔離溝渠的位置上配置。阻 障層17應被濺射，因為較佳的附著性。在此方法的情況， 它必須確保在X-光石版印光罩34與基礎晶片1〇之間的一小 距離要被維護。此外，原子材料的適當調整必須確保。 接觸區域11與進一步金屬區域13製造方式的一第四變化 是在圖6顯示。覆蓋後面隔離溝渠的一電阻光罩^是在基礎 晶片10建立。電阻光罩應該具有重疊電阻邊緣或負由下切 除部分側面。此可透過一適當暴露量、一雙層電阻技術或 透過將ι阻上表面變硬而達成。金屬層17, 18隨後是透過濺 射及熱氣相而沉積。在此情況，於電阻光罩上成長的一部 分層是在電阻光罩移除期間洗去。圖6描述的方法是已知為 ’’升起π。 在經由一 X-光石版印刷術光罩期間及在升起期間，焊劑 合金亦可產生，在於金屬層17, 18是以一適當厚度而於一層 的頂端上應用另一層，假設他們然後是在氣相形成中連帶 包括’而且當此在半導體晶片與基礎晶片之間產生接觸的 稍後處理期間發生時，便混合在一起。 ‘ 在電阻光罩33應用之前，阻障層亦先應用在整個表面區 域。在電阻光罩3 3移除之後，位於隔離溝渠的阻障層丨7區 域必須隨後以濕式化學或經由電漿蝕刻移除。 -15- 本紙張尺度適用中國國家標準^^^❼Α4規格(210Χ 297公釐) 544903 A7 B7 五、發明説明（13 圖是在數個範例的基礎上描述，其中只有一半導體晶片 20是運用在一基礎晶片1〇。它同樣是在本發明的範圍内， 可將緊鄰彼此的複數個半導體晶片2〇應用到一基礎晶片10 。半導體晶片2 0在他們的後面可以（但是不必須）是薄的。在 半導體晶片2〇運用在基礎晶片1〇之後，後面的薄處理是透 過一研磨操作而執行。半導體晶片20亦能以兩或多個層的 晶片堆疊形成，該晶片堆疊是以三度空間積體系統方式形 成0 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544903 A7 B7 五、發明説明（14 ) 參考數字清單 10 基礎晶片 11 接觸區域 12 接觸元件 13 金屬區域 14 接觸墊 15 鍍金穿孔 16 隔離溝渠 17 阻障層 18 金屬層 19 米子晶層 20 半導體晶片 21 接觸區域 22 23 金屬區域 - 24 接觸墊 25 鍍金穿孔 26 隔離溝渠 30 焊接球 3 1 填物層 . 32 焊接層 33 電阻 34 X-光石版印刷光罩 35 網· -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)

Claims (1)

  1. 544903 A8 B8 C8 中請專利範圍 .一種具作為如同基材之基礎晶片（1〇)上之至少一半導體 晶片（20)之半導體元件，其中·· -该至少一半導體晶片（2〇)與該基礎晶片（1〇)具有金屬 接觸區域（1 1，2 1)， 。亥至少一半導體晶片是以該至少一半導體晶片與該 基礎s曰片的相互指定接觸區域是彼此面對，且該等相互 k 面對接觸區域以一電傳導方式而彼此連接的此一方式而 與該基礎晶片排列， 在。亥至少一半導體晶片（2〇)的一相對接觸區域（21)與 達接到該基礎晶片（10)的接觸區域（π)之間的距離是小於 10微米， 垓等基礎晶片係包含經由一第一技術製造的元件， 及 訂
    -該至少一半導體晶片係包含經由一第二技術製造的 元件。 2如申請專利範圍第1項之半導體元件’其中該基礎晶片 (1〇)具有大於該半導體晶片⑽或複數個半導體晶片的表 面區域内容，該等接觸元件（12)是用於與在未覆蓋的基 礎晶片區域提供的半導體元件的外部接觸。 3. 如申請專利範圍第丨或2項之半導體元件，該等接觸元件 02)的表面區域内容是大於接觸區域（"，12)的表面區域 内容。 4. 如申請專利範圍第1或2項之半導體元件，其中該基礎晶 片（10)係包含區域密集結構。
    6.申請專利範圍 如申請專利範圍第1或2項之半導體元件 半導體晶片（2G)係包含複雜的邏輯結構。 如申請專利範圍第1或2項之半導體元件 半導體晶片（20)是薄的。 如申請專利範圍第1或2項之半導體元件— 晶片（2〇)是兩或多個層的—s Ma κ…口胆 一在〜 噌的曰曰片堆甓，該晶片堆疊是以 二度二間積體系統形成。 如申請專利範圍第!項之半導體元件，其中該 體晶片^)與該基礎晶片⑽具有進—步金屬區域⑴， 及等進一步金屬區域是彼此相對配置，而且呈有 於一相對接觸區域⑴，12)的表面區域内容，且這些進 步金屬區域是彼此永久連接。 如申請專利範圍第8項之半導體元件，其中該等進一步 屬區域（13, 23)是透過-焊劑（32)而彼此永久連接。 他如申請專利範圍第！或2項之半導體元件， 一半導體晶片（2G)與該基礎晶片⑽的相對接觸區域（1 2 1)之間的電接觸是經由焊接球（30)而產生。 η.如申請專利範圍第lst2項之半導體元件，其中在該至/ 一半導體晶片（2 〇)與該基礎晶片（i 〇)之間具有一填物層 (3 1)。玄等區域外部是由接觸區域〇 1，2丨）及/或該等進一 步金屬區域（13, 23)佔據。 12. —種製造如申請專利範圍第丨至n項中之任一項之半導體 元件之方法，其中： -在該晶圓階層上，該等接觸區域（1丨，21 ; 13，23)是 9. -19 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公 其中該至少 其中該至少 其中該半導體 大 金 少 少 544903 A8 B8 C8 D8 六 、申請專利範園 分別在該等半導體晶片（2〇)與該等基礎晶片（叫上建立， -a亥等半導體晶片（2〇)是從該晶圓組件個別分開， •在每個基礎晶片（1〇)上的至少一半導體晶片(2〇)是以 σ玄至^ 半導曰曰片與该基礎晶片的相互指定接觸區域 (11，21 ; 13，23)彼此面對及該等相互面對接觸區域是以 %傳V方式彼此連接的此一方式而進行接觸， _該等接觸區域（11，2丨；丨3，23)的建立係包含一連串 結構金屬層的應用，其包含一附著性層、一擴散阻障層 及-可焊接金屬層，及 -該包含至少一半導體晶片（2〇)與基礎晶片（1〇)的組件 是個別從晶圓分開。 13·如申請專利範圍第12項之方法，其中該可焊接金屬層 (18)是，經由濺射或電流強化而應用。 14·如申請專利範圍第12或13項之方法，其中該接觸是在焊 接操作期間透過運用一接觸壓力而在該基礎晶片上使用 半導體晶片達成。 - -20- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
TW091108980A 2001-05-21 2002-04-30 Semiconductor component with at least one semiconductor chip on a base chip serving as a substrate and method of production the said component TW544903B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10124774.5A DE10124774B4 (de) 2001-05-21 2001-05-21 Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
TW544903B true TW544903B (en) 2003-08-01

Family

ID=7685620

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091108980A TW544903B (en) 2001-05-21 2002-04-30 Semiconductor component with at least one semiconductor chip on a base chip serving as a substrate and method of production the said component

Country Status (4)

Country Link
CN (1) CN100461356C (zh)
DE (1) DE10124774B4 (zh)
TW (1) TW544903B (zh)
WO (1) WO2002095817A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10219353B4 (de) 2002-04-30 2007-06-21 Infineon Technologies Ag Halbleiterbauelement mit zwei Halbleiterchips
DE10300711B4 (de) * 2003-01-10 2007-10-04 Infineon Technologies Ag Verfahren zur Passivierung eines Halbleiterchipstapels
DE10303588B3 (de) * 2003-01-29 2004-08-26 Infineon Technologies Ag Verfahren zur vertikalen Montage von Halbleiterbauelementen
DE10313047B3 (de) 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
EP1617473A1 (en) 2004-07-13 2006-01-18 Koninklijke Philips Electronics N.V. Electronic device comprising an ESD device
DE102004055677A1 (de) * 2004-11-18 2006-06-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
JPS62144346A (ja) * 1985-12-19 1987-06-27 Matsushita Electric Ind Co Ltd 半導体集積回路素子
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
US6392304B1 (en) * 1998-11-12 2002-05-21 United Memories, Inc. Multi-chip memory apparatus and associated method
DE19907276C2 (de) * 1999-02-20 2001-12-06 Bosch Gmbh Robert Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat
JP2000294724A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps

Also Published As

Publication number Publication date
CN1539163A (zh) 2004-10-20
WO2002095817A2 (de) 2002-11-28
CN100461356C (zh) 2009-02-11
WO2002095817A3 (de) 2003-06-19
DE10124774B4 (de) 2016-05-25
DE10124774A1 (de) 2002-12-12

Similar Documents

Publication Publication Date Title
TWI313492B (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US6548891B2 (en) Semiconductor device and production process thereof
JP5355504B2 (ja) 半導体装置の製造方法および半導体装置
US6144100A (en) Integrated circuit with bonding layer over active circuitry
USRE46147E1 (en) Semiconductor device and method of fabricating the same
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
JP5246831B2 (ja) 電子デバイス及びそれを形成する方法
TWI309963B (en) Semiconductor package, method of production of same, and semiconductor device
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
TWI236113B (en) Semiconductor chip package and method for making the same
TWI254350B (en) Fuse structure and method for making the same
US8928145B2 (en) Formation of alpha particle shields in chip packaging
JP2015167257A (ja) 小型電子機器、その形成方法、およびシステム
JP2006522461A (ja) ３次元デバイスの製造方法
TW201007903A (en) Package structure
KR20080075791A (ko) 멤스(ｍｅｍｓ) 디바이스를 위한 파워 오버레이 구조와 그제조 방법
TW200828554A (en) Stack package having reduced electrical connection length suitable for high speed operations and method of manufacturing the same
CN106206518A (zh) 焊料金属化堆叠以及其形成方法
TW200836304A (en) Semiconductor package and fabrication method thereof
JP3285919B2 (ja) 半導体装置
CN109979903A (zh) 具有凸块结构的半导体器件和制造半导体器件的方法
TW202117969A (zh) 半導體裝置及其製造方法
TW544903B (en) Semiconductor component with at least one semiconductor chip on a base chip serving as a substrate and method of production the said component
JP2002217354A (ja) 半導体装置
CN108511410A (zh) 半导体装置