TW533411B - Burst read incorporating output based redundancy - Google Patents

Description

533411 A7

533411 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（2 ) 作或缺陷記憶體核心胞。内容可尋址記憶體（cam)電路可 用以協助冗餘替換。冗餘CAM胞儲存有關無法操作或缺 陷記憶胞位置之資訊，使得記憶胞之冗餘陣列可用以替換 主要陣列之無法操作或缺陷記憶胞。 典型地，記憶體胞陣列於顧客或使用者使用前，由製 造者測試性能與正確性。於適當測試階段後，拭除或程式 化無法操作記憶胞之位置之冗餘CAM胞。 記憶體核心胞為位元組或字元可尋址。若於主要陣列 執行特定操作，則提供用以操作之位址。目前，於主要陣 列記憶胞位置存取前，此位址將與有關無法操作記憶胞位 置之2址資訊做比較。若此位址與一群無法操作記憶胞位 置相符，此位址將重導引至冗餘陣列。操作接著便於冗餘 =列執行。若此位址沒有與—群無法操作記憶胞位置相 符’此位址則用於主要陣列，而且操作便於主要陣列執行。 典型地，以冗餘陣列記憶胞將主要陣列記憶胞之替換對於 記憶體使用者為無縫及顯而易見的。 較新之技術，例^步讀取與寫入操作快閃記憶體， 顯示重新設計CAM電路與結構及其相關輪出電路之機 會，以知合日益增加之系統性能標準，與裝置密度。目前 於本文中描述之較佳具體實施例實現一個較有效率之例如 憶體之於記憶體中冗餘CAM電路與結構及相關輪 』CAM胞設計為儲存有關主要核心胞陣列裡之無法 作δ己憶胞位置之資訊。典，、 ^ '…’、 …铄作圮憶胞需以冗餘 ^氏張關雜準（CNS)A4規格（2_ig χ撕公髮 Ζ 91870 • — — — — I— I — I — -----— I— ^ « — — — — — — I* (請先閱讀背面之注意事項再填寫本頁) 533411 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（3 ) 陣列裡之記憶胞替換。儲存於CAM胞之資訊可關連至是 否主要核心胞陣列操作位址所定址之記憶胞需以冗餘陣列 之記憶胞替換。 參照第1圖，為依照目前較佳實施例之記憶體1 00之 區塊圖。於本文中說明之實施例，記憶體1 〇〇設計為一個 快閃記憶體，形成互補金屬氧化半導體（CMOS)之積體電 路以儲存數位資料。然而，記憶體丨〇〇可使用任何其他適 當形式，且事實上本文中所說明之原理可應用於任何其他 適當電路，如同步操作允許雙埠CAM結構。記憶體1〇〇 包含核心胞陣列102、解碼器104、位址緩衝器電路ι〇8、 冗餘CAM電路106、控制邏輯電路11〇，及檢測放大器與 輸出電路112。控制邏輯電路11〇連接至解碼器1〇4'位址 緩衝器電路108、及檢測放大器與輸出電路112。控制邏輯 電路no產生一連串讀取與寫入選擇操作信號RSEl、 WSEL，且將信號送至解碼器1〇4與冗餘cam電路ι〇6。 更佳地，控制邏輯電路110分配時序與其他控制信號至記 憶體100。 核心胞陣列102包含複數個記憶胞，每個設計為儲存 資料。於一些應用，每個記憶胞可儲存單一位元資料；於 其他應用，每個記憶胞可儲存兩個或多個位元資料。核心 胞陣列102之記憶胞可為位元組或字元可尋址，且可由位 址緩衝器電路1〇8之對應位址存取。於一個特定的實施 例，記憶胞以資料字元存取，且位址對應於資料字元。然 而，為熟習此技藝之一般技術者所顯而易見，每個記憶胞 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

533411 A7

(請先閱讀背面之注意事項再填寫本頁) 533411 A7 五、發明說明（5 ) 包括記憶體1 〇〇製造之枯 技術。一般而言，於先進CMOS製 程’供給電壓正常為1 9 …·伏特。於絕對條件，此電壓大於 P-通道電晶體啟動雷壓 Μ壓或載止電壓VtP之G.9伏特及n-通 道電晶體啟動電壓或戴止電壓b之+ ι 〇伏特。 ^豸陣列1()2典型地包含—連串主要陣列與冗餘陣 仿。1圖之冗餘CAM電路⑽更包含CAM胞儲存有關 核心胞陣列102主要陳刻十 ,^ x t 〗之一中無法操作或缺陷記憶胞， :'、、、法麵作或缺陷位元線位置之資訊。相關冗餘陣列之位

70線用以替換無法操作位元線。冗餘CAM電路106之CAM 胞於pr〇G/ERASE輪入端程式化與拭除，如第ι圖所示。 典型地’CAM胞於終端用戶或顧客使用晶片前之測試階段 時程式化與拭除。 。每當操作例如讀取或寫人於核心胞陣列iG2執行時，

將才呆作位址施加至γρ Λ A 加主几餘CAM電路1〇6以比較操作位址與 儲存於CAM胞之資訊。若操作位址與儲存於cam胞之位 置資訊相符，則操作位址所對應之至少一個記憶胞位置為 無法操作且需冗餘替換。 一、^如右項取操作由正常陣列執行，對應於組成一個 貪料字70之—連串記憶胞之讀取位址將與冗餘CAM胞之 資訊比較。若-條無法操作位元線碰巧包含讀取位址欲存 取且無冗餘#換之—連串記憶胞其中之-個，則冗餘CAM 電路將指示讀取符合讀取位址。解碼邏輯讀保冗餘陣列之 位元線替換讀取位址欲存取，且無冗餘替換之無法操作之 彳元線’、無法操作之記憶胞。若無法操作之位元線碰巧包 本紙張尺度適用中國國家標準（¾¾規格⑽X 297公爱） 5 91870 (請先閱讀背面之注意事項再填寫本頁) -^ ^---------- 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 533411 A7 B7 五、發明說明（6) 含寫入位址欲存取，且無冗餘替換之一連串記憶胞其中之 一個，則相似的替換亦會產生。 (請先閱讀背面之注意事項再填寫本頁) 依據第1圖之記憶體100，第2圖為說明一個示範核 心胞陣列102之圖示，包括主要陣列與冗餘陣列。水平地， 第2圖之示範核心胞陣列1〇2分為上層排114與下層排 116。垂直地，陣列102分為四個垂直陣列VERT0、VERT 1、VERT2、VERT3，每個垂直陣列包含一個主要陣列與一 個相關冗餘陣列。上層排114包含上層主要陣列11 8 A至D 與上層冗餘陣列120A至D。下層排116包含下層主要陣 列128A至D與下層冗餘陣列130A至D。垂直陣列 VERT0，舉例而言，包含主要陣列118A、128A與冗餘陣 列 120A、130A。 經濟部智慧財產局員工消費合作社印製 於一個具體實施例，每個垂直陣列分為九個記憶胞區 段（未於第2圖顯示）。水平地，每個區段於主要陣列裡分 為一連串圓柱區域。每個圓柱區域依次包含許多記憶胞。 圓柱區域之每個記憶胞最好對應於主要陣列之一個特定位 元線。如上述，當無法操作之記憶胞位於主要陣列，則將 辨識無法操作之記憶胞之位置。典型地，橫跨垂直陣列之 上層與下層冗餘陣列部分之位元線替換對應於無法操作之 記憶胞之主要陣列之整個位元線。若位元線其中之一個記 憶胞無法操作，則整個位元線將由一個冗餘位元線所替 換’故依據疋義一個無法操作位元線包含至少一個無法操 作記憶胞。典型地，且依據核心胞陣列1 〇2之設計，有限 數目之主要陣列之無法操作位元線可以相關之冗餘陣 本紙張尺度顧中國國家標準（C_NS：iA4規格（210 X 297公髮"7 6 91870 533411 A7 B7 五、發明說明（7) 換。 (請先閱讀背面之注意事項再填寫本頁) 如上述之一個實施例，記憶胞以資料字元存取，且記 憶胞之一個圓柱區域儲存特定資料字元。例如，執行讀取 操作時，每次讀取内部兩個16位元資料字元，且每次一個 16位元資料字元由輸出電路112產生。以此方式，兩個圓 柱區域可於讀取操作時一同存取。相對而言，執行一個寫 入操作時，每次存取一個 16位元資料字元與一個圓柱區 域。當然，這些資料字元長度僅為範例且其他適當字元長 度亦可使用。 經濟部智慧財產局員工消費合作社印製 依據第1圖之記憶體，第3圖為一個示範CAM級200 之電路圖與伴隨輸出電路。示範CAM級200包含CAM胞 202、寫入資料匯流排204、與讀取資料匯流排206。CAM 胞202為電晶體，較佳為η-通道金屬氧化物半導體場效電 晶體（MOSFET)。雖然CAM胞202較佳為做為非揮發性記 憶胞之MOSFET電晶體，任何適當的主動資料儲存元件皆 可用於CAM胞202。寫入資料匯流排204具有連接至節點 212之輸出槔與連接至CAM胞202之汲極於節點216之輸 入端。讀取資料匯流排206具有連接至節點214之輸出埠 與連接至CAM胞202之汲極於節點216之輸入端。寫入 資料匯流排204與讀取資料匯流排206為電晶體，典型為 η-通道MOSFETs。當然，任何適當的資料匯流排可用於資 料匯流排204、206。寫入選擇信號WSELm施加於寫入資 料匯流排204之閘極，而讀取選擇信號RSELm施加於讀 取資料匯流排206之閘極。電壓VG施加於CAM胞202 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 7 91870 533411 A7 B7 五、發明說明（8) (請先閱讀背面之注意事項再填寫本頁) 之閘極輸入，而電壓VS施加於CAM胞202之源極輸入。 於一個實施例，於CAM胞202正常操作時，例如當CAM 胞202被檢查或存取時，電壓VS將為接地電壓。 經濟部智慧財產局員工消費合作社印製 一個示範雙埠CAM級200之速記名稱亦顯示於第3 圖。一個總稱CAM級200可以CAMn/VERTm表示，其中 m表示Μ個垂直陣列VERT0至VERTm中任何一個，而η 表示對應於垂直陣列VERTm之Ν個CAM級200CAM0至 CAMN中任何一個。顯示於第2圖之示範核心胞陣列1 02， 有M=4之垂直陣列VERT0至VERT3。於一個實施例，每 個垂直陣列VERTm具有N=8之相關與特定冗餘CAM級 CAM0至CAM7。於另一個實施例，每個垂直陣列VERTm 具有N=16之相關與特定冗餘CAM級CAM0至CAM16， 安排於一個或兩個個別圓柱。當然，核心胞陣列102為可 依比例設計且在設計、尺寸、排列、或分隔可以不同於第 2圖所示之示範核心胞陣列1 02。關於每個垂直陣列之冗餘 CAM胞202與級200數目亦依據實施例與核心胞陣列102 之特殊設計與配置而不同。亦即，可以提供更多的冗餘陣 列或使用額外的CAM胞以明確地辨識無法操作或缺陷的 記憶胞之位置，包含無法操作記憶胞之無法操作位元線位 置，或無法操作位元線所在之圓柱區域。 於一個具體實施例，CAM胞202為可拭除資訊或程式 化資訊之非揮發性記憶胞。若 CAM胞202為η-通道 MOSFET電晶體，此乃藉由修正電晶體之門限電壓而達 成。程式化/栻除之信號胞與伴隨箭頭乃欲指示於CAM胞 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 8- 91870 533411 A7 B7 五、發明說明（9) 202執行之程式化/拭除操作。CAM胞202對依據於CAM 胞202是否程式化或拭除之施加閘極電壓有不同回應。 (請先閱讀背面之注意事項再填寫本頁) 當CAM胞202程式化時，調節之電壓典型地施加於 電晶體胞202之汲極與閘極。調節之電壓與供給電壓VCC 相比是相當地高。例如，接近5.0伏特之電壓VD施加於 CAM胞202電晶體之汲極，而接近8.5伏特之VG施加於 CAM胞202電晶體之閘極輸入。不管所用的電壓，當冗餘 CAM電路106正常操作時，程式化操作於CAM胞202之 結合作用乃增加截止電壓，使其比任何施加於CAM胞202 電晶體之閘極之電壓高，亦即，比供給電壓VCC高。 於正常操作，一旦CAM胞202程式化且CAM胞202 之汲極為接地電壓，當一個閘極電壓VG，較佳為供給電 壓 VCC，施加時，不會產生任何反應，亦即，CAM胞不 會啟動或傳導。 經濟部智慧財產局員工消費合作社印製 典型地，所有的CAMs於拭除前先程式化，且一同拭 除。CAM胞2 02可以紫外光拭除程序加以拭除，此為熟習 此項技藝之技術者所熟知。當然，其他拭除技術亦可使用。 CAM胞202上之拭除效果，乃將截止電壓由CAM胞202 程式化時之數值降低至與一般的電晶體一致之正常數值。 典型地，當CAM胞202拭除時，截止電壓設定為使CAM 胞202作用如同一個η-通道電晶體。亦即，當閘極電壓 VG與施加之供給電壓VCC相同時，CAM胞將啟動與傳 第3圖亦描繪兩個p-通道偏壓電晶體208、210，作為 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 9 91870 533411 經濟部智慧財產局員工消費合作社印製 91870 A7 五、發明說明（10) 不fe CAM級200之伴隨輸出電路。電晶體2〇8、21〇相對 於CAM202设计成且尺寸化為弱上拉（weak pUu_Up)電晶 體。於一個實施例之P-通道電晶體2〇8、210為第3圖之 低門限電壓電晶體。此為熟習此項技藝之技術者所熟知， 電晶體例如MOSFETs之門限電壓於製造時所控制。裝置 製造過程允許選擇門限電壓時具有一些彈性。然而，正常 值較普遍且於特定製程為M〇SFETs 一般使用。需瞭解這 些門限電壓僅為範例。通常，電晶體之設計參數例如門限 電壓與裝置大小、其他電路結構、或其他熟習此項技藝之 技術者可利用之適用設計技術可使用或替換於適當之處。 P-通道電晶體208、210連接至寫入與讀取資料匯流排 204、206。例如，讀取卜通道偏壓電晶體21〇連接至讀取 貝料匯流排206之輸出埠於節點214。總稱CAM級2〇〇， 以CAMn/VERTm表示，且讀取卜通道偏壓電晶體21〇產 生信號CAMnR於節點214,其中，如上述，n表示對應於 垂直陣列VERTm之n個CAM級2〇〇 CAM〇至CAMn其中 之任何一個。R於節點214辨識信號CAMnR為讀取操作 CAM仏號。依照上述，寫入卜通道偏壓電晶體與其寫 入資料匯流排204之功能將為熟習此項技藝之技術者顯而 易見。 當源極輪入端為供給電壓vcc，讀取與寫入卜通道偏 壓電晶體210、208之閘極輸入接至接地電壓。因此，如上 述因為電晶體210、208為低門限電壓電晶體，於缺少 級2〇0之上拉動作，電晶體210、208將傳導且個別節點 t紙張尺度適用中國國家鮮（CNS)A4規格（21() χ挪公爱） (請先閱讀背面之注音？事項再填寫本頁)

533411 A7 B7 五、發明說明（11) 212、214 將為 VCC。 (請先閱讀背面之注意事項再填寫本頁) CAM級200連同電晶體208、210之操作乃依下列方 式進行。於一個實施例，當存取核心胞陣列1 02操作產生 時，無論操作為讀取或寫入，冗餘CAM電路106之CAM 胞202將存取。接著判定所存取之位址（讀取位址或寫入位 址）是否包含需冗餘替換之無法操作之記憶胞位置。有關此 位置之資訊典型地於操作前程式化至CAM胞202。當讀取 或寫入操作，或兩者皆發生時，每個CAM胞2 02之源極 電壓VS為接地電壓且每個CAM胞202之閘極電壓VG升 至供給電壓VCC。 經濟部智慧財產局員工消費合作社印製 若讀取操作於一個垂直陣列VERTm執行，則讀取選 擇信號RSELm將為高且讀取資料匯流排206將啟通。一 個已程式化之CAM胞202將仍為關斷且不會啟通或傳 導，當回應一個施加閘極電壓 VG，或於一個具體實施例 之供給電壓VCC時。讀取上拉電晶體210將傳導且節點 214將為VCC且無由CAM級200來之上拉動作。因此， 若CAM胞202程式化且讀取資料匯流排206啟動，則節 點214仍為高或VCC。 若讀取操作於一個垂直陣列VERTm執行，接著讀取 選擇信號RSELm將為高且讀取資料匯流排206將啟通。 當回應一個施加閘極電壓VG，或於一個具體實施例之供 給電壓VCC時，已找除CAM胞202將作用如η-通道電晶 體且將啟通並傳導。CAM胞202會將節點216拉至接地電 壓。典型地，CAM胞202設計為比讀取上拉電晶體210強 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11 91870 533411 A7 B7 五、發明說明（u) 大，且因此，若拭除CAM胞202且讀取資料匯流排204 啟通，則節點214將拉至接地電位。 若讀取操作未於垂直陣列VERTm執行，則讀取資料 匯流排206將關斷且CAM胞202將不會受檢查。無論CAM 胞2 02是否程式化或拭除將不會影響位於節點214之信號 CAMnR之數值。 通常，若讀取操作於一個垂直陣列VERTm執行， CAMOR·..CAMnR信號將明確指明冗餘替換產生之位元線 位置，若其存在且程式化於CAM級200 CAMO/VERTm ... CAMn/VERTm 〇 較佳地，一個或多個 CAM0R ... CAMnR 信號將與讀取位址比較，以判定是否有讀取符合。若對於 無法操作或缺陷位元線有讀取符合，則一條冗餘陣列之位 元線將替換無法操作位元線。亦即，若指出符合於讀取位 址與關聯於否則將產生讀取操作之主要陣列之CAM及200 之間之符合，則將使用冗餘位元線而非無法操作位元線。 第4圖為一個區塊圖，顯示依據第1圖之記憶體與第 2圖之示範核心胞陣列1 02之範例CAM級陣列300與伴隨 之輸出電路。第1圖之冗餘CAM電路106包含範例CAM 級陣列300。CAM級陣列300包含下列關聯於垂直陣列 VERT0 之 CAM 級 200 : CAMO/VERTO 302A··· CAM7/VERT0 302H。相似之CAM級200關聯於其他垂直陣列VERT1至 VERT3。

CAM級陣列300更包含讀取p_通道上拉低門限電壓電 晶體370A至Η與寫入p-通道上拉低門限電壓電晶體380A (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------旅 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 12 91870 533411 A7 B7 五、發明說明（13 ) 至Η 〇 (請先閱讀背面之注意事項再填寫本頁) 關聯於垂直陣列VERTO之CAM級陣列300中之所有 CAM級200接收寫入與讀取選擇信號WSEL0、RSEL0。 關聯於其他垂直陣列之CAM級陣列300中之所有的CAM 級200接收相似寫入與讀取選擇信號。 CAM 級 CAM0/VERT0 302A 至 CAM0/VERT3 305A 皆 連接至讀取上拉電晶體370A於一個具信號CAM0R之共享 輸出端，且皆連接至寫入上拉電晶體380A於一個具信號 CAM0W之共享輸出端。 位於其他水平線之CAM級皆連接至讀取上拉電晶體 於共享輸出端CAM1R至CAM7R，且皆連接至相似寫入上 拉電晶體於共享輸出端CAM1W至CAM7 W。 經濟部智慧財產局員工消費合作社印製 第5圖為一個區塊圖，顯示對應於第2圖範例核心胞 陣列102之一個垂直陣列VERTm之CAM級200之範例群 組400。範例CAM級群組400包含下列CAM級200 : CAMO/VERTm 402A …CAM7/VERTm 402H，皆關聯於垂 直陣列VERTm。CAM級群組400之所有CAM級200接收 一個對應於垂直陣列VERTm之寫入選擇信號WSELm與讀 取選擇信號RSELm。 此外，於一個具體實施例，記憶胞以資料字元存取， 且記憶胞一行區域儲存唯一資料字元。例如，執行一個讀 取操作，其中每次兩個16位元資料字元於内部讀取，且每 次一個16位元資料字元由第1圖之輸出電路112產生。以 此方式，兩個行區域將於一次讀取操作一同存取。相較而 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 13 夕 1870 533411 五、發明說明（Μ) 言，執行寫入操作，甘A — 、 /、中母次存取一個16位元資料字元， 與存取一個行卩a u 仙$火 域。s然，這些資料字元長度為範例且1 他適當之資料念-p 4 八 、寸予το長度亦可使用。 (請先閱讀背面之注意事項再填寫本頁) 依據一個且辦每^ ，、®貫施例，垂直陣列VERTm主要陳列夕 水平列包含P個# 固订區域，每個行區域包含q條位元線。例 如，列可包令η〜Ί < 4 有—1 Ρ〜16個行區域且該16個行區域之每個包含 '、 元線，總共2 5 6條位元線於一個水平列。當 …、-數值為示範且欲作解釋用而非限制所述之呈體青 施例。 、貫 個CA1V[級402A至402H之範例CAM級群組4〇〇 月確扣出無法操作位元線位置與垂直陣列VERTm之主要 J行區域几餘陣列之一個冗餘位元線替換此無法操作 位το線’否則此無法操作位元線將由寫入或讀取操作所存 取0 無法操作位元線BLi位置之辨識首先辨識包含無法操 作位70線之P個行區域之行區域。接著，辨識對應於無法 操作位元線之行區域之q條位元線之位元線。因此，八個 經濟部智慧財產局員工消費合作社印制衣 CAM級402A至402H之範例CAM級群組400儲存兩份資 訊以指出無法操作位元線BLi之位置。 對於讀取操作，對應於兩個行區域，具總數2q條位元 線之h-位元（2h=p/2)讀取位址，與儲存於一群h位址CAM 級之h-位元（2h=p/2)位址比較。此具體實施例之兩個行區 域儲存兩個資料字元。尤其，h位址CAM級明確指出兩 個行區域之h-位元（2h=p/2)位址，其中一個包含無法操作 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 14 91870 533411 A7 B7 五、發明說明（15) (請先閱讀背面之注意事項再填寫本頁) 位元線BLi。若h-位元讀取位址與儲存於h位址CAM級 之h位址相符，則無法操作位元線BLi位置由j (2j = 2q) I/O CAM級所辨識。h與j之數值通常取決於p與q之數 值。 經濟部智慧財產局員工消費合作社印製 例如，依據一個具體實施例之讀取操作，每次兩個16 位元資料字元於内部讀取，且每次一個16位元資料字元由 第1圖之輸出電路112產生。以此方式，每次存取p= 16 個行區域中之兩個，每個行區域包含16條位元線。依 據第5圖，h二3(23 = 8)位址CAM級402F、G、Η儲存兩個 行區域之3位元位址，其中之一包含無法操作位元線BLi， 且j = 5 (25 = 3 2) I/O CAM級402A至402E儲存32位元線之 無法操作位元線BLi位置於兩個行區域裡。當執行讀取操 作時，讀取位址分別與位址CAM級CAM5/VERTm 402F、 CAM6/VERTm 402G、與 CAM7/VERTm 402H 之讀取位址 CAM 信號 READADDO、READADD1、與 READADD2 比 較（使用未於第5圖或第1圖顯示之位址匹配電路）。若讀 取位址與讀取位址CAM信號相符，則I/O CAM級402A 至402E指出兩個行區域之32條位元線何者為無法操作位 元線BLi。 CAM級共同提供有關需以冗餘陣列位元線替換之主 要陣列無法操作位元線位置之資訊。例如，參照第5圖， 假設CAM級402Α至402Η之輸出分別為00010001。 若於具共同讀取位址000之兩個行區域執行讀取操 作，則這三個位元與下列信號比較： 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15 9187& 經濟部智慧財產局員工消費合作社印製 533411 A7 B7 五、發明說明（16) READADD2 = CAM7R=0 由（位址）CAM 級 402H ; READADD1=CAM6R=0 由（位址）CAM 級 4 02G ;及 READADD0 = CAM5R=0 由（位址）CAM 級 402F. 含有讀取位址符合，故檢查I/O CAM級内容以判定位 於共同具有讀取位址0 0 0之兩個行區域裡，無法操作位元 線Bli之位置，如下列信號所顯示： READI04 = CAM4R=1 由（I/O) CAM 級 402E ; READI03 = CAM3R二0 由（I/O) CAM 級 402D ; READIO2 = CAM2R=0 由（I/O) CAM 級 402C ; READI01=CAM1R=0 由（I/O) CAM 級 402B ’·及 READIOO二CAM0R=1 由（I/O) CAM 級 402A. 於一個具體實施例，第1圖之所有元件包含於單一積 體電路晶片。注意用於範例快閃記憶體晶片之位址與控制 輸入乃依據記憶體密度與介面實行。可察知的是所揭示具 體實施例可於不同記憶體密度與具其伴隨交替位址與控制 輸入結構之交替介面實行下工作。 同時操作快閃記憶體可於叢發模式下操作。於叢發讀 取模式下，每次讀取複數個資料位元且以一個或多個部分 顯示於記憶體輸出。例如，於一個具體實施例中，每次讀 取32位元資料且以兩個16位元部分顯示於記憶體輸出。 叢發發生於非常短時間間隔内，例如20毫微秒。此短暫時 間間隔剩餘非常短時間由冗餘CAMS判定是否需冗餘讀 取。再者，於此判定後，僅有非常短時間以辨識無法操作 或缺陷，且需由冗餘位元或行替換之位元線。當此判定進 ------------9 ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16 91870 533411 經濟部智慧財產局員工消費合作社印製 17 A7 五、發明說明（1' 仃且指出須冗餘讀取時，及當進行位元線辨識時，於叢發 輸出前存取冗餘陣列及其讀取與替換缺陷位元線將延緩叢 發輸出且降低記憶體裝置之性能。因此，於冗餘操作時， 改進事件順序將有益於叢發讀取操作時獲取時間優勢。 如此處所使用，不同名稱與用語具下列含義。名稱位 址乃欲廣泛地指任何唯一地對應至記憶胞或記憶胞位置之 位置辨識器。名稱與用語低、邏輯低、非確認、非有效、 及無效乃欲廣泛地指數位信號之邏輯低數值，通常以二進 位零（〇)表示。名稱與用語高、邏輯高、確認、有效、乃欲 廣泛地指數位信號之邏輯高數值，通常以二進位一表 示。用語” A與B耦接，，定義為A直接連接至B，或A經 由一個或多個中間元件，間接地與B連接。名稱使用者乃 欲指一個處理器或其他元件或試圖存取記憶體之實體。名 稱信號廣泛地指一個類比或數位信號與包含兩種之信號。 如此處所使用，名稱無法操作或有缺陷，當與一個儲 存兀件或一群儲存元件一同使用時，廣泛地指任何需以一 個以上儲存元件替換無法操作儲存元件之條件或狀態。舉 例而言，儲存元件可包含一個或多個記憶胞，或位元線， 或至記憶胞之介面電路。尤其，如此處所使用，一個無法 操作或缺陷記憶胞廣泛地指一個具有或不具有伴隨電路之 記憶胞’例如-條連接至記憶胞之位元線，或包含記憶胞 之一條位70線。典型地，無功能之儲存元件需要一個替換 儲存元件。無功能乃因儲存元件或至儲存元件之介面損害 或缺陷。 、。 Μ氏張尺度適用— 中國國G準（CNS)A4規格⑵G X 297公楚） 91870 (請先閲讀背面之注咅心事項再填寫本頁) -裝--------訂--------- 533411 A7 五、發明說明（is) 此處所述方法之步驟可以與所述行動一致之任何順序 執行。 (請先閱讀背面之注意事項再填寫本頁) 雖然本發明特定具體實施例已予顯示並將作說明，但 仍可進行修改。例如，個別電晶體，p_通道與卜通道之感 測可於適當應用中反轉。需注意的是適當電晶體尺寸明確 指出組成於圖中省略之描繪電路電晶體之通道寬度與長度 比例（以百萬分之一米或微米測量）。可察知的是適當比例 之選擇不僅依據設計需求與用於實行電路之特定積體電路 製造過程之能力與限制，且依據特定具體實施例之性能需 求。再者’此處所述之發明概念可應用於記憶體裝置外之 其他電路。 [發明之揭示] 鑑於上述，提供一個於快閃記憶體裝置執行冗餘讀取 之裝置與方法。 經濟部智慧財產局員工消費合作社印製 本發明之第一概念係關於執行冗餘讀取之裝置。此裝 置包含記憶胞陣列，可為正常記憶胞或冗餘記憶胞。正常 δ己憶胞依次可為缺陷或非_缺陷，且每個具有儲存位址與輸 入/輸出指定器。缺陷位址為缺陷記憶胞之儲存位址。 此裝置亦包含解碼電路，回應於記憶胞之輸入/輸出指 疋器，右έ己憶胞位址為缺陷的，則產生一個缺陷解碼信號。 此電路亦產生一個正常解碼信號，若記憶胞位址不為缺陷 的’且此仏號對應於此記憶胞之輸入/輸出指定器。此裝置 亦包含一個多工器級，回應於正常記憶胞，與對應於正常 記憶胞之輸入/輸出指定器，輸出一個正常解碼信號。此正 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 18 91870 533411 A7 B7 五、發明說明（19) 系#號施加至對應於正常記憶胞之輸入/輸出指定器之多 工器輸出。此電路亦輪出一個回應冗餘記憶胞，與對應於 (請先閱讀背面之注意事項再填寫本頁) 缺陷記憶胞輸入/輸出指定器之缺陷解碼信號之冗餘信 號。此冗餘信號施加至對應於缺陷記憶胞輸入/輪出指定器 之多工器輸出。 此外，執行冗餘讀取之裝置亦包含一個或多個cAMs 之第一陣列，設定為儲存缺陷位址，與一個或多個CAMS 之第二陣列，設定為儲存缺陷記憶胞之輸入/輸出指定器。 此裝置亦可包含一個於第一時間間隔讀取正常記憶胞 且於其間產生正常信號之正常感測放大器。於此情形，裝 置亦包含於第二時間間隔讀取冗餘記憶胞且於其間產生冗 餘信號之冗餘感測放大器。第二時間間隔大體上不會超過 第一時間間隔。 若裝置包含正常感測放大器，則解碼電路將於第四時 間間隔作用，其大體上不會超過第一時間間隔。 經濟部智慧財產局員工消費合作社印制农 除這些感測放大器外，裝置亦可包含位址匹配電路， 此電路比較正常記憶胞之位址與缺陷位址，並於第三時間 間隔產生缺陷位址符合信號，若比較判定位址為缺陷。此 電路亦於第三時間間隔產生一個非-缺陷位址符合信號，若 比較判定位址為非·缺陷。第三時間間隔大體上不會超過第 一時間間隔。 若裝置包含位址匹配電路，則解碼電路之功能乃依據 記憶胞之位址為缺陷與否，由位址匹配電路執行。 同樣地，於裝置包含兩種感測放大器情形下，正常感 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 19 91870 533411 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（20) 測放大器將資料由正常記憶胞送至多工器級。另一方面， 冗餘感測放大將資料由冗餘記憶胞送至多工器級。 因此，主要優點為冗餘感測放大器將於一個通常與正 常感測放大器操作時間相符之時間間隔内操作。結果，士 、口不^ §己 憶體裝置之操作將不會因冗餘檢測放大器之操作而延緩。 更進一步優點為位址匹配電路將於一個通常與正常感 測放大器操作時間相符之時間間隔内操作。因此，記憶體 裝置之操作將不會因位址匹配電路之操作而延緩。 更進一步優點為解碼電路將於一個通常與正常檢測放 大is操作時間相付之時間間隔内操作。因此，記憶體裝置 之操作將不會因解碼電路之操作而延緩。 本發明更進一步優點為由X-解碼與相關電路所佔據 之區域數量將可減少。 最後’本發明可提高增加記憶體裝置操作速度之主要 目標。 下列較佳具體實施例之圖式與詳細說明將更清楚地說 明本發明這些與其他目標及優點。 [圖式之簡單說明] 第1圖為依據現今較佳具體實施例之記憶體區塊圖； 第2圖為依據第1圖之記憶體之包含主要陣列與冗餘 陣列之範例核心胞陣列； 第3圖為依據第1圖之記憶體之範例CAM級與伴隨 輸出電路之電路圖； 第4圖為依據第1圖之記憶體與第2圖之範例核心胞 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 20 91870 533411 A7 五、發明說明（21, 陣列之區塊圖，顯示一個範例CAM級陣列與伴隨輸出電 路； 第5圖為區塊圖顯示關聯於第2圖範例核心胞陣列之 垂直陣列之範例CAM級群；以及 第6圖為本發明一個具體實施例之區塊圖，· 第7圖為本發明多工器級最佳具體實施例之電路圖。 [元件符號說明1 記憶體 核心胞陣列 解碼器 冗餘CAM電路 位址緩衝器電路 控制邏輯電路 檢測放大器與輸出電路 上層排 下層排 上層主要陣列 上層冗餘陣列 下層主要陣列 下層冗餘陣列 CAM級 CAM胞 經濟部智慧財產局員工消費合作社印製 100 102 104 106 108 110 112 114 116 118A至 D 120A至 D 128A至 D 130A至 D 200、402A至 402F 202 204 206 208 > 210 212 > 214 > 216 300、432 370A至 Η 380Α至 Η 400 410 412 (請先閱讀背面之注意事項再填寫本頁) 寫入資料匯流排 讀取貧料匯流排 P-通道偏壓電晶體 節點 CAM級陣列 讀取p-通道上拉低門限電壓電 晶體 寫入p_通道上拉低門限電壓電 晶體 CAM級群組 感測放大器 主要陣列 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 21 91870 533411 Α7 Β7 五、發明說明（22) 414 位元線匯流排 420 冗餘感測放大器 422 冗餘陣列 424 二位元寬匯流排 432 CAM陣列 450 字元位址比較器 460 解碼器 470、 490 輸出（多工器級） 480 記憶體輸出 500 選通器電路 510 選通器電路較低部分 520 選通器電路較高部分 530 NOR閘極 540、 542 ' 544 CMOS傳輸閘極 550、 560 ^ 580 傳輸閉極 570 栓鎖 [實行本發明之模式] (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 描繪於第6圖之本發明之一個具體實施例，感測放大 器41 0讀取記憶胞，即主要陣列4 12裡之正常記憶胞。例 如，於一個叢發讀取具體實施例，每次讀取32位元資料且 以兩個連續16位元部分出現於記憶體輸出48〇。於此具體 實施例，32個感測放大器410讀取正常記憶胞。同樣地， 冗餘感測放大器420讀取關聯於冗餘陣列422裡之記憶 胞，即冗餘記憶胞。感測放大器之實際設計之選擇將依據 整體記憶體電路需求且將為此技藝之技術者所熟知。基於 便利，且無須由於固有之差異，主要陣列4 12與冗餘陣列 422之記憶胞分別意指正常記憶胞與冗餘記憶胞。基於相 似原因，感測放大器410分別意指正常感測放大器與冗餘 感測放大器420。如上述，記憶胞之兩個行區域或字元， 每個1 ό位元，於讀取操作時同時存取，且因此由正常感測 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 22 91870 533411 A7 - _ B7 五、發明說明（23) 放大器410來之位元線匯流排414為32位元寬且32個正 常感測放大器由區塊圖410表示。 於最佳具體實施例實際上每個主要陣列412有兩個冗 餘陣列422。對應於兩個冗餘陣列為兩個冗餘感測放大器 420。對應於兩個冗餘陣列亦為兩個cam級個別陣列432， 每個儲存一個缺陷二字元數據段位址。此加倍之冗餘容許 以冗餘記憶胞替換於主要陣列412内之兩個不同二字元數 據段之缺陷記憶胞，因為兩個CAM陣列432中每一個可 儲存一個不同缺陷二字元位址。於最佳具體實施例此加倍 得以替換於相同二字元數據段之兩個不同位置。二位元寬 匯流排424由兩個冗餘感測放大器420傳送輸出信號。於 本具體實施例，兩個冗餘感測放大器42〇分離地完成讀取 兩個冗餘記憶胞，大體上不晚於正常感測放大器41〇之讀 取操作完成。 如上述，CAM級432之陣列將關聯於每個主要陣列 4 1 2。如上述，且為本具體實施例所利用，由主要陣列4 j 2 讀取時，將存取此CAM級432陣列，以判定由主要陣列 讀取之二字元數據段是否需一個替換記憶胞。此CA1V[級 432陣列之存取描繪於第6圖之區塊440。這些C AM級4 3 2 將包含兩種資訊形式。首先他們將包含一個二字元數據段 之位址。位址包含於CAM級432之二字元數據段將為缺 陷的，即，將包含缺陷位元。其次，CAM級432將儲存缺 陷記憶胞之位置或此二字元數據段裡之位元線。 此位置用語可視為叢發讀取記憶體之特別形式。因j 6 ..----------- ί請先閱讀背面之注意事項再填寫本頁) 訂---------線j 經濟部智慧財產局員工消費合作社印製 本紙5長尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 23 91870 533411 Α7 ___ Β7 五、發明說明（24) 位儿（即，一字兀數據段之一個字元）同時置於記憶體多路 輸入/輸出連接48〇,這些16位元裡之位元位置此處意指，， 輸入/輸出指定器”，且範圍為〇至1 5。 (請先閱讀背面之注意事項再填寫本頁) 接著，於存取後，即處理CAM陣列432之第一形式 貝浚，即缺陷二字兀數據段之位址。缺陷二字元數據段之 位址與正在讀|，位於主要陣歹〇 412裡之二字元數據段位 址進行比較或匹配。比較由正常感測放大器41〇完成，大 體上不晚於正常記憶胞讀取結束。於較佳具體實施例中， 一字兀數據段之位址由三位元表示，如上述並參照第5 圖。執行比較之電路為此技藝之技術者所熟知且由第6圖 區塊450表示。 右兩位址相同，或符合，將處理CAM陣列432之第 一形式資訊，即缺陷記憶胞之位置或二字元數據段裡之位 元線。 經濟部智慧財產局員工消費合作社印製 如上述並參照弟5圖，位於缺陷記憶胞或位元線之缺 陷一子元數據段裡之位置包含於兩個CAM陣列432其中 個之五位元裡。將解碼這些五位元以選擇需由冗餘陣列 。己隐I替換之3 2位元記憶胞或位元線其中之一。於最佳具 體實施例，此解碼460為兩階段過程。第一階段為預先解 碼1¾ #又。例如’若敘述位元線位置之cam陣列五位元以 AO至4欽述’將形成（A〇, A1)、（A2, a3)與A4位元群組。 所有，、且口 ’包含（AO，A1)與（A2, A3)之配對物，可產生八 種，、且a這些組合接著作為輸入至簡單出口以產生一個預 先解碼輸出。於解碼第二階段，這些預先解碼輸出接著彼 本紙張尺度顧巾涵準（CNS)A4規格—χ撕公爱） 24 91870 533411 A7 B7 五、發明說明（Μ) 此限制並與Α4連接且Α4產生代表五位元AO至Α4小名 稱之32個輸出。此過程僅概述群組之形成，組合安排與應 用，與輸出閘極為此技藝之一般技術者所熟知。此解碼過 程由正常感測放大器410完成，大體上不晚於讀取。 由兩個CAM陣列432其中一個產生之32個輸出470， 第一 16個輸出指定為rp01ll且第二16個輸出為rp〇hn。 RpOln判定二字元數據段中第一或較低字元裡之缺陷位 置，而rpOhn判定二字元數據段中第二或較高字元裡之缺 陷位置。這些二信號每個字尾之η表示解碼器46〇 32個輸 出中每一個（於說明每個rp〇l與rp〇h之16個字尾）且指定 至信號將連接之16個多工器電路，將於下列討論。由兩個 CAM陣列中另一個產生之32個輸出指定為第一 16個 rpOln 與第二 16 個 rp〇hn。 經濟部智慧財產局員工消費合作社印製 於最佳具體實施例，解碼電路不選擇任何位元為缺陷 且需替換，若字元位址比較450，依據兩個冗餘陣列 432，判定二_數據段字元並非缺陷。此選擇之無效結果， 乃由於使用一個由比較電路450來之無符合結果，做為解 碼階段460之一個關閉信號。 雖然解碼功能460已敘述具有兩階段，第一為預先解 碼階段，然其他設計亦為可能，為此技藝之技術者所熟知。 於此時，電路已由34個感測放大器410、42〇獲得34 個位元資料。此3 4個中之3 2位元最終將形成二念一 一于疋數據 段之電路輸出。32位元輸出多工器級470將由34個中琴 擇適當之32個且每次將這些32個中之μ個給、 叫％出於時間

(請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 533411 A7 ______ B7 五、發明說明（26) 480 ° 弟7圖描繪一個多工器級490電路之一部分500且可 便利地以多工器電路500表示。具有16個相同多工器電路 5 00’於第7圖中以n = 〇5i5 .15表示於多工器級49〇。 多工器電路之較低（標示”h”之信號）部分5 10(或"較低多工 器局部電路’’）與較高（標示”1”之信號）部分520操作方式相 同，為此技藝之技術者所熟知。因此僅提供較高部分52〇 之操作細節。16個相同多工器電路5〇〇之集合體僅表示為 具有16位元匯流排輸出DSIn之多工器級490。 由二字元數據段其中一個來之資料，例如第一資料， 施加於16個較咼多工器局部電路52〇群組於輸入端DSlLn (n = 0，···，15)。如上述，關閉解碼器46〇輸出且無缺陷選 擇除非由兩個冗餘CAM陣列432其中之一判定二_數據段 字元為缺陷。若rpOln與rplln兩者皆為〇或低，由N〇R 閘極530產生之norpln(”無冗餘” ="η〇Γ”）為1或高，且其 互補之norplbn為低，因此，正常陣列位元DSILn由CMOS 傳輸閘極540通過且接著暫時儲存於拴鎖55〇。 若rpOln為1或咼，則CMOS傳輸閘極542傳送REDSI (〇)，此信號來自於冗餘感測放大器420讀取冗餘記憶胞其 中一個。若rplln為1或高，則CM〇s傳輸閘極544傳送 REDSI(l)，此信號由冗餘檢測放大器42〇讀取另一冗餘 記憶胞。 DSILn、REDSI (0)或REDSI⑴，視情形而定，接著 由DTLDB (確S忍低）控制之傳輸閘極550傳送，若邏輯（未 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 26 91870 533411 A7 五、發明說明（27) 描繪）要求整個電路執行讀取。（於傳輸閘極56〇上層兩個 電晶體之三角形狀表示一個卜型MOSFET)。再次，儲存於 拾鎖570後’信號穿過由當低時可穿過之RA(O)所控制之 傳輪閘極580，即，RA(0)將由控制器判定低或高，依據二 數據段字元之”L”或第一部份（DSILN，上述範例之信號）或 ”H”或第二部分（”Dsmn”）是否會施加至多工器級輪出 DSIN，若非缺陷時。 上述詳細說明僅敘述此發明可採用之許多形式中之數 個。因此上述詳細說明乃欲視為說明而非限制，且可瞭解 的是下列申請專利範圍，包含所有均等物，乃欲定義本發 明之精神與範疇。因此附加之申請專利範圍乃欲涵蓋所有 此類於本發明真實精神與範疇内之變動與修改。 ί--------------------^--------- (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規袼（210x 297公爱） 27 91870

Claims (1)

1 34 3 5 薇Γ·七吉 H3 第90117773號專利申請案 申請專利範圍修正本 (92年1月3曰） 1 · 一種快閃記憶體裝置内之讀取冗餘組件，該組件包括·· 記憶胞陣列，該記憶胞陣列包含正常記憶胞陣列 (4 12)與冗餘記憶胞陣列（422); 該正常記憶胞陣列（4 12)包含缺陷記憶胞與非-缺陷 記憶胞’每個正常記憶胞具有輸入/輸出指定器與儲存 位址； 正常第一記憶胞，包含正常記憶胞中之一個； 第一位址，包含正常第一記憶胞之儲存位址； 缺陷第一記憶胞，包含缺陷記憶胞中之一個； 缺陷位址，包含缺陷第一記憶胞之儲存位址； 解碼電路（460)，配置為回應缺陷第一記憶胞之輸 入/輸出韻定器，若該電路判定該第一位址為缺陷位 址，則產生缺陷解碼信號，該缺陷解碼信號對應於該輸 入/輸出指定器； 經濟部中央標準局員工福利委員會印製 口該解碼電路（460)更進一步配置為產生正常解碼信 號，若該電路判定該第一位址並非缺陷位址，該正常解 碼信號對應於該正常第_記憶胞之輸入/輸出指定器； 具夕工輸出之多工器級（490)，該多工器級配置為 回應於正系第一記憶胞與反應於對應於正常第一記憔 =之輪入/輸出指定器之正常解碼信號，選擇與提供正 常輸出信號於多工第一輪出，該多工第一輸出為對應於 533411 I 4 | 92, L -3 »

正常第一記憶胞之輸入/輸出指定器之多工輸出；以及 該多工器級(490)更配置為回應冗餘記憶胞與 對應於缺陷第一記憶胞輸入/輪出指定器之缺陷解： 號’選擇與提供-個冗餘輸出信號於多n 多工第二輸出為對應於缺陷第—記憶胞輸入/輪出指二 is之多工輸出。 2. 如申請專利範圍帛i項之快閃記憶體裝置内 組件，該組件更包含： 几餘 ⑷。)配置為讀取正常第一記憶胞之正常感測放大器 正常第—記憶胞包含 由該正常感測放大器（4 1〇)讀取之正常第一記憔胞· 存取位址，此存取位址包含存取正常第一 儲存位址；以及 ‘匕 冗餘感測放大器（420)。 3. 如申請專利範圍第2項之快閃記憶體 件，其中·· 直内之碩冗餘組 經濟部中央標準局員工福利委員會印製 卜該正常感測放大器（41〇)更配置為讀取存取之正〆 第一記憶胞之正常第一記憶胞於第一時 吊 第一時間間隔產生正常信號； 3且於該 冗餘感測放大w)’配置為讀取冗餘記憶胞⑷2)| ;第一時間間隔，且於該第二時間間隔 ^ 许咕 1 王几餘信號， 該弟二耠間間隔大體上不超過該第一時間間隔 H3 叙件，該組件更包含： 位址匹配電路（450)，配置為比較存取之位址與缺 陷位址，該電路更配置為於第三時間間隔產生缺陷位址 付e k號’若比較判定存取之位址為缺陷位址；以及 位址匹配電路（450)，更配置為於第三時間間隔產 生非缺陷位址符合信號，若比較判定存取之位址並非缺 陷位址，該第三時間間隔大體上不超過第一時間間隔。 5 ·如申請專利範圍第4項之快閃記憶體裝置内之讀取冗餘 奏且件，其中： 該解碼電路（460)更配置為回應於由該位址匹配電 路所產生之缺陷位址符合信號，判定該第一位址為缺陷 位址，該解碼電路配置為於第四時間間隔產生此判定， 該第四時間間隔大體上不超過該第一時間間隔；以及 該解碼電路（460)更配置為回應於由該位址匹配電 路所產生之非缺陷位址符合信號，判定該第一位址並非 缺陷位址，該解碼電路配置為於第四時間間隔產生此判 定。 經濟部中央標準局員工福利委員會印製 6.如申請專利範圍第5項之快閃記憶體裝置内之讀取冗餘 纽件，該組件更包含： 一個或多個内容可尋址記憶體（CAMs)之第一陣列 (432)，該第一陣列配置為儲存缺陷位址；以及 一個或多個内容可尋址記憶體之第二陣列（432)， 該第二陣列配置為儲存缺陷記憶胞之輸入/輸出指定 器。 本紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） 3 91870 533411 7. 一種快閃記憶體裝置内之讀取冗餘組件，該組件包括. 記憶胞陣列’該記憶胞包含正常記憶胞（412)與冗 餘記憶胞（422); 該正常記憶胞（412)包含缺陷記憶胞與非缺陷記憶 胞； 儲存字元’包含複數個正常記憶胞，於該儲存字元 中之每個正常記憶胞具有輸入/輪出指定器； 儲存字元之儲存位址； 缺陷字元，包含具有缺陷記憶胞之儲存字元； 非缺陷字元，包含具有非缺陷記憶胞之儲存字元； 缺陷位址，包含缺陷字元之儲存位址；其特徵為： 一個或多個内容可尋址記憶體（CAMs)之第一陣列 (432)配置為儲存缺陷位址； 一個或多個内容可尋址記憶體之第二陣列（432)配 置為儲存缺陷記憶胞之輸入/輸出指定器； 經濟部中央標準局員工福利委員會印製 位址核對電路（450)，配置為比較儲存位址與缺陷 位址’該電路更配置為產生缺陷位址符合信號，若比較 判定儲存位址為缺陷位址； 該位址核對電路（450)更配置為產生非缺陷位址符 合信號，若比較判定儲存位址並非缺陷位址； 解碼電路（460)，配置為回應於具存取位址之缺陷 字元之缺陷記憶胞輸入/輸出指定器與回應於缺陷位址 符合信號，產生缺陷解碼信號，該缺陷解碼信號對應於 該輸入/輸出指定器； 91870 5334ΓΓ 3 8 含·· H3 …該解碼電路(460)更配置為回應於非缺陷位址符合 #號’產生個別正常解碼信號，該個別正常解碼信號對 應於具有存取之位址之非缺陷字元之個別非缺陷記憶 胞之個別輸入/輸出指定器，· 具有多工輸出之多工器級(490)，該多工器級(49〇) 配置為回應正常記憶胞與回應對應於此非缺陷字元之 此個別非#陷記憶胞輸入/輪出指冑器之正常解碼信 號，選擇與提供正常輸出信號於多工第一輪出，該多工 第一輸出為對應於此個別非缺陷記憶胞輸入/輸出指定 器之多路輸出；以及 該多工器級（490)更配置為回應冗餘記憶胞與回應 對應於缺陷記憶胞輸入/輸出指定器之缺陷解碼信號， 選擇與配置冗餘輸出信號於多工第二輸出，該多工第°二 輸出為對應於缺陷記憶胞輸入/輸出指定器之多路= 種於快閃記憶體裝置内冗餘讀取之方法，該裝置包 經 濟 部 中 央 標 準 局 員 工 福 利 委 員 會 印 製 記憶胞陣列，該記憶胞包含正常記憶胞（412)與 餘記憶胞（422); ” 該正常記憶胞（412)包含缺陷記憶胞與非缺陷記 冗 胞； 憶 儲存字元包含複數個正常記憶胞，於儲存字元中之 每個正常記憶胞具有輸入/輸出指定器； 儲存該字元之儲存位址； 本紙張尺度適家標準（CNS) Α4規格（210 Χ 297公釐） 91870 配置為讀取該儲存之字元正常記憶胞（412)之正常 感測放大器（410); 包含具有由該正常感測放大器讀取之正常記憶胞 (412)之儲存字元之存取字元； 存取位址包含存取之字元之儲存位址； 冗餘感測放大器（420): 缺陷子元包含具有缺陷記憶胞之儲存字元； 非缺陷字元包含具有非缺陷記憶胞之儲存字元； 缺陷位址包含缺陷字元之儲存位址； 一個或多個内容可尋址記憶體（CAMs)之第一陣列 (432)，該第一陣列配置為儲存缺陷位址； 一個或多個内容可尋址記憶體之第二陣列（432)， 該第二陣列配置為儲存缺陷記憶胞之輸入/輸出指定 32： · 益 ， 本方法包含行為有： 於第一時間間隔以正常感測放大器（41 〇)讀取存取 之字元之正常記憶胞（412); 經濟部中央標準局員工福利委員會印製 回應於此讀取於第一時間間隔產生正常信號； 於第一時間間隔以冗餘感測放大器（420)讀取冗餘 記憶胞（412); 回應於此讀取於第二時間間隔產生冗餘信號，該第 二時間間隔大體上不超過該第一時間間隔； 於第二時間間隔比較存取之位址與缺陷位址，該第 三時間間隔大體上不超過該第一時間間隔； 91870 —本紙張尺度關家標準（CNS) A4規格⑽χ 297公餐: 5334准2. ί· '3 ί 經濟部中央標準局員工福利委員會印製 右比較判疋存取之位址為缺陷位址，則於第二時間 間隔產生缺陷位址符合信號； 右比較判疋存取之位址並非缺陷位址，則於第三時 間間隔產生非缺陷位址符合信號； 回應於具有存取之位址之缺陷字元之缺陷記憶胞 輸入/輸出指定器與回應於缺陷位址符合信號，於第四 時間間隔產生缺陷解碼信號，該缺陷解碼信號對應於該 輸 輸出4曰又斋，該第四時間間隔大體上不超過該第 一時間間隔； 回應於非缺陷位址符合信號，於第四時間間隔產生 個別之正常解碼信號，該個別之正常解碼信號對應於具 有存取之位址之非缺陷字元之個別非缺陷記憶胞個別 輸入/輸出指定器； 回應於正常信號與回應於對應於此非缺陷字元之 此個別非缺陷記憶胞輸入/輸出指定器之正常解碼信 號k擇與提供正常輸出信號於多工第一輸出，此多工 第輪出為對應於此個別非缺陷記憶胞輸入/輸出指定 斋之多工輸出；以及 回應於冗餘信號與回應於對應於缺陷記憶胞輸入/ 輸=指定器之缺陷解碼信號’選擇與提供冗餘輸出信號 於夕工第一輸出，該多工第二輸出為對應於缺陷記憶胞 輸入/輸出指定器之多工輸出。 91870