TW525196B - Method for producing a ferroelectric layer - Google Patents

Method for producing a ferroelectric layer Download PDF

Info

Publication number
TW525196B
TW525196B TW090104171A TW90104171A TW525196B TW 525196 B TW525196 B TW 525196B TW 090104171 A TW090104171 A TW 090104171A TW 90104171 A TW90104171 A TW 90104171A TW 525196 B TW525196 B TW 525196B
Authority
TW
Taiwan
Prior art keywords
patent application
ferroelectric layer
item
ferroelectric
substrate
Prior art date
Application number
TW090104171A
Other languages
English (en)
Inventor
Walter Hartner
Frank Dr Hintermaier
Gunther Dr Schindler
Volker Dr Weinrich
Franz Winterauer
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW525196B publication Critical patent/TW525196B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Description

5^5196 A7
五、發明說明（1 ) (請先閱讀背面之注意事項再填寫本頁) 本發明涉及一種鐵電層之製造方法，特別是積體記憶體 配置用之鐵電層之製造方法，本發明亦涉及記憶電容器之 製造方法。 鐵電記憶體配置相對於傳統式記憶體配置（例如， DRAMS和SDRAMS)所具有之優點是：所儲存之資訊在電 壓或電流中斷時亦不會消失而是仍保存著。在鐵電記憶體 配置中通常使用記憶電容器來儲存資訊。爲了製造此種記 憶電容器，在電容器之各電極之間須使用鐵電材料（例 如，SrBi2Ta20〇(SBT)或 Pb(Zr，Ti)03(PZT))。鐵電記憶體 配置之永久儲存性是與鐵電材料中由外部電場所形成之極 化在外部電場消失後仍保持著此種事實有關。因此，鐵電 材料中可形成之極化越大，則此種可由記憶電容器所讀出 之信號越大。爲了在記憶電容器讀出時可確保一種足夠大 之信號，則在電容器之各電極之間需要一種很大之剩磁極 化。 經濟部智慧財產局員工消費合作社印製 鐵電材料之特徵是：其可支配微結構化之領域（其具有 一種電性極化）。此種極化之對準是與別晶格之方位 (orientation)有關。在PZT中此種極化是在結晶學之[00 1 ] 軸之方向中對準。在SBT中，電性極化之向量主要是平行 於a-軸（[100]方位）或13_軸（[010]方位）。但此二個軸幾乎是 等效的，因爲它們都是一種僞（pseudo)四角形晶格。 由鐵電材料之晶體通常以任意方向存在著’則各領域以 及電性極化之向量亦任意地定位。現在當由外部施加電場 時，則各別領域之極化向量須被對準，使其僅可能平行於 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525196 經濟部智慧財產局員工消費合作社印製 A7 B7 i、發明說明（2 ) 所施加之外部電場。就一些領域（其晶體須被對準，使 [100]-軸垂直於電容器之各板）而言，這表示：此領域之整 個極化向量平行於外部電場而延伸。在另一種方位之領域 中只涉及此極化向量之與外部電場相平行之這些成份。巨 觀（macroscopic)之可測量之整個極化（其垂直電容器之電 極）是各領域之各別極化之和（sum)。此和越大，則各別領 域垂直於電容器之電極而對準之程度越明顯，即，例如在 SVT時，晶體之成份越大，則其[1〇〇]-軸垂直於此電容器 之電極。 一種大的剩磁極化對鐵電薄膜用於高積體化之組件（例 如，結構大小較0.25 // m還小之積體記憶體配置）時是很 重要的，這是因爲不只電容器之面積很小，而且這些結構 就其體積而言亦有很大之表面。但鐵電材料之表面通常具 有缺陷，這些缺陷通常與結構化有關且會使剩磁極化變小 。除了鐵電材料原來之結構化之外，其它過程（其在積體 元件製造時是絕對必要的，例如，成型氣體退火，TEOS 氧化物/Si02沈.積，等等）會造成鐵電材料之退化及剩磁極 化之減少。由於極化之此種與製程有關之變小之現象，則 重要的是：在結構化開始及隨後之製程之前須具有一種極 化儘可能高之材料。 有利的方式是控制此鐵電材料之方位，例如，在SBT 時產生儘可能多之[l〇〇l·或[〇1〇]·方位之材料，在PZT時 產生儘可能多之[〇 〇 1 ]-方位之材料，其極化向量垂直於記 憶電容器之電極而對準。在SBT時，在a，b-面（例如， -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------裝---*------訂--------- (請先閱讀背面之注意事項再填寫本頁) 525196 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 ) [110])中其它方位亦是有用的。這顯示一種較小極化，但 此種極化通常較許多領域以沿著C-軸之方向而存在時大很 多。因此，若可對鐵電材料設定一種較佳之方位，則其結 果是具有很高之剩磁極化。 本發明之目的是提供一種鐵電層之製造方法，此層之許 多領域（domain)是沿著一種預設之方向而對準；本發明亦 提供一種記憶電容器之製造方法，其具有很高之剩磁極化。 依據本發明，此目的由申請專利範圍第1項所述之鐵電 層之製造方法及第1 8項之記憶電容器之製造方法來達成 。此外，使用這樣所製成之鐵電層和記憶體配置。本發明 之其它有利之實施形式，性質及外觀描述在申請專利範圍 各附屬項，說明書及圖式中。 本發明提供一種方法以製造鐵電層，其具有以下各步驟： a) 製備一種基板， b) b)稍後在基板上施加鐵電層之材料， Ο在電場存在時進行一種熱處理，此電場沿著一種預設之 方向而對準，使此材料轉換成鐵電相位。 本發明之方法所具有之優點是：藉由施加一種外部電場 可使此材料輕易地依據預設之方向而結晶化。在未設限之 情況下，發明人之觀點是上述情況可由下述來說明：此種 結晶化持續地在此種方向（此時一種狀態是最小之吉伯 (Gibbs)自由能來達成）中延伸。在正常情況下這是具有任 意方位之結晶之此種材料，這是因爲這樣可產生一種熵 (entropy)很高之狀態。但若由外部施加一種電場，則會另 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —^丨^--------裝--------訂----- (請先閱讀背面之注意事項再填寫本頁) 525196 經濟部智慧財產局員工消費合作社印製 A7 B7 i、發明說明（4 ) 外加入一種能量，其可描述外部電場和鐵電極化之間之交 互作用。當所形成之鐵電材料之極化平行於外部電場而延 伸時，則此種能量通常是最小的。這表示：外部電場越大 ，則此材料在預定之方向中之對準性越高。因此可產生一 種鐵電材料，其中該結晶化在SBT時較佳是在[100]-， [010]-或[110]-方向中對準，在PZT時是在[001]-方向中對 準。 在結晶化時適當地選取所施加之電場之方向，則可產生 鐵電層，其領域須被定向，使其極化向量垂直於記憶胞中 記憶電容器之電極。其結果是：在此種記憶體配置操作時 此領域之整個極化向量是平行於記憶電容器之電場而延伸 且因此而產生一種高的剩磁極化。 依據較佳之實施形式，此種鐵電層是一種鉅酸鉍緦層 (SBT，SrBi2Ta2〇9)且熱處理是在500°C至820°C (較佳是在 700°C至800°C)之間之溫度中進行。特別是當此種熱處理 是在700°C至75CTC之間之溫度進行時是有利的。依據其 它較佳之實施形式，此鐵電層是鈦酸銷鉛（PZT， Pb(Zr，Ti)03)且熱處理是在400°C至600°C之間之溫度中進 行。此種熱處理較佳是在5至90分鐘之範圍中進行，較 佳是進行10至30分鐘。 此外，當電場之大小是在1至lOOkV/cm(較佳是在20 和40 kV/cm)之間時是較佳的。 依據較佳之實施形式，此基板用作電極以便施加電場。 因此，在基板表面上製備一種貴金屬電極（特別是銷電極） 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — ^--------·裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 525196 A7 B7 五、發明說明（5 ) 時是特別有利的。依據較佳之實施形式，使用一種導電板 作爲第二電極，其配置在稍後所形成之鐵電層之材料上方 。依據其它較佳之實施形式，使手電漿作爲第二電極，其 產生於稍後所形成之鐵電層之材料上方。在鐵電層上方使 用電漿所具有之優點是：電漿直接到達此材料，所施加之 電場因此可直接施加在此材料上。因此，若此電漿直接由 交變頻率電壓或電壓脈波所產生時是較佳的。當此基板經 由電壓脈波而浸入此電漿中時，則這樣是特別有利的。在 使用另一導電板時，通常在此板和材料之間存在一種間距 ，其中同樣可存在一種電場，其結果是：須施加一種較大 之電壓以形成電場。 依據較佳之實施形式，此種熱處理是在N2/〇2大氣中或 He/02大氣中進行。此外，若此種熱處理是在0.05至l〇Pa 之壓力中進行時是較佳的。 依據其它較佳之實施形式，鐵電層之材料藉由CVD方 法而施加在基板上。當鐵電層之材料以不定形膜 (amorphous film)施加在基板上時，則是特別有利的。 本發明以下將依據圖式來詳述。圖式簡單說明： 第1- 8圖在製成鐵電質記憶胞時本發明之第一實施例之 鐵電層之製造方法。。 第9圖是本發明第二實施例之鐵電層之另一製造方法。 第10圖是本發明三實施例之鐵電層之另一製造方法。 第1圖是一種矽基板1，其具有已製成之電晶體4。這 些電晶體與即將產生之記憶電容器形成記憶胞’電容器 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------11---訂---------^9. (請先閱讀背面之注音5事項再填寫本頁) 525196 經濟部智慧財產局員工消費合作社印製 A7 ____B7____ 五、發明說明（6 ) 用來儲存二進位資訊。各電晶體4分別具有二個擴散區2 ’其配置在矽基板1之表面上。在電晶體4之擴散區2之 間配置通道區，其藉由閘極氧化物而與矽基板1表面上閘 極電極3相隔開。各電晶體4依據先前技藝中已知之方法 而製成，其在此處不須詳述。 在具有電晶體4之矽基板1上施加一種隔離層5(例如， Si〇2層）。依據電晶體4製造所用之方法，則亦可施加多 個隔離層。這樣所形成之結構顯示在第1圖中。 然後藉由微影術而產生接觸孔6在電晶體4及即將產生 之記憶電容器之間形成連接。含氟之氣體藉由非等向之蝕 刻而產生各接觸孔6。這樣所形成之結構顯示在第2圖中。 然在此結構上施加一種導電性材料7(例如，同次（in situ)摻雜之多晶矽），這例如可藉由CVD方法來達成。藉 由施加導電性材料7使接觸孔6中完全被塡滿而在隔離層 5上形成一種相連之導電層（第3圖）。然後進行一種 CMP(Chemical Mechanical Polishing)步驟，使隔離層 5 表 面上之相連之導電層被去除而產生一種平坦之表面。 然後在隔離層5中重疊於各接觸孔6而形成凹口，這些 凹口中現在以位障材料8(例如，氧化銥）塡入。這須在整 面上沈積位障材料8且隨後進行另一 cmp步驟。適當之 CMP方法描述申請書中，此處作爲參考。這樣所形成之結 構顯示在第4圖中。 然後在第4圖所示結構上整面沈積各記憶電容器之下 (under)電極。由於其良好之氧化耐久性及/或導電性氧化 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —τ---------裝--------訂--------- (請先閱讀背面之注音？事項再填寫本頁) 525196
經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) 物之形成，則可使用4d和5d過渡金屬，特別是鉑族金屬 (尺11，1111，？(1，〇3，11*，？〇及鉑本身，作爲電極材料。貴金屬層 9(例如，鉑）在濺鍍溫度55(TC時藉由一種濺鍍方法施加而 成。貴金屬層9之厚度大約l〇〇nm。這樣所形成之結構顯 示在第5圖中。 本發明之方法之第一步驟a)至此結束。現在製備一種基 板，鐵電層之材料隨後可施加於其上。 然後產生一種鐵電層。一種SBT膜10藉助於CVD過 程而沈積在爲止所預備之基板上。此CVD過程是在基板 溫度3 85°C及室壓1200Pa時進行。氣體混合物中之氧成份 是60%。沈積SBT膜10作爲不定形（amorphous)膜，其在 X射線或電子束之檢驗下不能辨認出結晶結構。因此，此 SBT膜10仍未顯示出鐵電特性。這樣所形成之結構顯示 在第6圖中。 然後在700至750°C之溫度中使已沈積之不定形之 SBT10退火30分鐘。在此種熱處理（退火）期間施加一種外 部電場1 1。此外部電場1 1之大小較佳是等於稍後所形成 之鐵電層之橋磁場強度，即，SBT時是30kV/cm。爲了產 生此種外部電場1 1，則在本發明之實施形式中另一導電板 12須直接配置於SBT膜10上方。此導電板12和XBT膜 10之間之距離是1mm。藉由導電板12及鈾層9之間所施 加之電壓而產生電場，其垂直於鉑層9及板1 2。鉑層9和 導電板12之間所施加之電壓大約是30Kv。爲了防止電壓 擊穿現象，則N2/02大氣（其在本實施例中用來退火）之壓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --7---------裝--------訂--------- (請先閱讀背面之注音？事項再填寫本頁) 525196 A7
經濟部智慧財產局員工消費合作社印製 8 五、發明說明（） 力須下降至0.1〜l〇Pa。若使用He/02大氣以取代n2/02 大氣，則可在大很多之壓力中操作。依據使用情況，則亦 可在純He大氣中進行退火。 由於電場11之出現，則SBT層10之自我形成之一些 領域較佳是對準於電場11之一預定之方向中。因此可產 生一種鐵電SBT層，其中各領域於[100]-，[010]-或[110]-方向中。須使這些領域對準，使其極化向量垂直於即將產 生之記憶電容器之電極，其結果是很高之剩磁極化。這樣 所形成之結構顯不在第7圖中。 然後在第7圖所示結構之整面上沈積此記憶電容器之上 電極。由於其良好之氧化耐久性及/或導電性氧化物之形 成而可使用4d和5d過渡金屬，特別是鉑族金屬 (1111，1111，？3,〇8，11：，？〇且特別是鉑本身，作爲電極材料。貴 金屬層13(例如，鉑）同樣是在55(TC之濺鍍溫度時藉由濺 鍍方法施加而成。在施加該上（upper)電極之後又進行一種 退火過程，使鐵電層1 〇和上電極1 3之間之邊界層恢復。 然後使此三層，即，貴金屬層13,鐵電層10及貴金屬層 9藉助於非同向性之蝕刻方法而被結構化，使形成第8圖 所示之結構。此時各記憶胞即已製成。進行其它各步驟使 各別之記憶胞相隔開且製成此記憶體配置之接線。但這這 些方法屬於先前技藝，此處不再詳述。 若使用另一導電板12以產生外部電場，則須在下 (under)電極9和導電板12之間施加較大之電壓，以便在 鐵電層1 0中產生一種足夠大之電場Π。這是由於板1 2和 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） M J---------裝--------訂· (請先閲讀背面之注意事項再填寫本頁) 525196 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 鐵電層10之間之距離所造成，此種距離實際上不能完全 避免。 爲了在產生外部電場時可使所需之電壓下降，則在本發 明之第二實施形式中須在此層1 〇上方施加電漿。本發明 第二實施例之第一步驟a)因此對應於第1至6圖所示者， 因此不必重複。不定形之SBT層10又在700至75〇t之 間之溫度中退火10至30分鐘。在熱處理（退火）期間施加 一種外部電場1 1。此外部電場11之大小較佳是等於稍後 所形成之鐵電層之矯磁場大小，即，SBT時是30kV/cm。 爲了產生外部電場11，則在本實施例中此基板須引入一種 平行板反應器14中。 反應器14包含一個真空室，其具有：一個用於He/02 氣體混合物之入口及二個平行之電漿15和16。基板1定 位在下（under)電極1 5上。藉由一種施加至電極1 5，1 6上 之高頻電壓而在電極15，16之間導入He/02氣體混合物 以便產生輝光放電且形成一種電漿1 7。較離子輕很多之電 子可追隨電極1 5 ’ 1 6之間之筒頻電場且很快速地到達電 極15，16。電漿17因此對各電極15，16及基板1都充電 成正電性，敏SBT層之內部中產生電場，其用來使SBT 層內部之各領域可被對準。藉由適當地選取製程中之各參 數（例如，壓力，高頻（HF)功率，外部偏壓，氣體流量’
氣體成份），則可適當地控制電漿1 7之電位，使產生一種 足夠大之電場。由於電漿1 7可直接到達SBT層，則能以 適中之電位來操作。適當之參數是：陰極溫度450°C ’ HF -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I JI —-------#裝--------訂--------- (請先閱讀背面之注音？事項再填寫本頁) 525196 A7 B7 五、發明說明（） 功率：1200W，偏壓功率·· 450W，He/02流率：80-150sccm，壓力：0.6-3.4Pa。 (請先閱讀背面之注意事項再填寫本頁) 在退火之後在整面上沈積此記憶電容器之上電極’然後 進行一種退火過程，使鐵電層1 〇和上電極13之間之界面 層恢復。此三層，即，貴金屬層1 3，鐵電層10和貴金屬 層9然後藉助於非等向性之蝕刻方法而被結構化’因此形 成第8圖之結構。 在本發明之第二實施形式之方法中，電漿藉由高頻功率 之連續供應而產生。在第三實施形式之方法中’電漿藉由 電壓脈波而產生。第三實施形式之方法之第一步驟a)因此 亦對應於第1至6圖中所述者，因此不須重複。不定形之 SBT層10在700至750°C之溫度中退火1〇至30分鐘。在 熱處理（退火）期間施加一種外部電場1 1。爲了產生此種外 部電場1 1，在本實施形式中此基板須導入反應器1 9中。 經濟部智慧財產局員工消費合作社印製 反應器18包含一個真空室，其具：一個He/02氣體混 合物用之入口 19 ; 一個用於基板1承載體20。入口 19在 其面向承載體20之側面上具有一個圓板2 1，其上藉由調 變器22而施加正電壓之脈波。反之，真空室之壁，承載 體20及基板1是與接地電位相連。正電壓之脈波使氣體 分子游離且在承載體20上方之室中產生電漿1 7，同時使 電漿中之正離子在基板1之方向中加速且此電漿在基板方 向中擴大。其結果是可使基板浸入電漿中。 此電漿可單獨由電壓脈波或由另一電漿源（例如，ECR-或微波源，未示出）所產生。若此電漿由另一電漿源所產 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525196 A7 B7 五、發明說明（） (請先閱讀背面之注咅？事項再填寫本頁) 生，則電壓脈波主要是用來使基板浸入電漿中。此種所謂 ”電漿浸入植入（plasma immersion implantation)”方法之其 它細節例如描述在US專利文件591 1 83 2(Denholm et al) 中。 以此種方式可產生一種很濃密之氧電漿，其可支配足夠 多之低能量之氧離子作爲SBT層之退火用。同時可調整另 一區域上之電漿1 7之電位，以便產生一種足夠大之電場 使SBT層之各領域可進行對準。此外，設有一些熱燈23 以加熱此基板1，各熱燈23配置在承載體20上方。此製 程之各參數可在廣大之範圍中改變：陰極溫度50-700°C， 高頻功率30-500W，氣體流率1 00-700sccm，電漿密度3x 1011離子/ cm3，離子流>1〇16離子（cm2*min)，壓力0.1_3托 (Torr) 〇 在退火之後又在整面上沈積此記憶電容器之上電極。然 後又進行一種退火步驟，以便恢復鐵電層1 0和上電極1 3 之間之邊界面。然後藉助於非同向性之蝕刻方法使此三個 層（即，貴金屬層13，鐵電層10及貴金屬層9)被結構化， 因此形成第8圖所示之結構。 經濟部智慧財產局員工消費合作社印製 本發明之方法所具有之優點是：藉由結晶時所施加之電 場而產生鐵電層，其各領域須對準，使其極化向量在記憶 胞中垂直於記憶電容器之電極。其結果是：在操作此記憶 體配置時各領域之整個極化向量平行於記憶電容器之電場 而延伸且因此產生一種很高之剩磁極化。此種可由記憶電 容器中讀出之信號因此較大。 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525196 A7 I ? 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 在本發明之上述實施形式中，下電極9,鐵電層1及上 電極13同時由一種或多種非同向性之蝕刻方法而被結構 化。但另一方式是下電極9可在施加鐵電材料之前藉由鈾 刻方法及/或CMP方法而被結構化。此外，在上電極1 3 產生之前可使鐵電層1 〇和下電極9被結構化。 符號之說明 經濟部智慧財產局員工消費合作社印製 1 矽基板 2 擴散區 3 聞極電極 4 電晶體 5 隔離層 6 接觸孔 7 導電性材料 8 位障材料 9 貴金屬層 10 SBT膜 11 外部電場 12 導電板 13 上電極 14 平行板反應器 15,16 電極 17 電漿 18 反應器 19 入口 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525196 A7 _ B7 13 五、發明說明（） 20 承載體 21 圓板 22 調變器 23 熱燈 —：---------裝--------訂---------^9— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 525196
    ?/年/0 月 六 申請專利範圍 第 90 1 04 17 1號「鐵電層之 製造方法」 專利案 (9 1年1 〇月修正） 六 > 串 請專利範圍 1. 一種鐵電層之製造方 法，其特徵 爲以下各步驟： a)製備一種基板； b)在基板上施加鐵電層之材料， c)在電場存在時進行 一種熱處理 ;此電場沿著一預定之 方向而對準，使該 材料轉換成 鐵電相位。 2. 如申請專利範圍第1 項之方法， •其中此鐵電層是一種 鉅 酸屬緦層（SBT，SrBi2Ta2〇9)且熱處理是在500°C和820°C 之 間（較佳是在700°C至 800°C之間）之溫度中進行。 3· 如申請專利範圍第2 項之方法， 其中熱處理是在700°C 至 75(TC之溫度中進行。 4. 如申請專利範圍第1 項之方法， •其中該鐵電層是一種 鈦 酸锆鉛層（PZT，Pb(Zr，Ti)〇3)且該 熱處理是在400°C至600 °C之間之溫度中進行 〇 5. 如申請專利範圍第1 項之方法： ，其中電場之強度介於 1 至 100kV/cm(較佳是 20 至 40kV/c m)之間。 6. 如申請專利範圍第5 項之方法： •其中使用基板作爲電 極 以施加電場。 7. 如申請專利範圍第1 項之方法， ，其中在基板表面上製 備 一種貴金屬電極，特 別是鉑電極 〇 8. 如申請專利範圍第7 項之方法： ，其中使用導電板作爲 第 二電極，其配置於鐵 電層之材料 -1 - 上方。
    525196 六、申請專利範圍 9·如申請專利範圍第1至8項中任一項之方法，其中使用 電獎作爲第二電極，電漿產生於鐵電層之材料上方。 10·如申請專利範圍第9項之方法，其中該基板藉由電壓脈 波而浸入電漿中。 U•如申請專利範圍第9項之方法，其中該熱處理是在Ν2/〇2 大氣中進行。 U如申請專利範圍第9項之方法，其中該熱處理是在He/〇2 大氣中進行。 如申請專利範圍第9項之方法，其中該熱處理是在〇 . 〇5 至lOPa之壓力中進行。 14如申請專利範圍第9項之方法，其中鐵電層之材料藉由 CVD方法而施加在基板上。 瓜如申請專利範圍第9項之方法，其中鐵電層之材料以不 定形膜之形式施加在基板上。 16.如申請專利範圍第9項之方法 其中熱處理在 至90分 金里（較佳是1 0至3 0分鐘）之期間中進行。 17· -種鐵電記憶電容器之製造方法，其特徵爲以下各步驟 a)製備第一貴金屬電極，
    產生鐵電層， 項中任一項之方法而 c)在鐵電層上產生第二貴金屬電極。
    電容器包含：一第一貴金屬電極，〜 其特徵爲：鐵電記憶 〜配置在第一貴金屬 525196 六、申請專利範圍 電極上且依據申請專利範圍第1至16項中任一項之方法 所產生之鐵電層及一配置在鐵電層上之第二貴金屬電 極。
TW090104171A 2000-02-24 2001-02-23 Method for producing a ferroelectric layer TW525196B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10008617A DE10008617A1 (de) 2000-02-24 2000-02-24 Verfahren zur Herstellung einer ferroelektrischen Schicht

Publications (1)

Publication Number Publication Date
TW525196B true TW525196B (en) 2003-03-21

Family

ID=7632216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090104171A TW525196B (en) 2000-02-24 2001-02-23 Method for producing a ferroelectric layer

Country Status (6)

Country Link
US (1) US6790676B2 (zh)
EP (1) EP1258036A1 (zh)
KR (1) KR100533698B1 (zh)
DE (1) DE10008617A1 (zh)
TW (1) TW525196B (zh)
WO (1) WO2001063658A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562499B1 (ko) 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
US6967365B2 (en) * 2003-07-15 2005-11-22 Texas Instruments Incorporated Ferroelectric memory cell with angled cell transistor active region and methods for fabricating the same
KR100634548B1 (ko) * 2005-07-13 2006-10-13 삼성전자주식회사 강유전막 상에서 귀금속막의 증착률을 높일 수 있는 물질막제조방법, 이 방법을 이용한 강유전막 커패시터 제조 방법및 이 방법으로 형성된 강유전막 커패시터, 이러한강유전막 커패시터를 포함하는 반도체 메모리 장치 및 그제조 방법
WO2008072827A1 (en) * 2006-12-15 2008-06-19 University Of Seoul Foundation Of Industry-Academic Cooperation Ferroelectric material and method of forming ferroelectric layer using the same
EP2717343B1 (de) * 2012-10-08 2014-09-24 Christian-Albrechts-Universität zu Kiel Magnetoelektrischer Sensor und Verfahren zu seiner Herstellung
US10505040B2 (en) * 2017-09-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device having a gate with ferroelectric layer
US20210408049A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409104B1 (en) * 1989-05-18 1996-05-01 Sony Corporation Method of controlling the domain of a nonlinear ferroelectric optics substrate
JP3169599B2 (ja) * 1990-08-03 2001-05-28 株式会社日立製作所 半導体装置、その駆動方法、その読み出し方法
JPH0685173A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
US5525528A (en) * 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
JP3152859B2 (ja) 1994-09-16 2001-04-03 株式会社東芝 半導体装置の製造方法
US6194751B1 (en) * 1994-11-15 2001-02-27 Radiant Technologies, Inc Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation
JPH09232532A (ja) * 1996-02-22 1997-09-05 Toshiba Corp 強誘電体メモリの製造方法
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
CN1234137A (zh) * 1996-08-20 1999-11-03 株式会社日立制作所 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置
US5911832A (en) 1996-10-10 1999-06-15 Eaton Corporation Plasma immersion implantation with pulsed anode
US6096597A (en) * 1997-01-31 2000-08-01 Texas Instruments Incorporated Method for fabricating an integrated circuit structure
KR100269314B1 (ko) * 1997-02-17 2000-10-16 윤종용 플라즈마처리를이용한반도체장치의커패시터제조방법
AUPO620197A0 (en) 1997-04-14 1997-05-08 Leung, Chi Keung Extra byte propeller
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JP2000031151A (ja) * 1999-07-05 2000-01-28 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
WO2001063658A1 (de) 2001-08-30
EP1258036A1 (de) 2002-11-20
US20030138977A1 (en) 2003-07-24
KR20020086568A (ko) 2002-11-18
US6790676B2 (en) 2004-09-14
DE10008617A1 (de) 2001-09-06
KR100533698B1 (ko) 2005-12-05

Similar Documents

Publication Publication Date Title
TW515027B (en) Apparatus for forming thin films and methods for forming capacitors on semiconductor substrates using same
JP2014049466A (ja) エッチング処理方法及び基板処理装置
KR20010062842A (ko) 금속전극을 형성하기 위한 방법
JP4927799B2 (ja) 強誘電体薄膜素子及びその製造方法
US20120315745A1 (en) Crystalline silicon film forming method and plasma cvd apparatus
US20060009040A1 (en) Method for manufacturing semiconductor device
TW525196B (en) Method for producing a ferroelectric layer
KR101133787B1 (ko) 막의 형성 방법, 박막 트랜지스터, 태양 전지, 제조 장치 및 표시 장치
KR101721020B1 (ko) 자기 저항 효과 소자의 제조 방법
TW202414582A (zh) 電阻式隨機存取記憶體元件及其形成方法
KR100811040B1 (ko) 강유전체막의 제조 장치
US20090267122A1 (en) Semiconductor device and method of manufacturing the semiconductor device
WO2000032516A1 (fr) Production de substance solide a base de compose inorganique et fabrication de semi-conducteur
JP2010016127A (ja) 強誘電体膜、強誘電体膜を有する半導体装置、及びそれらの製造方法
JP2011100865A (ja) プラズマ処理方法
JP5659517B2 (ja) 酸化物強誘電体の分極電場の増大法
US11791155B2 (en) Diffusion barriers for germanium
Suu Thin-film process technology for ferroelectric application
JP2006216774A (ja) 絶縁膜の成膜方法
JP2007154224A (ja) スパッタリング方法および装置
JP3896123B2 (ja) 半導体装置の製造方法
JP2004063891A (ja) 強誘電体メモリの製造方法
KR100299563B1 (ko) 반도체 소자의 캐패시터 제조방법
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
KR100713922B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees