EP1258036A1 - Verfahren zur herstellung einer ferroelektrischen schicht - Google Patents

Verfahren zur herstellung einer ferroelektrischen schicht

Info

Publication number
EP1258036A1
EP1258036A1 EP01911688A EP01911688A EP1258036A1 EP 1258036 A1 EP1258036 A1 EP 1258036A1 EP 01911688 A EP01911688 A EP 01911688A EP 01911688 A EP01911688 A EP 01911688A EP 1258036 A1 EP1258036 A1 EP 1258036A1
Authority
EP
European Patent Office
Prior art keywords
ferroelectric
ferroelectric layer
layer
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01911688A
Other languages
English (en)
French (fr)
Inventor
Hans Cerva
Frank Hintermaier
Günther SCHINDLER
Franz Winterauer
Walter Hartner
Joachim HÖPFNER
Volker Weinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1258036A1 publication Critical patent/EP1258036A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Definitions

  • the present invention relates to a method for producing a ferroelectric layer.
  • the present invention relates in particular to a method for producing a ferroelectric layer for an integrated memory arrangement and to a method for producing a storage capacitor.
  • Ferroelectric memory arrangements have the advantage over conventional memory arrangements, such as DRAMs and SRAMs, that the stored information is not lost, but remains stored even when the voltage or power supply is interrupted.
  • storage capacitors for storing the information are generally also used in ferroelectric storage arrangements.
  • a ferroelectric material is used between the electrodes of the capacitor (for example SrBi 2 Ta0 9 (SBT) or Pb (Zr, Ti) 0 3 (PZT)).
  • SBT SrBi 2 Ta0 9
  • Pb Zr, Ti 0 3
  • the non-volatility of ferroelectric memory arrangements is based on the fact that, in ferroelectric materials, the polarization impressed by an external electric field is essentially retained even after the external electric field has been switched off.
  • the signal that can be read from the storage capacitors is the higher the higher the polarization that can be impressed into the ferroelectric material. In order to be able to guarantee a sufficiently high signal when reading out a storage capacitor, a high remanent polarization between the electrodes of the capacitor is necessary.
  • Ferroelectric materials are characterized in that they have microstructural domains that have an electrical polarization.
  • the alignment this polarization is linked to the orientation of the respective crystal lattice.
  • the polarization is oriented in the direction of the crystallographic [001] axis.
  • the vector of the electrical polarization lies mainly parallel to the a-axis ([100] orientation) or the b-axis ([010] orientation).
  • both axes are almost equivalent, since it is a pseudotetragonal grid.
  • the domains and thus the vectors of the electrical polarization are also randomly oriented. If an electrical field is now applied from the outside, the polarization vectors of the individual domains are aligned so that they are as parallel as possible to the external field applied. For domains whose crystal is oriented so that the [100] axis is perpendicular to the plates of the capacitor, this means that the entire polarization vector of the domain runs parallel to the external field. For domains with a different orientation, only the component of the polarization vector parallel to the external field is relevant.
  • the macroscopically measurable total polarization which is perpendicular to the electrodes of the capacitor, is the sum of the individual polarizations of the domains.
  • a high remanent polarization is of crucial importance for the use of ferroelectric thin films in highly integrated components, such as in integrated memory arrays with structure sizes smaller than 0.25 ⁇ m, since not only the area of the capacitor is very small, but these structures are related their volume also have a very large surface area.
  • ferroelectric materials always show damage that is caused by the structuring and that leads to a reduction in the remanent polarization.
  • other processes that are indispensable in the production of integrated components e.g. forming gas tempering, TEOS oxide / Si0 2 deposition, etc.
  • the orientation of the ferroelectric material i.e. for example, to produce as much [100] or [010] -oriented material as possible in the case of SBT or as much [001] -oriented material as possible in the case of PZT, the polarization vectors of which are oriented perpendicular to the electrodes of the storage capacitor.
  • other orientations within the a, b plane e.g. [110]
  • the polarization is still significantly higher than if there are many domains with an alignment along the c-axis.
  • a method for producing a ferroelectric layer which has the following steps:
  • a heat treatment is carried out in the presence of an electric field, which is aligned along a predetermined direction, so that the material is converted into a ferroelectric phase.
  • the method according to the invention has the advantage that crystallization of the material in accordance with the predetermined direction is facilitated by the application of an external electric field. Without wishing to be limited, the inventors believe that this can be explained by the fact that the crystallization will always proceed in the direction in which a state with the lowest Gibb's free energy is achieved. In the normal case, this will be a material with randomly oriented crystals, since a state with very high entropy can be created in this way. However, if you put an electrical one from the outside Field arrives, so there is an additional energy term that describes the interaction between the external field and the ferroelectric polarization. This energy term usually becomes minimal when the polarization of the ferroelectric material that is produced runs parallel to the external field.
  • a ferroelectric material can be produced in which the crystallization, for example in the case of SBT, is preferably oriented in the [100], [010] or [110] direction or in the case of PZT in the [001] direction ,
  • a suitable choice of the alignment of the field applied during crystallization can produce ferroelectric layers, the domains of which are preferably aligned such that their polarization vectors are perpendicular to the electrodes of the storage capacitor in a storage cell. As a result, the entire
  • Polarization vector of the domain runs essentially parallel to the field of the storage capacitor and a correspondingly high remanent polarization is generated.
  • the ferroelectric layer is a strontium bismuth tantalate layer (SBT, SrBi 2 Ta 2 0 9 ) and the heat treatment is carried out at a temperature between 500 ° and 820 ° C., preferably between 700 ° and 800 ° C. In particular, it is preferred if the heat treatment is carried out at a temperature between 700 ° and 750 ° C.
  • the ferroelectric layer is a lead zirconate titanate layer (PZT, Pb (Zr, Ti) 0 3 ) and the heat treatment is carried out at a temperature between 400 ° and 600 ° C.
  • the heat treatment is preferably carried out over a period of 5 to 90 minutes, preferably 10 to 30 minutes. It is further preferred if the field strength of the electric field is between 1 to 100 kV / cm, preferably between 20 and 40 kV / cm.
  • the substrate is used as an electrode to apply the electrical field. It is particularly preferred if a noble metal electrode, in particular a platinum electrode, is provided on the surface of the substrate.
  • a conductive plate is used as the second electrode, which is arranged above the material of the subsequent ferroelectric layer.
  • a plasma is used as the second electrode, which is generated above the material of the subsequent ferroelectric layer. The use of a plasma above the later ferroelectric layer has the advantage that the plasma reaches right up to the material, so that the applied electric field can be applied directly to the material. It is preferred if the plasma is generated by an alternating frequency or voltage pulses.
  • the substrate is immersed in the plasma by means of voltage pulses. If an additional conductive plate is used, there will generally be a distance between the plate and the material in which an electrical field is also present, with the result that a higher voltage must be applied to build up the electrical field.
  • the material of the ferroelectric layer is applied to the substrate by a CVD method. It is particularly preferred if the material of the subsequent ferroelectric layer is applied to the substrate as an essentially amorphous film.
  • 1 - 8 a method for producing a ferroelectric layer according to a first embodiment of the invention in the context of producing a ferroelectric memory cell
  • FIG. 9 shows a further method for producing a ferroelectric layer according to a second exemplary embodiment of the invention.
  • FIG. 10 shows a further method for producing a ferroelectric layer according to a third exemplary embodiment of the invention.
  • the transistor 1 shows a silicon substrate 1 with transistors 4 that have already been completed.
  • the transistors 4 each have two diffusion regions 2, which are arranged on the surface of the silicon substrate 1.
  • the channel zones are arranged between the diffusion regions 2 of the transistors 4 and are separated by the gate oxide from the gate electrodes 3 on the surface of the silicon substrate 1.
  • the transistors 4 are produced by the methods known in the prior art, which are not explained in more detail here.
  • An insulating layer 5, for example an SiO 2 layer, is applied to the silicon substrate 1 with the transistors 4. Depending on the method used for the production of the transistors 4, several insulating layers can also be applied. The resulting structure is shown in Fig. 1.
  • the contact holes 6 are then produced by a photo technique. These contact holes 6 establish a connection between the transistors 4 and the storage capacitors still to be produced.
  • the contact holes 6 are produced, for example, by anisotropic etching using fluorine-containing gases. The resulting structure is shown in Fig. 2.
  • CMP step Chemical Mechanical Polishing
  • depressions are formed in the insulating layer 5 overlapping with the contact holes 6. These depressions are now filled with barrier material 8, for example iridium oxide. This takes place in that the barrier material 8 is deposited over the entire area and a further CMP step is subsequently carried out. Suitable CMP processes are described, for example, in the application, to which reference is hereby made.
  • the resulting structure is shown in Fig. 4. A nated the lower electrode of the storage capacitors is blanket deposited on the in Fig. Structure shown. 4 Because of their good
  • the noble metal layer 9, for example platinum, is applied by a sputtering process with a sputtering temperature of approximately 550 ° C.
  • the thickness of the noble metal layer 9 is approximately 100 nm.
  • the resulting structure is shown in FIG. 5.
  • a ferroelectric layer follows.
  • An SBT film 10 is deposited on the substrate prepared in this way using a CVD process.
  • the CVD process is carried out at a substrate temperature of 385 ° C and a chamber pressure of about 1200 Pa.
  • the oxygen content in the gas mixture is 60%.
  • the SBT film 10 is deposited as an amorphous film, which is the result of X-ray or
  • Electron beams essentially show no crystal structures. Accordingly, the SBT film 10 has essentially no ferroelectric properties. The resulting structure is shown in Fig. 6.
  • the deposited, amorphous SBT 10 is then annealed at a temperature between 700 to 750 ° C. for 10 to 30 minutes.
  • An external electric field 11 is applied during the heat treatment (tempering). The order of magnitude of the externally created field 11 should preferably be
  • an additional conductive plate 12 is placed directly over the SBT film 10 in this embodiment of the present invention.
  • the distance between the conductive plate 12 and the SBT film 10 is about 1 mm.
  • an electric field is now generated which is oriented perpendicular to the platinum layer 9 and the plate 12.
  • the voltage applied between the conductive plate 12 and the platinum layer 9 is approximately 30 kV.
  • the pressure of the N / O 2 atmosphere which is used for tempering in this exemplary embodiment, is reduced to approximately 0.1 to 10 Pa. If instead of a N 2/0 2 atmosphere, a He / 0 2 atmosphere used can be carried out at a much higher pressure. Depending on the application, the annealing can also be carried out in a pure He atmosphere.
  • the domains of the SBT layer 10 that are formed are preferably aligned in the predetermined direction of the electric field 11. Accordingly, a ferroelectric SBT layer can be produced in which the domains are preferably oriented in the [100], [010] or [110] direction. The domains are aligned so that their
  • Polarization vectors are perpendicular to the electrodes of the storage capacitor that is still to be produced, which results in a correspondingly high remanent polarization.
  • the resulting structure is shown in Fig. 7.
  • the upper electrode of the storage capacitors is then deposited over the entire area onto the structure shown in FIG. 7.
  • electrically conductive oxides 4d and 5d transition metals in particular platinum metals (Ru, Rh, Pd, Os, Ir, Pt) and in particular platinum itself, are used as electrode material.
  • the Precious metal layer 13, for example platinum, is also applied by a sputtering process with a sputtering temperature of approximately 550 ° C. After the upper electrode has been applied, annealing is carried out again in order to heal the boundary layer between the ferroelectric layer 10 and the upper electrode 13.
  • the three layers, noble metal layer 13, ferroelectric layer 10 and the noble metal layer 9 are then structured with the aid of anisotropic etching processes, so that the structure shown in FIG. 8 is produced. This essentially completes the memory cells.
  • the methods used are part of the prior art and are not explained in more detail here.
  • a plasma is provided above layer 10 in the second embodiment of the present invention.
  • the first step a) of the method according to the second embodiment of the present invention corresponds to what has been explained in connection with FIGS. 1 to 6, so that a repetition can be omitted.
  • the amorphous SBT layer 10 is in turn annealed min at a temperature between 700 to 750 ° C for 1 0 to 30.
  • An external electric field 11 is applied during the heat treatment (tempering).
  • the size of the externally created field 11 should be preferably correspond to the coercive field strength of the later ferroelectric layer, ie 30 kV / cm for SBT, for example.
  • the substrate is introduced into a parallel plate reactor 14 in this embodiment.
  • the reactor 14 essentially comprises a vacuum chamber with an inlet for the He / O 2 gas mixture and two parallel electrodes 15 and 16.
  • the substrate 1 is positioned on the lower electrode 15. By one on the electrodes 15,
  • the He / 0 2 gas mixture between the electrodes 15, 16 is brought to glow discharge and a plasma 17 is created.
  • the much lighter electrons in comparison can follow the high frequency field between the electrodes 15, 16 and reach the electrodes 15, 16 much faster.
  • the plasma 17 charges positively with respect to the electrodes 15, 16 and with respect to the substrate 1, so that an electrical field is generated within the SBT layer, which serves to align the domains within the SBT layer.
  • the electrical potential of the plasma can be determined by a suitable choice of the process parameters pressure, RF power, external bias, gas flow, gas composition
  • Suitable parameters are, for example: cathode temperature 450 ° C, RF power: 1200 W, bias power: 450 W, He / 0 2 - flow: 80 - 150 sccm, pressure: 0.6 - 3.4 Pa.
  • the upper electrode of the storage capacitors is deposited over the entire surface.
  • annealing is carried out in order to heal the boundary layer between the ferroelectric layer 10 and the top electrode 13.
  • the ferroelectric layer 10 and the noble metal layer 9 are then structured with the aid of anisotropic etching processes, so that the structure shown in FIG. 8 is again formed.
  • the plasma is generated by a continuous supply of RF power.
  • the plasma is generated by voltage pulses.
  • the first step a) of the method according to the third embodiment of the present invention in turn corresponds to what was explained in connection with FIGS. 1 to 6, so that repetition can be dispensed with.
  • the amorphous SBT layer 10 is annealed at a temperature between 700 to 750 ° C for 10 to 30 min.
  • An external electric field 11 is applied during the heat treatment (tempering). To generate the external electric field 11, the substrate is introduced into a reactor 18 in this embodiment.
  • the reactor 18 essentially comprises a vacuum chamber with an inlet 19 for the He / O 2 gas mixture and a carrier 20 for the substrate 1.
  • the inlet 19 has a disk 21 on its side facing the carrier 20, to which a modulator 22 connects Positive voltage pulses are applied.
  • the walls of the vacuum chamber, the carrier 20 and thus the substrate 1, however, are connected to ground.
  • the pulses of positive voltage ionize the gas molecules and thus generate a plasma 17 in the space above the carrier 20.
  • the positive ions within the plasma are accelerated in the direction of the substrate 1 and the plasma expands in the direction of the substrate. As a result, the substrate is immersed in the plasma.
  • the plasma can only be generated by the voltage pulses or by an additional plasma source, for example a ECR or microwave source (not shown). If the plasma is generated by an additional plasma source, the voltage pulses mainly serve to immerse the substrate in the plasma. Further details on these so-called “plasma immersion implantation” methods are described, for example, in US Pat. No. 5,911,832 (Denholm et al.).
  • a very dense oxygen plasma can be generated, which provides a sufficient number of low-energy oxygen ions for the tempering of the SBT layer.
  • the potential of the plasma 17 can be set over a wide range, so that a sufficiently large electric field can be generated for aligning the domains of the SBT layer.
  • Heating lamps 23 are also provided for heating the substrate 1 and are arranged above the carrier 20.
  • the process parameters can be varied over a wide range: cathode temperature 50 - 700 ° C, HF power 30 - 500 watts, gas flow 100 - 700 sccm, plasma density 3 10 11 ions / cm 3 , ion flow> 10 16 ions / (cm 2 min), pressure 0.1-3 Torr.
  • the upper electrode of the storage capacitors is again deposited over the entire surface.
  • annealing is carried out in order to heal the boundary layer between the ferroelectric layer 10 and the top electrode 13.
  • the three layers, noble metal layer 13, ferroelectric layer 10 and the noble metal layer 9 are then structured with the aid of anisotropic etching processes, so that the structure shown in FIG. 8 is again produced.
  • the processes according to the invention have the advantage that ferroelectric layers can be produced by the electrical field applied during the crystallization, the domains of which are preferably aligned such that their Polarization vectors are perpendicular to the electrodes of the storage capacitor in a memory cell.
  • the entire polarization vector of the domain runs essentially parallel to the field of the storage capacitor during the operation of the memory arrangement, and a correspondingly high remanent polarization is generated.
  • the signal that can be read from the storage capacitors is correspondingly high.
  • the lower electrode 9, the ferroelectric layer 1 and the upper electrode 13 have been structured substantially simultaneously by one or more anisotropic etching processes.
  • the lower electrode 9 can be structured by an etching process and / or a CMP process even before the ferroelectric material is applied.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

Erfindungsgemäss wird ein Verfahren zur Herstellung einer ferroelektrischen Schicht bereitgestellt, wobei durch das Anlegen eines äusseren elektrischen Feldes eine Kristallisation des Materials entsprechend einer vorgegebenen Richtung erleichtert wird. Auf diese Weise lassen sich ferroelektrische Schichten erzeugen, deren Domänen bevorzugt so ausgerichtet ist, dass ihre Polarisationsvektoren senkrecht zu den Elektroden des Speicherkondensators in einer Speicherzelle stehen. Dies hat zur Folge, dass während des Betriebs der Speicheranordnung der gesamte Polarisationsvektor der Domäne im wesentlichen parallel zu dem Feld des Speicherkondensators verläuft und eine dementsprechend hohe remanente Polarisation erzeugt wird. Entsprechend hoch ist das Signal, das aus den Speicherkondensatoren ausgelesen werden kann.

Description

Beschreibung
Verfahren zur Herstellung einer ferroelektrischen Schicht
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer ferroelektrischen Schicht. Die vorliegende Erfindung betrifft insbesondere ein Verfahren zur Herstellung einer ferroelektrischen Schicht für eine integrierte Speicheranordnung sowie ein Verfahren zur Herstellung eines Speicherkondensators .
Ferroelektrische Speicheranordnungen besitzen gegenüber herkömmlichen Speicheranordnungen, wie beispielsweise DRAMs und SRAMs, den Vorteil, daß die gespeicherte Information auch bei einer Unterbrechung der Spannungs- bzw. Stromversorgung nicht verloren geht sondern gespeichert bleibt. Dazu werden in der Regel auch bei ferroelektrischen Speicheranordnungen Speicherkondensatoren zur Speicherung der Informationen ver- wendet. Zur Herstellung von derartigen Speicherkondensatoren wird ein ferroelektrisches Material zwischen den Elektroden des Kondensators eingesetzt (z.B. SrBi2Ta09 (SBT) oder Pb(Zr, Ti)03 (PZT) ) . Die Nichtflüchtigkeit ferroelektrischer Speicheranordnungen beruht auf der Tatsache, daß bei ferroelek- trischen Materialien die durch ein äußeres elektrisches Feld eingeprägte Polarisation auch nach Abschalten des äußeren elektrischen Feldes im wesentlichen beibehalten wird. Dabei ist das Signal, das aus den Speicherkondensatoren ausgelesen werden kann, um so höher je höher die in das ferroelektri- sehen Material einprägbare Polarisation ist. Um also ein genügend hohes Signal beim Auslesen eines Speicherkondensators gewährleisten zu können, ist eine hohe remanente Polarisation zwischen den Elektroden des Kondensators erforderlich.
Ferroelektrische Materialien sind dadurch charakterisiert, daß sie über mikrostrukturelle Domänen verfügen, welche eine elektrische Polarisation besitzen. Die Ausrichtung dieser Polarisation ist an die Orientierung des jeweiligen Kristallgitters gebunden. So ist z.B. beim PZT die Polarisation in Richtung der kristallographischen [001] -Achse ausgerichtet. Beim SBT liegt der Vektor der elektrischen Polarisa- tion hauptsächlich parallel der a-Achse ( [100] Orientierung) , oder der b-Achse ( [010] Orientierung) . Beide Achsen sind jedoch nahezu äquivalent, da es sich um ein pseudotetragonales Gitter handelt.
Da in der Regel die Kristalle der ferroelektrischen Materialien zufallsorientiert vorliegen, sind auch die Domänen und damit die Vektoren der elektrischen Polarisation zufällig orientiert. Wenn nun von außen ein elektrisches Feld angelegt wird, so werden die Polarisationsvektoren der einzelnen Domä- nen so ausgerichtet, daß sie möglichst parallel zum angelegten externen Feld stehen. Für Domänen, deren Kristall so ausgerichtet ist, daß die [100] -Achse senkrecht zu den Platten des Kondensators steht, bedeutet dies, daß der gesamte Polarisationsvektor der Domäne parallel zum externen Feld ver- läuft. Bei anders orientierten Domänen ist nur die zum externen Feld parallele Komponente des Polarisationsvektors relevant. Die makroskopisch meßbare Gesamtpolarisation, die senkrecht zu den Elektroden des Kondensators steht, ist die Summe der Einzelpolarisationen der Domänen. Diese Summe wird um so höher sein, je bevorzugter die einzelnen Domänen senkrecht zu den Elektroden des Kondensators ausgerichtet sind, d.h. beispielsweise im Falle von SBT, je größer der Anteil der Kristalle ist, deren [100] -Achse senkrecht zu den Elektroden des Kondensators steht .
Eine hohe remanente Polarisation ist von entscheidender Bedeutung für den Einsatz von ferroelektrischen Dünnfilmen in hoch integrierten Bauelementen, wie z.B. in integrierten Speicheranordnungen mit Strukturgrößen kleiner als 0,25 μm, da hierbei nicht nur die Fläche des Kondensators sehr klein ist, sondern diese Strukturen bezogen auf ihr Volumen auch eine sehr große Oberfläche aufweisen. Die Oberfläche von ferroelektrischen Materialien weist jedoch immer Schäden auf, die durch die Strukturierung bedingt sind und die zu einer Verringerung der remanenten Polarisation führen. Neben der eigentlichen Strukturierung der ferroelektrischen Materialien führen noch weitere Prozesse, die bei der Herstellung von integrierten Bauelementen unabdingbar sind (z. B. Formiergas- temperung, TEOS-Oxid/Si02-Abscheidung, etc.), zu einer Degradierung des ferroelektrischen Materials und dementsprechend zu einer Verringerung der remanenten Polarisation. Aufgrund dieser prozeßbedingten Verringerung der Polarisation ist es wichtig, ein Material mit einer möglichst hohen Polarisation vor Beginn der Strukturierung und der nachfolgenden Prozesse zu haben.
Es ist demnach bevorzugt, die Orientierung des ferroelektrischen Materials zu kontrollieren, d.h. beispielsweise im Falle von SBT möglichst viel [100] - oder [010] -orientiertes Material bzw. im Falle von PZT möglichst viel [001]- orientierteε Material zu erzeugen, dessen Polarisationsvek- toren senkrecht zu den Elektroden des Speicherkondensators ausgerichtet sind. Im Falle von SBT sind auch andere Orientierungen innerhalb der a,b-Ebene (z.B. [110]) noch nützlich. Diese zeigen zwar eine kleinere Polarisation, jedoch ist die Polarisation immer noch deutlich höher als wenn viele Domänen mit einer Ausrichtung entlang der c-Achse vorhanden sind.
Falls es dementsprechend möglich wäre, ferroelektrischen Materialien eine bevorzugte Orientierung zu geben, würde dies eine sehr hohe remanente Polarisation zur Folge haben.
Es ist daher die Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung einer ferroelektrischen Schicht anzugeben, das in Lage ist, die Mehrzahl der Domänen der Schicht entlang einer vorgegebenen Richtung auszurichten, bzw. ein Verfahren zur Herstellung von Speicherkondensatoren anzugeben, welche eine hohe remanente Polarisation aufweisen. Diese Aufgabe wird erfindungsgemäß von den Verfahren zur Herstellung einer ferroelektrischen Schicht nach dem unabhängigen Patentanspruch 1 sowie von dem Verfahren zur Herstellung eines Speicherkondensators nach dem unabhängigen Paten - anspruch 18 gelöst. Weiterhin werden eine so hergestellte ferroelektrische Schicht und eine so hergestellte Speicheranordnung zur Verfügung gestellt. Weitere vorteilhafte Ausführungsformen, Eigenschaf en und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Ansprüchen, der Beschreibung und den beiliegenden Zeichnungen.
Erfindungsgemäß wird ein Verfahren zur Herstellung einer ferroelektrischen Schicht bereitgestellt, das folgende Schritte aufweist:
a) ein Substrat wird bereitgestellt,
b) auf das Substrat wird das Material der späteren ferroelektrischen Schicht aufgebracht,
c) eine Wärmebehandlung wird in Anwesenheit eines elektrischen Feldes, das entlang einer vorgegebenen Richtung ausgerichtet ist, durchgeführt, so daß das Material in eine ferroelektrische Phase überführt wird.
Das erfindungsgemäße Verfahren besitzt den Vorteil, daß durch das Anlegen eines äußeren elektrischen Feldes eine Kristallisation des Materials entsprechend der vorgegebenen Richtung erleichtert wird. Ohne sich einschränken zu wollen sind die Erfinder der Auffassung, daß sich dies dadurch erklären läßt, daß die Kristallisation stets in die Richtung verlaufen wird, bei der ein Zustand mit der geringsten Gibb' sehen Freien Energie erreicht wird. Im normalen Falle wird dies ein Material mit zufallsorientierten Kristallen sein, da sich so ein Zustand mit sehr großer Entropie erzeugen läßt. Legt man jedoch von außen ein elektrisches Feld an, so kommt ein zusätzlicher Energieterm hinzu, welcher die Wechselwirkung zwischen dem externen Feld und der ferroelektrischen Polarisation beschreibt. Dieser Energieterm wird in der Regel dann minimal, wenn die Polarisation des entstehenden ferroelektrischen Materials parallel zum externen Feld verläuft. Dies bedeutet auch, daß je höher das externe Feld ist, desto stärker wird das Material in die vorgegebene Richtung ausgerichtet. Dementsprechend läßt sich ein ferroelektrisches Material erzeugen, bei dem die Kristallisation beispielsweise im Fall von SBT bevorzugt in die [100]-, [010]- oder [110]- Richtung bzw. im Fall von PZT in die [001]- Richtung ausgerichtet ist.
Durch eine geeignete Wahl der Ausrichtung des bei der Kristallisation angelegten Feldes lassen sich ferroelektrische Schichten erzeugen, deren Domänen bevorzugt so ausgerichtet ist, daß ihre Polarisationsvektoren senkrecht zu den Elektroden des Speicherkondensators in einer Speicherzelle stehen. Dies hat zur Folge, daß während des Betriebs der Speicheranordnung der gesamte
Polarisationsvektor der Domäne im wesentlichen parallel zu dem Feld des Speicherkondensators verläuft und eine dementsprechend hohe remanente Polarisation erzeugt wird.
Gemäß einer bevorzugten Ausführungsform ist die ferroelektrische Schicht eine Strontiumwismuttantalatschicht (SBT, SrBi2Ta209) und wird die Wärmebehandlung bei einer Temperatur zwischen 500° und 820°C, bevorzugt zwischen 700° und 800°C, durchgeführt. Insbesondere ist es bevorzugt, wenn die Wärmebehandlung bei einer Temperatur zwischen 700° und 750°C durchgeführt wird. Gemäß einer weiteren bevorzugten Ausführungsform ist die ferroelektrische Schicht eine Bleizirkonattitanatschicht (PZT, Pb(Zr, Ti)03) und wird die Wärmebehandlung bei einer Temperatur zwischen 400° und 600°C durchgeführt. Bevorzugt wird die Wärmebehandlung über einen Zeitraum von 5 bis 90 min, bevorzugt 10 bis 30 min, durchgeführt . Weiterhin ist es bevorzugt, wenn die Feldstärke des elektrischen Feldes zwischen 1 bis 100 kV/cm, bevorzugt zwischen 20 und 40 kV/cm beträgt.
Gemäß einer bevorzugten Ausführungsform wird zum Anlegen des elektrischen Feldes das Substrat als eine Elektrode verwendet. Dabei ist es insbesondere bevorzugt, wenn auf der Oberfläche des Substrats eine Edelmetallelektrode, insbesondere eine Platinelektrode, bereitgestellt wird. Gemäß einer bevorzugten Ausführungsform wird als zweite Elektrode eine leitfähige Platte verwendet, die oberhalb des Materials der späteren ferroelektrischen Schicht angeordnet ist. Gemäß einer weiteren bevorzugten Ausführungsform wird als zweite Elektrode ein Plasma verwendet, das oberhalb des Materials der späteren ferroelektrischen Schicht erzeugt wird. Die Verwendung eines Plasmas oberhalb der späteren ferroelektrischen Schicht hat den Vorteil, daß das Plasma bis direkt an das Material heranreicht, so daß das angelegte elektrische Feld direkt an das Material angelegt werden kann. Dabei ist es bevorzugt, wenn das Plasma durch eine Wechselfreguenz bzw. Spannungspulse erzeugt wird. Dabei ist es insbesondere bevorzugt, wenn das Substrat durch Spannungspulse in das Plasma eingetaucht wird. Bei der Verwendung einer zusätzlichen, leitfähigen Platte wird in der Regel zwischen der Platte und dem Material ein Abstand vorhanden sein, in dem ebenfalls ein elektrisches Feld vorhanden ist, was zur Folge hat, daß zum Aufbau des elektrischen Feldes eine höhere Spannung angelegt werden muß.
Gemäß einer bevorzugten Ausführungsform wird die Wärmebehandlung in einer N2/02 Atmosphäre oder in einer He/02 Atmosphäre durchgeführt. Weiterhin ist es bevorzugt, wenn die Wärmebehandlung bei einem Druck zwischen 0,05 bis 10 Pa durchgeführt wird. Gemäß einer weiteren bevorzugten Ausführungsform wird das Material der ferroelektrischen Schicht durch ein CVD- Verfahren auf das Substrat aufgebracht . Dabei ist es insbesondere bevorzugt, wenn das Material der späteren ferroelektrischen Schicht als im wesentlichen amorpher Film auf das Substrat aufgebracht wird.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 - 8 ein Verfahren zur Herstellung einer ferroelektrischen Schicht nach einem ersten Ausführungsbeispiel der Erfindung im Rahmen der Herstellung einer ferroelektrischen Speicherzelle,
Fig. 9 ein weiteres Verfahren zur Herstellung einer ferroelektrischen Schicht nach einem zweiten Ausführungsbeispiel der Erfindung, und
Fig. 10 ein weiteres Verfahren zur Herstellung einer ferroelektrischen Schicht nach einem dritten Ausführungsbeispiel der Erfindung.
Fig. 1 zeigt ein Siliziumsubstrat 1 mit bereits fertiggestellten Transistoren 4. Die Transistoren bilden mit den noch zu erzeugenden Speicherkondensatoren die Speicherzellen, die der Speicherung der binären Informationen dienen. Die Transistoren 4 weisen jeweils zwei Diffusionsgebiete 2 auf, welche an der Oberfläche des Siliziumsubstrats 1 angeordnet sind. Zwischen den Diffusionsgebieten 2 der Transistoren 4 sind die Kanalzonen angeordnet, die durch das Gateoxid von den Gateelektroden 3 auf der Oberfläche des Siliziumsubstrats 1 getrennt sind. Die Transistoren 4 werden nach den im Stand der Technik bekannten Verfahren hergestellt, die hier nicht näher erläutert werden. Auf das Siliziumsubtrat 1 mit den Transistoren 4 wird eine isolierende Schicht 5, beispielsweise eine Si02-Schicht aufgebracht. In Abhängigkeit des für die Herstellung der Transistoren 4 verwendeten Verfahrens können auch mehrere isolierende Schichten aufgebracht werden. Die sich daraus ergebende Struktur ist in Fig. 1 gezeigt.
Anschließend werden durch eine Phototechnik die Kontaktlöcher 6 erzeugt. Diese Kontaktlöcher 6 stellen eine Verbindung zwischen den Transistoren 4 und den noch zu erzeugenden Speicherkondensatoren her. Die Kontaktlöcher 6 werden beispielsweise durch eine anisotrope Ätzung mit fluorhaltigen Gasen erzeugt . Die sich daraus ergebende Struktur ist in Fig. 2 gezeigt.
Nachfolgend wird ein leitfähiges Material 7, beispielsweise insitu dotiertes Polysilizium, auf die Struktur aufgebracht. Dies kann beispielsweise durch ein CVD- Verfahren geschehen. Durch das Aufbringen des leitfähigen Materials 7 werden die Kontaktlöcher 6 vollständig ausgefüllt und es entsteht eine zusammenhängende leitfähige Schicht auf der isolierenden Schicht 5 (Fig. 3) . Anschließend folgt ein CMP-Schritt („Chemical Mechanical Polishing) , der die zusammenhängende leitfähige Schicht auf der Oberfläche der isolierenden Schicht 5 entfernt und eine ebene Oberfläche erzeugt .
Im weiteren werden Vertiefungen in der isolierenden Schicht 5 überlappend zu den Kontaktlöchern 6 gebildet. Diese Vertiefungen werden nun mit Barrierematerial 8, beispielsweise Iridiumoxid, gefüllt. Dies geschieht, in dem das Barrierematerial 8 ganzflächig abgeschieden und nachfolgend ein weiterer CMP-Schritt durchgeführt wird. Geeignete CMP-Verfahren sind beispielsweise in der Anmeldung beschrieben, auf die hiermit Bezug genommen wird. Die sich daraus ergebende Struktur ist in Fig. 4 gezeigt. Anschließend wird die untere Elektrode der Speicherkondensatoren ganzflächig auf der in Fig. 4 gezeigten Struktur abgeschieden. Wegen ihrer guten
Oxidationsbeständigkeit und/oder der Ausbildung elektrisch leitfähiger Oxide können 4d und 5d Übergangsmetalle, insbesondere Platinmetalle (Ru, Rh, Pd, Os, Ir, Pt) und insbesondere Platin selbst, als Elektrodenmaterial eingesetzt werden. Die Edelmetallschicht 9, beispielsweise Platin, wird durch ein Sputterverfahren mit einer Sputtertemperatur von etwa 550°C aufgebracht. Die Dicke der Edelmetallschicht 9 beträgt dabei etwa 100 nm. Die sich daraus ergebende Struktur ist in Fig. 5 gezeigt.
Damit ist der erste Schritt a) des erfindungsgemäßen Verfahrens abgeschlossen. Ein Substrat, auf das nun im folgenden des Material der ferroelektrischen Schicht aufgebracht werden kann, wurde bereitgestellt.
Es folgt die Erzeugung einer ferroelektrischen Schicht. Ein SBT Film 10 wird mit Hilfe eines CVD Prozesses auf das so vorbereitete Substrat abgeschieden. Der CVD Prozeß wird bei einer Substrattemperatur von 385°C und einem Kammerdruck von etwa 1200 Pa durchgeführt. Der Sauerstoffanteil im Gasgemisch beträgt 60%. Dabei wird der SBT Film 10 als amorpher Film abgeschieden, der bei der Untersuchung mit Röntgen- oder
Elektronenstrahlen im wesentlichen keine Kristallstrukturen erkennen läßt. Dementsprechend zeigt der SBT Film 10 im wesentlichen noch keine ferroelektrischen Eigenschaften. Die sich daraus ergebende Struktur ist in Fig. 6 gezeigt.
Anschließend wird das abgeschiedene, amorphe SBT 10 bei einer Temperatur zwischen 700 bis 750°C für 10 bis 30 min getempert. Während der Wärmehandlung (Temperung) wird ein externes elektrisches Feld 11 angelegt. Die Größenordnung des extern angelegten Feldes 11 sollte dabei bevorzugt der
Koerzitivfeldstärke der späteren ferroelektrischen Schicht entsprechen, d.h. z.B. 30 kV/cm für SBT. Zur Erzeugung des externen elektrischen Feldes 11 wird in dieser Ausführungsform der vorliegenden Erfindung eine zusätzliche leitfähige Platte 12 direkt über dem SBT Film 10 angeordnet. Der Abstand zwischen der leitfähigen Platte 12 und dem SBT Film 10 beträgt dabei etwa 1 mm. Durch Anlegen einer Spannung zwischen der leitfähige Platte 12 und der Platinschicht 9 wird nun ein elektrisches Feld erzeugt, das senkrecht zu der Platinschicht 9 und der Platte 12 ausgerichtet ist. Die zwischen der leitfähigen Platte 12 und der Platinschicht 9 angelegte Spannung beträgt dabei etwa 30 kV. Zur Vermeidung eines Spannungsdurchschlags wird der Druck der N/02 Atmosphäre, welche in diesem Ausführungsbeispiel zur Temperung verwendet wird, auf etwa 0,1 bis 10 Pa verringert. Wird anstatt einer N2/02 Atmosphäre eine He/02 Atmosphäre verwendet, kann bei einem deutlich höherem Druck gearbeitet werden. Je nach Anwendungsfall kann die Temperung auch in einer reinen He Atmosphäre durchgeführt werden.
Durch die Anwesenheit des elektrischen Feldes 11 werden die sich bildenden Domänen der SBT Schicht 10 bevorzugt in die vorgegebene Richtung des elektrischen Feldes 11 ausgerichtet. Dementsprechend läßt sich eine ferroelektrische SBT Schicht erzeugen, bei der die Domänen bevorzugt in die [100]-, [010]- oder [110]- Richtung ausgerichtet sind. Die Domänen sind dabei so ausgerichtet, daß ihre
Polarisationsvektoren senkrecht zu den Elektroden des noch zu erzeugenden Speicherkondensators stehen, was eine dementsprechend hohe remanente Polarisation zur Folge hat. Die sich daraus ergebende Struktur ist in Fig. 7 gezeigt.
Anschließend wird die obere Elektrode der Speicherkondensatoren ganzflächig auf die in Fig. 7 gezeigte Struktur abgeschieden. Wiederum werden wegen ihrer guten Oxidationsbeständigkeit und/oder der Ausbildung elektrisch leitfähiger Oxide 4d und 5d Übergangsmetalle, insbesondere Platinmetalle (Ru, Rh, Pd, Os , Ir, Pt) und insbesondere Platin selbst, als Elektrodenmaterial eingesetzt. Die Edelmetallschicht 13, beispielsweise Platin, wird ebenfalls durch ein Sputterverfahren mit einer Sputtertemperatur von etwa 550°C aufgebracht. Nach dem Aufbringen der oberen Elektrode wird wiederum eine Temperung durchgeführt, um die Grenzschicht zwischen der ferroelektrischen Schicht 10 und der oberen Elektrode 13 auszuheilen. Die drei Schichten, Edelmetallschicht 13, ferroelektrische Schicht 10 und die Edelmetallschicht 9 werden anschließend mit Hilfe anisotroper Ätzverfahren strukturiert, so daß die in Fig. 8 gezeigte Struktur entsteht. Damit sind die Speicherzellen im wesentlichen fertiggestellt. Es folgenden weitere Schritte zur Isolierung der einzelnen Speicherzellen und zur Herstellung der Verdrahtung der Speicheranordnung. Die dabei verwendeten Verfahren gehören jedoch zum Stand der Technik und werden hier nicht näher erläutert .
Wird eine zusätzliche leitfähige Platte 12 zur Erzeugung des externen elektrischen Feldes verwendet, müssen zwischen der unteren Elektrode 9 und der leitfähigen Platte 12 relativ hohe Spannungen angelegt werden, um ein ausreichend hohes
Feld 11 in der ferroelektrischen Schicht 10 zu erzeugen. Dies ist auf den Abstand zwischen der Platte 12 und ferroelektrischer Schicht 10 zurückzuführen, der sich in der Praxis nie ganz vermeiden läßt.
Um die bei Erzeugung des externen elektrischen Feldes notwendigen Spannungen reduzieren zu können, ist bei der zweiten Ausführungsform der vorliegenden Erfindung ein Plasma oberhalb der Schicht 10 vorgesehen. Der erste Schritt a) des Verfahrens gemäß der zweiten Ausführungsform der vorliegenden Erfindung entspricht dabei dem, was in Zusammenhang mit den Figuren 1 bis 6 erläutert wurde, so daß auf eine Wiederholung verzichtet werden kann. Die amorphe SBT Schicht 10 wird wiederum bei einer Temperatur zwischen 700 bis 750°C für 10 bis 30 min getempert. Während der Wärmehandlung (Temperung) wird ein externes elektrisches Feld 11 angelegt. Die Größenordnung des extern angelegten Feldes 11 sollte dabei bevorzugt der Koerzitivfeidstärke der späteren ferroelektrischen Schicht entsprechen, d.h. z.B. 30 kV/cm für SBT. Zur Erzeugung des externen elektrischen Feldes 11 wird in dieser Ausführungsform das Substrat in einen Parallelplattenreaktor 14 eingebracht.
Der Reaktor 14 umfaßt im wesentlichen eine Vakuumkammer mit einem Einlaß für das He/02 Gasgemisch und zwei parallele Elektroden 15 und 16. Das Substrat 1 wird auf der unteren Elektrode 15 positioniert. Durch eine an die Elektroden 15,
16 angelegte HochfrequenzSpannung wird das He/02 Gasgemisch zwischen den Elektroden 15, 16 zur Glimmentladung gebracht und es entsteht ein Plasma 17. Im Gegensatz zu den Ionen können die im Vergleich dazu viel leichteren Elektronen dem Hochfre uenzfeld zwischen den Elektroden 15, 16 folgen und die Elektroden 15, 16 viel schneller erreichen. Dementsprechend lädt sich das Plasma 17 gegenüber den Elektroden 15, 16 und gegenüber dem Substrat 1 positiv auf, so daß ein elektrischen Feld innerhalb der SBT Schicht erzeugt wird, das zur Ausrichtung der Domänen innerhalb der SBT Schicht dient . Durch eine geeignete Wahl der Prozeßparameter Druck, HF-Leistung, externer Bias, Gasfluß, Gaszusammensetzung kann das elektrische Potential des Plasmas
17 gezielt gesteuert werden, so daß ein hinreichend starkes elektrisches Feld erzeugt werden kann. Da das Plasma 17 bis direkt an die SBT Schicht heranreicht, kann mit moderaten Potentialen gearbeitet werden. Geeignete Parameter sind beispielsweise: Kathodentemperatur 450°C, HF-Leistung: 1200 W, Bias-Leistung: 450 W, He/02 - Fluß: 80 - 150 sccm, Druck: 0,6 - 3,4 Pa.
Nach der Temperung wird die obere Elektrode der Speicherkondensatoren ganzflächig abgeschieden. Nach dem Aufbringen der oberen Elektrode wird eine Temperung durchgeführt, um die Grenzschicht zwischen der ferroelektrischen Schicht 10 und der oberen Elektrode 13 auszuheilen. Die drei Schichten, Edelmetallschicht 13, ferroelektrische Schicht 10 und die Edelmetallschicht 9 werden anschließend mit Hilfe anisotroper Ätzverfahren strukturiert, so daß wiederum die in Fig. 8 gezeigte Struktur entsteht.
Bei dem Verfahren nach der zweiten Ausführungsform der vorliegenden Erfindung wird das Plasma durch eine kontinuierliche Zufuhr von HF-Leistung erzeugt. Beim dem Verfahren nach einer dritten Ausführungsform der vorliegenden Erfindung wird das Plasma durch Spannungspulse erzeugt. Der erste Schritt a) des Verfahrens gemäß der dritten Ausführungsform der vorliegenden Erfindung entspricht dabei wiederum dem, was in Zusammenhang mit den Figuren 1 bis 6 erläutert wurde, so daß auf eine Wiederholung verzichtet werden kann. Die amorphe SBT Schicht 10 wird bei einer Temperatur zwischen 700 bis 750°C für 10 bis 30 min getemper . Während der Wärmehandlung (Temperung) wird ein externes elektrisches Feld 11 angelegt. Zur Erzeugung des externen elektrischen Feldes 11 wird in dieser Ausführungsform das Substrat in einen Reaktor 18 eingebracht.
Der Reaktor 18 umfaßt dabei im wesentlichen eine Vakuumkammer mit einem Einlaß 19 für das He/02 Gasgemisch und einen Träger 20 für das Substrat 1. Der Einlaß 19 besitzt an seiner dem Träger 20 zugewandten Seite eine Scheibe 21, an die durch einen Modulator 22 Pulse positiver Spannung angelegt werden. Die Wände der Vakuumkammer, der Träger 20 und damit das Substrat 1 hingegen sind mit Masse verbunden. Die Pulse positiver Spannung ionisieren die Gasmoleküle und erzeugen so ein Plasma 17 in dem Raum oberhalb des Trägers 20. Gleichzeitig werden die positiven Ionen innerhalb des Plasma in Richtung des Substrats 1 beschleunigt und das Plasma dehnt sich in Richtung des Substrats aus. Dies hat zur Folge, daß das Substrat in das Plasma eingetaucht wird.
Das Plasma kann ausschließlich durch die Spannungspulse oder durch eine zusätzliche Plasmaquelle, beispielsweise eine ECR- oder Mikrowellenquelle (nicht gezeigt), erzeugt werden. Falls das Plasma durch eine zusätzliche Plasmaquelle erzeugt wird, dienen die Spannungspulse hauptsächlich dazu, das Substrat in das Plasma einzutauchen. Weitere Details zu diesen sogenannten „Plasma Immersion Implantation" Methoden sind beispielsweise in der US Patentschrift 5,911,832 (Denholm et al . ) beschrieben.
Auf diese Weise kann ein sehr dichtes Sauerstoffplasma erzeugt werden, das ausreichend viele niederenergetische Sauerstoffionen für die Temperung der SBT Schicht zur Verfügung stellt. Gleichzeitig kann das Potential des Plasmas 17 über einen weiten Bereich eingestellt werden, so daß ein ausreichend großes elektrisches Feld zur Ausrichtung der Domänen der SBT Schicht erzeugt werden kann. Zur Heizung des Substrats 1 sind außerdem Heizlampen 23 vorgesehen, die oberhalb des Trägers 20 angeordnet sind. Die Prozeßparameter können dabei über weite Bereiche variiert werden: Kathodentemperatur 50 - 700°C, HF-Leistung 30 - 500 Watt, Gas-Fluß 100 - 700 sccm, Plasmadichte 3 1011 Ionen/cm3, Ionen- Fluß > 1016 Ionen/ (cm2 min), Druck 0,1 - 3 Torr.
Nach der Temperung wird wiederum die obere Elektrode der Speicherkondensatoren ganzflächig abgeschieden. Nach dem Aufbringen der oberen Elektrode wird eine Temperung durchgeführt, um die Grenzschicht zwischen der ferroelektrischen Schicht 10 und der oberen Elektrode 13 auszuheilen. Die drei Schichten, Edelmetallschicht 13, ferroelektrische Schicht 10 und die Edelmetallschicht 9 werden anschließend mit Hilfe anisotroper Ätzverfahren strukturiert, so daß wiederum die in Fig. 8 gezeigte Struktur entsteht .
Die erfindungsgemäßen Verfahren besitzen den Vorteil, daß sich durch das bei der Kristallisation angelegte elektrische Feld ferroelektrische Schichten erzeugen lassen, deren Domänen bevorzugt so ausgerichtet ist, daß ihre Polarisationsvektoren senkrecht zu den Elektroden des Speicherkondensators in einer Speicherzelle stehen. Dies hat zur Folge, daß während des Betriebs der Speicheranordnung der gesamte Polarisationsvektor der Domäne im wesentlichen parallel zum dem Feld des Speicherkondensators verläuft und eine dementsprechend hohe remanente Polarisation erzeugt wird. Entsprechend hoch ist das Signal, das aus den Speicherkondensatoren ausgelesen werden kann.
Bei den beschriebenen Ausführungsformen der vorliegenden Erfindung wurden die untere Elektrode 9, die ferroelektrische Schicht 1 und die obere Elektrode 13 im wesentlichen gleichzeitig durch ein oder mehrere anisotrope Ätzverfahren strukturiert. Alternativ dazu kann jedoch die untere Elektrode 9 bereits vor dem Aufbringen des ferroelektrischen Materials durch ein Ätzverfahren und/oder ein CMP-Verfahren strukturiert werden. Weiterhin ist es möglich, die ferroelektrische Schicht 10 und die untere Elektrode 9 zu strukturieren bevor die obere Elektrode 13 erzeugt wird.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer ferroelektrischen Schicht mit den Schritten:
a) ein Substrat wird bereitgestellt,
b) auf das Substrat wird das Material der späteren ferroelektrischen Schicht aufgebracht,
c) eine Wärmebehandlung wird in Anwesenheit eines elektrischen Feldes, das entlang einer vorgegebenen Richtung ausgerichtet ist, durchgeführt, so daß das Material in eine ferroelektrische Phase überführt wird.
. Verfahren nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t , daß die ferroelektrische Schicht eine
Strontiumwismuttantalatschicht (SBT, SrBi2Ta209) ist und daß die Wärmebehandlung bei einer Temperatur zwischen 500° und 820°C, bevorzugt zwischen 700° und 800°C, durchgeführt wird.
. Verfahren nach Anspruch 2 , d a d u r c h g e k e n n z e i c h n e t , daß die Wärmebehandlung bei einer Temperatur zwischen 700° und 750°C durchgeführt wird. . Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die ferroelektrische Schicht eine Bleizirkonattitanatschicht (PZT, Pb(Zr, Ti)03) ist und daß die Wärmebehandlung bei einer Temperatur zwischen 400° und 600°C durchgeführt wird.
Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Feldstärke des elektrischen Feldes zwischen 1 bis 100 kV/cm, bevorzugt zwischen 20 und 40 kV/cm beträgt .
Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß zum Anlegen des elektrischen Feldes das Substrat als eine Elektrode verwendet wird.
Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß auf der Oberfläche des Substrats eine Edelmetall- elektrode, insbesondere eine Platinelektrode, bereitgestellt wird.
Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß als zweite Elektrode eine leitfähige Platte verwendet wird, die oberhalb des Materials der späteren ferroelektrischen Schicht angeordnet ist.
Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß als zweite Elektrode ein Plasma verwendet wird, das oberhalb des Materials der späteren ferroelektrischen Schicht erzeugt wird.
Verfahren nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t , daß das Substrat durch Spannungspulse in das Plasma eingetaucht wird.
Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Wärmebehandlung in einer N2/02 Atmosphäre durchgeführt wird.
12. Verfahren nach einem der Ansprüche 1 bis 10, d a d u r c h g e k e n n z e i c h n e t , daß die Wärmebehandlung in einer He/02 Atmosphäre durchgeführt wird.
13. Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die Wärmebehandlung bei einem Druck zwischen 0,05 bis 10 Pa durchgeführt wird.
14. Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß das Material der ferroelektrischen Schicht durch ein CVD-Verfahren auf das Substrat aufgebracht wird.
15. Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß das Material der späteren ferroelektrischen Schicht als im wesentlicher amorpher Film auf das Substrat aufgebracht wird.
16. Verfahren nach einem der voherstehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß Wärmebehandlung über einen Zeitraum von 5 bis 90 min, bevorzugt 10 bis 30 min, durchgeführt wird.
17. Ferroelektrische Schicht, d a d u r c h g e k e n n z e i c h n e t , daß die ferroelektrische Schicht nach einem der vorherstehenden Verfahren erhältlich ist.
18. Verfahren zur Herstellung eines ferroelektrischen Speicherkondensators mit den Schritten: a) eine erste Edelmetallelektrode wird bereitgestellt,
b) auf der Edelmetallelektrode wird eine ferroelektrische Schicht nach einem Verfahren gemäß einem der Ansprüche 1 bis 16 erzeugt,
c) eine zweite Edelmetallelektrode wird auf der ferroelektrische Schicht erzeugt.
19. Ferroelektrische Speicheranordnung mit einer Vielzahl von Speicherzellen, welche jeweils zumindest einen Transistor und zumindest einen ferroelektrischen Speicherkondensator aufweisen, d a d u r c h g e k e n n z e i c h n e t , daß der ferroelektrische Kondensator nach einem Verfahren gemäß Anspruch 18 erhältlich ist.
EP01911688A 2000-02-24 2001-02-22 Verfahren zur herstellung einer ferroelektrischen schicht Withdrawn EP1258036A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10008617A DE10008617A1 (de) 2000-02-24 2000-02-24 Verfahren zur Herstellung einer ferroelektrischen Schicht
DE10008617 2000-02-24
PCT/EP2001/002035 WO2001063658A1 (de) 2000-02-24 2001-02-22 Verfahren zur herstellung einer ferroelektrischen schicht

Publications (1)

Publication Number Publication Date
EP1258036A1 true EP1258036A1 (de) 2002-11-20

Family

ID=7632216

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01911688A Withdrawn EP1258036A1 (de) 2000-02-24 2001-02-22 Verfahren zur herstellung einer ferroelektrischen schicht

Country Status (6)

Country Link
US (1) US6790676B2 (de)
EP (1) EP1258036A1 (de)
KR (1) KR100533698B1 (de)
DE (1) DE10008617A1 (de)
TW (1) TW525196B (de)
WO (1) WO2001063658A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
US6967365B2 (en) * 2003-07-15 2005-11-22 Texas Instruments Incorporated Ferroelectric memory cell with angled cell transistor active region and methods for fabricating the same
KR100634548B1 (ko) * 2005-07-13 2006-10-13 삼성전자주식회사 강유전막 상에서 귀금속막의 증착률을 높일 수 있는 물질막제조방법, 이 방법을 이용한 강유전막 커패시터 제조 방법및 이 방법으로 형성된 강유전막 커패시터, 이러한강유전막 커패시터를 포함하는 반도체 메모리 장치 및 그제조 방법
WO2008072827A1 (en) * 2006-12-15 2008-06-19 University Of Seoul Foundation Of Industry-Academic Cooperation Ferroelectric material and method of forming ferroelectric layer using the same
EP2717343B1 (de) * 2012-10-08 2014-09-24 Christian-Albrechts-Universität zu Kiel Magnetoelektrischer Sensor und Verfahren zu seiner Herstellung
US10505040B2 (en) * 2017-09-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device having a gate with ferroelectric layer
US20210408049A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409104B1 (de) * 1989-05-18 1996-05-01 Sony Corporation Verfahren zur Kontrolle der ferroelektrischen Domänen eines nichtlinearen optischen Substrates
JP3169599B2 (ja) * 1990-08-03 2001-05-28 株式会社日立製作所 半導体装置、その駆動方法、その読み出し方法
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
US5525528A (en) * 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
JP3152859B2 (ja) 1994-09-16 2001-04-03 株式会社東芝 半導体装置の製造方法
US6194751B1 (en) * 1994-11-15 2001-02-27 Radiant Technologies, Inc Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation
JPH09232532A (ja) * 1996-02-22 1997-09-05 Toshiba Corp 強誘電体メモリの製造方法
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
EP0957516A1 (de) * 1996-08-20 1999-11-17 Hitachi, Ltd. Herstellungsverfahren eines oxiddielektrikumbauelement, sowie speicher und dieses bauelement verwendende halbleiterbauteil
US5911832A (en) 1996-10-10 1999-06-15 Eaton Corporation Plasma immersion implantation with pulsed anode
US6096597A (en) * 1997-01-31 2000-08-01 Texas Instruments Incorporated Method for fabricating an integrated circuit structure
KR100269314B1 (ko) * 1997-02-17 2000-10-16 윤종용 플라즈마처리를이용한반도체장치의커패시터제조방법
AUPO620197A0 (en) 1997-04-14 1997-05-08 Leung, Chi Keung Extra byte propeller
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
JP2000031151A (ja) * 1999-07-05 2000-01-28 Seiko Epson Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0163658A1 *

Also Published As

Publication number Publication date
WO2001063658A1 (de) 2001-08-30
KR20020086568A (ko) 2002-11-18
TW525196B (en) 2003-03-21
US6790676B2 (en) 2004-09-14
US20030138977A1 (en) 2003-07-24
DE10008617A1 (de) 2001-09-06
KR100533698B1 (ko) 2005-12-05

Similar Documents

Publication Publication Date Title
DE69833168T2 (de) Halbleiter-Speicherbauteil mit ferroelektrischem Dünnfilm
DE69736895T2 (de) Verfahren zur herstellung eines halbleiterspeichers
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19649670C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und auf diese Weise hergestellter Kondensator
DE19613669B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer Platinschicht
EP1258036A1 (de) Verfahren zur herstellung einer ferroelektrischen schicht
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
EP1307906B1 (de) Strukturierung ferroelektrischer schichten
DE10125370C1 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem stark polarisierbaren Dielektrikum oder Ferroelektrikum
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
EP1114451A1 (de) Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle
DE10064068A1 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
EP1138065A1 (de) Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
EP0902461A2 (de) Verfahren zur Erzeugung von Strukturen mit einem hohen Aspektverhältnis
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
DE19851280A1 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
WO2001001461A1 (de) Verfahren zur herstellung einer strukturierten schicht
DE102005008391B3 (de) FeRAM-Speicherzelle zum Speichern von mehr als zwei Zuständen und Verfahren zum Herstellen einer solchen
DE19957122C2 (de) Verfahren zur Herstellung eines ferroelektrischen Kondensators und ferroelektrischer Kondensator
DE19929723B4 (de) Verfahren zur Herstellung einer Elektrode
DE10009146A1 (de) Herstellungsverfahren sehr dünner ferroelektrischer Schichten
WO2000046843A1 (de) Mikroelektronische struktur
DE10010284C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20020820

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: WINTERAUER, FRANZ

Inventor name: HOEPFNER, JOACHIM

Inventor name: SCHINDLER, GUENTHER

Inventor name: HARTNER, WALTER

Inventor name: CERVA, HANS

Inventor name: HINTERMAIER, FRANK

Inventor name: WEINRICH, VOLKER

RBV Designated contracting states (corrected)

Designated state(s): AT BE CH DE GB IE LI

17Q First examination report despatched

Effective date: 20061012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090901