TW522564B - Single chip push-pull power transistor device - Google Patents

Description

522564 A7 B7 五、發明説明（1 ) 發明範疇. 本發明是屬於功率電晶體之範疇，且詳言之是推挽式功 率電晶體裝置、、。 . 發明背景 考慮到最近對無線服務之需求成長，諸如個人通訊服務 ’無線網路之操作頻率已經大幅地增加且現在將進入百萬 赫玆頻率。在此種高頻中，橫向擴散金屬氧化物半導體 (LDMOS)電晶體在功率放大器應用中較受歡迎，例如使用 於天線基地台。 當設計RF功率放大器時，效率是很重要的考量。操作在 可比較的功率及頻率水平，使用推挽式拓樸所產生之放大 為比起單端設計具有更高的效率。在推挽式放大器設計中 的兩個電晶體是以18〇度的相位差工作。對此高工率高頻率 裝置之穩定操作而言，一個很重要的因素是提供一致的接 地參考電位給功率電晶體及周邊電路。詳言之，高工率高 頻率電晶體裝置控制相對大總量的電流。因為接地路徑損 耗故些電流，所以有電位降產生，其導致信號失真，降低 效率且減少埠之間的絕緣，因而降低穩定性。這些高電流 及高電壓在實際功率電晶體裝置設計及它們實際整合入放 大為系統中時必須加以特別考慮。 為了取得推挽式放大器相關屬性之優點，兩個電晶體之 特l'生必須凡全相同。現在，此被製造推.挽式電晶體封裝實 行，其包含兩個電晶體晶圓，具有兩閘極區、兩源極區， 且透過凸緣將電晶體汲極區接地。藉由選用在晶圓上相鄰 -4- 522564 A7 B7 五、發明説明（2 ) 近的電晶體晶圓以確保兩電晶體的相同性。這是很麻煩又 P貝的工作。不管此選擇相同晶圓之努力，當被封裝時， 與個別裝置置'放有關之不正確會導致兩個電晶體的運作有 些不同，減低了效能。此外，電晶體彼此必須被設置在某 最小距離。此裝置接地之實際間隔會因為共用導線電流 之導入而減低效能。 、”二由範例’圖1 δ兒明一種先前技藝之推挽式電晶體封裝^ 5 。第一 LDMOS電晶體晶片（或‘‘基片，，η〇被裝在導電固定基 板（或‘‘凸緣”）28上，位置與同樣被裝在凸緣28上之第二 LDMOS龟曰曰體基片20非常接近。（在這裡所使用的“晶片，，及 “基片”是同義的）。第一輸入（閘極）導線12被安裝在固定凸 、’本28 ,但與其電絕緣。第一輸入導線12被電連接（使用已知 配線技術）至第一電晶體基片10之閘極區。第二輸入（閘極） 導線22被安裝至鄰近第一輸入導線12之固定凸緣28，但與 其電絕緣。第二輸入導線22被電連接至第二電晶體基片2〇 之閘極區。第一輸出（汲極）導線14被安裝在凸緣28上，但與 其電絕緣，且被電連接至第一電晶體基片1〇之汲極區。第 二輸出（汲極）導線24被安裝在鄰近第一輸出導線14之凸緣28 上，但與其電絕緣，且被電連接至第二電晶體基片2〇之汲 極區。位於第一及第二電晶體基片10及2〇下方之共用元件（ 源極）區直接被連接至固定凸緣28，所以凸緣28的作用是當 作一種組合支架結構、散熱片及接地參考。 現在，LDMOS電晶體使用一種濃密摻雜下沉區，用於將 電晶體汲極區接地至凸緣。經由圖例說明，圖2是ldm〇s -5- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公爱) ~ 一· ---- 522564 A7 _______B7_ 五、發明説明（3 ) 電晶體基片30之側視圖’其表不在圖1之封裝15中之電晶體 基片10及20。電晶體基片30包含輸入（閘極）區34、輸出（汲 極）區3 3及共甩元件（源極）區3 5，它們皆形成於半導體（石夕化 物）基片32上，圖中顯示該基片被貼在金屬凸緣28上。濃密 摻雜下沉區36為共用元件電流形成一導電路徑從源極區35 ’透過基片32，至凸緣28，其代表電晶體裝置3〇之接地參 考。下沉區36典型的形成方法是在電晶體裝置3〇上高劑量 植入之後利用大量擴散。詳言之，下沉區3 6提供一共用元 件電流路徑，其具有最小的阻抗極低電感。現今用於該應 用之電晶體使用厚度大約九微米之大磊晶區以支援大的崩 /貝電壓。在下沉區中相關的橫向擴散可以佔用到七個微米 。此相當於大約電晶體總寬度的一半，且因此增加側邊尺 寸。 , 發明簡述 根據本發明之一方面，將兩個電晶體以整合方式同時製 造於單一半導體基片上可以達到推挽式rf電晶體裝置之更 理想效能。 在一實施例中，推挽式電晶體裝置包含一單晶片，其具 有形成於其上且用於推挽式操作之第一及第二電晶體第 一及第二電晶體分享一共用元件電流區。在一些實施例中 ，第一及第二電晶體各具有複數個導電區，各導電區是利 用各自電晶體的相鄰閘極及汲極區所形成，其中第一電晶 體的導電區是與第二電晶體之導電區交錯。 包曰曰 在另-個實施例中，-種推挽式電晶體封裝包含—固定 -6- 522564 A7 __________B7 五、發明説明（4 ) 基板，其提供一組合支架結構及共用元件接地參考。具有 形成於其上且用於推挽式操作之第一及第二電晶體之單晶 片被安裝於固'定基板，第一及第二電晶體分享一共用元件 電流區。一導體，例如一或多線束配線，電連接分享共用 元件電流區至固定基板。 在替代實施例中，一低阻抗摻雜路徑經由該裝置可以被 使用於電連接分享共用元件電流區至固定基板。而且，在 替代實施例中，共用元件接地參考可以與晶片之固定基板 不同，在此事例中，導體電連接分享共用元件電流區至實 際接地參考。 本發明之其他方面及功能將在下文做更詳細說明。 圖式摘要說明 圖形同時說明本發明較佳實施例之設計及效用，在其中 ，不同實施例中相同的元件為了方便、說明之目的，以相同 參考編號表示，且其中： 圖1是先前技藝推挽式電晶體封裝之示圖，其具有兩個電 晶體基片且彼此相鄰地被安裝於單一固定凸緣上。 圖2是先前技藝具有下沉區之[£)1^〇5電晶體基片之示圖。 圖3是RF功率電晶體封裝之簡化概念圖，其使用根據本發 明第一較佳推挽式電晶體裝置，具有兩個被形成在單一基 片中之電晶體。 ^ 圖4是圖3推挽式電晶體裝置之截面圖。 ， 圖5是圖3放大器封裝之概要圖。 圖6是再一個較佳推挽式電晶體裝置，具有多重通道，被 本紙張尺度適用中國國家標準(CNS) 公釐^ 晶體裝置之圖3放大器封裝之概 使用於圖3RF功率放大器封裝中 圖7是使用圖6之推挽式電 要圖 圖8是使用圖6推挽汰兩 之簡化 充式电日日體裝置之圖3放大器封裝 概念圖.。 圖9是再一個較佳推挽 日日體裝置之截面圖，具有多曹 交錯通道，使用於圖3 从玄.& 口 ·^功率放大器封裝中。 圖10是使用圖9推接沬+曰μ 要圖 充式电曰a體叙置之圖3放Α器封裝之概 圖11疋使用圖9推挽式電晶體裝置之圖3放大器封裝之簡 化概念圖。 較佳實施例之詳細說明 參看圖3，根據本發明第一方面，5個端點之RF功率放大 器封裝140使用被安裝在固定凸緣124之第一較佳推挽式電 晶體晶片120。被安裝至，但與其電絕緣，凸緣124第一側 邊的是第一輸入（閘極）導線141，及第二輸入（閘極）導線142 。被安裝至’但與其電絕緣，凸緣124另一相對側邊的是第 一輸出（汲極）導線143及第二輸出（閘極）導線144。 參看圖4，電晶體晶片120包含兩個LDMOS電晶體，其具 有相類似的特性且形成於單一半導體基片122上。苐一電晶 體包含汲極區126及閘極區128，且第二電晶體包含汲極區 13 0及閘極區132，且此兩電晶體被形成在分享源極區134的 左右兩側。第一及第二輸入導線141極142經由金屬線結合 導體分別被電連接至第一及第二閘極區128及132。相同地 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 522564 A7 _____B7_ 五、發明説明（6 ) ’弟 及第一輸出導線143及144經由金屬線結合導體分別 被電連接至第一及第二汲極區126及130。分享源極區134經 由金屬線結合導體被電連接至固定凸緣124之表面。在替代 實施例中，分享源極區134可以透過裝置本身被電耦合至凸 緣124，例如使用一種高摻雜路徑通過基片丨22。 亦參看圖5，當一活化電壓被應用於第一閘極區128(經由 導線141)時，電傳導發生從第一汲極區126(經由導線143)至 共用源極區134。同樣地，當一活化電壓被應用至第二閘極 區132(經由導線142)時，電傳導發生從第二汲極區13〇(經由 導線M4)至共用源極區134且最終地至“接地參考，，凸緣1 24。 在替代電晶體封裝實施例中，共用元件接地參考可以與凸 緣1 24不同，在此事例中，源極區134被電連接至實際接地 參考而不是凸緣124。 藉由在裝置内“虛擬接地”之形成，此用於製造兩電晶體 於單基片122上之幾何學在源極區134附近區域不需要下沉 區。此虛擬接地是兩個被應用至導線14 1及142之閘極信號 180度相位差及相等振幅之結果，且提供一區域交流電流 (AC)接地，或零點，其共用導線電流路徑中的内在阻抗及 電感無關。反而，共用導線電流路徑只需要提供一足夠的 直流電流路徑給電晶體之接地，提供高頻效能且增強裝置 140之穩定性，其對相對凸緣124半導體基片122上電晶體之 實際配置及/或共用導線電流路徑内在電阻及電感元件之一 般量而言是相當遲鈍的。沒有下沉區的特別優點是每個晶 片的功率密度明顯地較高，因此減少了半導體基片之尺寸 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

裝 訂

U2564 A7 T"——-~ _—Β7 五、發明説明~-—- 。偶次方失真乘積在分享源極區134.被取消，反之單次方失 真乘積產生一電位降。 尤其，電晶'體晶片120被顯示為η通道裝 ，且不會限制本發明。在此所發明之各峨:二 t置貫施例可以以相反極性製造，即ρ通道裝置且維持在本 發明之範圍内，這是精通此技藝者所顯而易見的。精通此 ^蟄者亦顯而易見的是圖中所描述之電晶體裝置幾何學只 疋代表且不需要精確尺寸。 為了擴大推挽式電晶體裝置之功率控制能力，具有實質 上以平行操作之多重導電通道是我們所想要的。具有此一 裝置，第一閘極導線141之活化將有助於從第一汲極導線 143導電至凸緣124，而依然維持與第二汲極導線架144之絕 緣0 為此目的，圖6，是使用於5端封裝14 〇中之替代較佳推挽 式電晶體晶片220。電晶體晶片220包含第一及第二ldm〇s 電晶體’各具有以平行操作之多重通道，被製造於單一半 導體基片222上。第一電晶體具有源極區15ι、汲極區m及 被沉積在汲極區153左右兩邊之第一及第二閘極區152及154 。第一電晶體具有源極區1 5 9、汲極區1 5 7及被沉積在汲極 區157左右兩邊之第一及第二閘極區ι58及156。此兩電晶體 亦分享一共用源極區1 5 5。 亦參考圖7及圖8，汲極區1 53被電連接至第一汲極導線 143，且第一及第二閘極區152及154被電連接至第一閘極導 線141。同樣地，第二電晶體之汲極區157被電連接至第二 -10- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

裝 訂

522564 A7 B7

汲極導線144，且閘極區156及158被電連接至第二閘極導線 142。源極區151、155及159各經由配線帶被電連接至凸緣 124之表面。在替代實施例中，分享源極區151、155及^9 可以透過裝置本身被電連接至凸緣124，例如使用穿過基片 222之南捧雜路徑。

裝 第一及第二電晶體各具有雙倍的導電通道。第一電晶體 使用閘極區152及154以活化兩個導電通道。.當活化電壓被 應用在第一輸入導線141時，分別促進了汲.極區153與源極 區151之間及汲極區153與源極區155之間的電傳導。依次， 此促進從第一輸出導線143至凸緣124之電傳導（如圖7中所 見）。在替代電晶體封裝實施例中，共用元件接地參考可以 與固定凸緣124不同，其中源極區151、155及159被電連接 至實際接地參考，而不是凸緣124。 . 訂

線 同樣地’第二電晶體使用閘極區156及158以活化兩導電 通迢。當活化電壓被應用至第二輸入導線142時，分別促進 了 /及極區1)7與共用源極區155之間及汲極區157與源極區 159之間的電傳導。依次，此促進從第二汲極導線144至凸 緣124之電傳導。 根據本發明之另一方面，推挽式電晶體裝置可以被製造 成在第一電晶體中具有更多導電通道，其是以一對一對地 增加且與被加至第二電晶體之對應通道交錯。此概念被說 明於圖9 Φ ，甘、在 ^

、u τ 具進一步描述類似圖6中之推挽式電晶體晶片 320 ,具有兩個附加的第一電晶體導電通道，其分別與兩個 附力的第_笔曰曰體導電通道交錯，都被形成於單一基片3D 11 522564 A7 B7 五、發明説明（9 ) 上。 詳言之，電晶體晶片320包含第一電晶體，此第一電晶體 具有第一、·第..二、第三及第四閘極區162、164、170及172 及第一及第二汲極區1 63及1 7 1。該裝置包含第二電晶體， 此第二電晶體具有第一、第二、第三及第四閘極區166、 168、174及176及第一及第二汲極區167及175。兩電晶體共 享源極區161、165、169、173及177，各電晶體在汲極區 171左右邊上具有雙倍導電通道。 參看圖10及11，第一及第三汲極區163及171被電連接至 第一輸出導線143。第二及第四汲極區167及175被電連接至 第二輸出導線144。第一、第二、第五及第六閘極區162、 164、170及172被電連接至第一輸入導線141。第三、第四 、第七及第八閘極區166、168、174及176被電連接至第二 輸入導線142。第一、第二、第三、第四及第五源極區1 6 1 、165、169、173及177被電連接至凸緣124之表面。在替代 實施例中，分享源極區161、165、169、173及177可以透過 它自己本身被電連接至凸緣124，例如使用高摻雜路徑通過 基片322。 第一電晶體使用第一、第二、第五及第六閘極區162、 164、170及172以活化它的四個導電通道。當活化電壓被應 用至第一輸入導線141，促進汲極區163與源極區16 1及1 6 5 之間及没極區1 7 1與源極區1 6 9及1 7 3之間的電傳導。依次， 這樣促進了從第一輸出導線143至凸緣124之電傳導。 同樣地，第二電晶體使用第三、第四、第七及第八閘極 -12- ^紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)" '

裝 訂

k 522564 A7 B7

區166、168、174及176以分別活化它的四個導電通道。太 活化電壓被應用至第二輸入導線丨42時，促進 _ · 田 一 乐一〉及極16 7 與第二源極16、5、第二汲極167與第三源極丨69之間及第四、、 極175與第四源極173、第四汲極175與第五源極17?之間二 電傳導。依次，此促進了第二汲極導線144與凸緣124之間 的電傳導。在替代電晶體封裝實施例中，共用元件接地參 考可以與固炙凸緣124不同，其中源極區161、165、169、 Π3及177被電連接至實際的接地參考，而不是凸緣124。 對於那些精通此技藝者而言，此概念可以擴大至推挽式 電晶體裝置中另外的導電通道交錯對是顯而易見的。而且 那些精通此技藝者將瞭解除了 LDM〇s電晶體以外之電晶體 ，例如，雙極功率電晶體可以被使用於根據上述技術之推 挽式結構中。 因此，本發明之範圍將不會受限制，除了如申請專利範 圍中所提出的。 -13- 本纸張尺度適用中國國家標準(CNS) A4規格(21〇χ297公釐)

Claims (1)

1. 522564 A B c D 六、申請專利範圍 1. 一種推挽式電晶體封裝，包含： 一固定基板； 一裝在該固定基板之半導體晶粒’該晶粒具有在其上 所形成且組態為推挽式操作之第一及第二電晶體，第一 及第二電晶體分享一共用元件電流區；及 一將該的共用元件電流區電連接至接地參考之導體。 2. 如申請專利範圍第1項之推挽式電晶體封裝，其中該導體 包含一或多個結合金屬線。 3. 如申請專利範圍第1項之推挽式電晶體封裝，其中該接地 參考是該固定基板。 4. 如申請專利範圍第1項之推挽式電晶體封裝，其中該第一 及第二電晶體是LDMOS電晶體。 5. 如申請專利範圍第1項之推挽式電晶體封裝，其中該第一 及第二電晶體各包含複數個導電區，各導電區是由個別 的電晶體之相鄰閘極及汲極所形成，第一電晶體之導電 區是與第二電晶體之導電區相交錯。 6. 如申請專利範圍第4項之推挽式電晶體封裝，其中該第一 及第二電晶體分享至少三個共用元件電流區，個別之導 體將各分享共用元件電流區電連接至接地參考。 -14 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X297公釐）