TW512294B

TW512294B - Display drive device

Info

Publication number: TW512294B
Application number: TW088106688A
Authority: TW
Inventors: Syuji Motegi; Hiroyuki Arai; Tetsuya Tokunaga
Original assignee: Sanyo Electric Co
Priority date: 1998-05-14
Filing date: 1999-04-27
Publication date: 2002-12-01
Also published as: KR19990088242A; EP0957468A2; JPH11327528A; JP3663049B2; EP0957468A3; KR100355987B1; US6246388B1

Description

512294

[發明之所屬技術領域] 本發明係為有關於顯示驅動電路之相關技術。 [習知之技術] 第8圖為表示習知之顯示驅動電路的方塊圖，是為作成集積於同一晶片上的形態。於第8圖中，（1)為介面電路，自外部裝置（微電腦等）對此電路供應動作許可信號CE、時脈信號CL、寫入用的各種資料DI。介面電路（1)之具體例表示於第9圖。於第9圖中，（2) 為位址暫存器，是為在晶片致能（enabie)信號α為 (低態）的狀態下，同步於時脈信號CL而保持著形成使第8 圖電路動作之關鍵用的位址資料（例如8位元）者。（3)為位址解碼器、是為判定位址暫存器（2)之值是否為正常值，田位址暫存器（2)的值是為正常值時即輸出「H」（高熊）。在位址解碼器（3)的判定動作終了時，動作許可信號&即自「L」變化至「H」。動作許可信號邙係在供應於and閘 j的一端的輸入端子的同時，亦經由延遲電路（5)及反相器（6)而供應於AND閘（4)的另一端的輸入端子。亦即，告動作許可信號CE是自「L」提昇至「H」時，即自AND閘（;）輸出「Η」的脈衝信號。另一方面，動作許可信號⑶在供應於OR閘（7)的一端的輸入端子的同時，亦經由延遲電路 (5)及反相器（6)而供應至卯閘（7)的另—端的輸入端子。亦即，當動作許可信號CE是自「H」下降至「L」時，自〇r 閘（7)輸出「L」的脈衝信號。（8)為D型正反器

512294 五、發明說明（2) (flip - flop)，其D端子與位址解碼器（3)的輸出連接、c端子是與AND閘（4)的輸出端連接，R端子以〇R閘（7)的輸出的反相狀態相連接。據此，D型正反器（8 )係當動作許可信號 CE是自「L」變化至「H」時，保持位址解碼器（3)的「η」輸出。因此，AND閘（9 )( 1 0 )係形成開狀態，而自and閘（9 ) 輸出對後段的記憶體的寫入用的各種資料D I (此後為 SDI)，而自AND閘（10)輸出時脈信號CL(此後為SCL)。介面電路（1 )的輸出係與移位暫存器（例如24位元）連接，而各種資料SDI係以同步於時脈信號SCL的狀態而供應於移位暫存器。當各種資料SDI的全部位元供應至移位暫存器時，動作許可信號CE即自「Η」變化至「L」，並隨著D型正反器（8)的重置（reset )，AND閘（9) (10)是形成閉鎖狀態、移位暫存器的移位動作則停止。兹再參閱第8圖，（11)為前述之移位暫存器、在動作許可信號CE成為「H」期間，同步於時脈信號SCL而將對前述記憶體的寫入用的各種資料SDI(24位元：D〇至^⑴作串列輸入者。移位暫存器（11)係為具有串級（cascade)連接個的D型正反器（未圖示）的串列輸入形態及並列輸出形恶者。另外’各種資料SD I為含有位址資料、顯示資料、命令碼等。 —(12一）係為字元產生器（character generat〇r)R〇M，儲存f表示應顯示於顯示面板（pannel)(未圖示）的字元的字 =貝料（例如橫5 X縱7圖點）者。又，字元產生器r〇m(12) 係為遮罩ROM等的不揮發性記憶體，將變更之可能性低的

512294 五、發明說明（3) 字元資料在製造階段予以儲存。（1 3)為字元產生器RAM，和字元產生器R0M(1 2)相同地’儲存著表示應顯示於顯示面板的其他的字元的字元資料者。另外，字元產生器 RAM(13)係為SRAM等的揮發性記憶體，為因應需要/以來自外部裝置之控制為依據而視狀況儲存變更之可能性高的字元資料。（14)為顯示RAM，將用以對字元產生器r〇m(12) 及字元產生器RAM( 1 3)指定位址的字元螞儲存於對應於顯示面板的各格的位址者。例如，顯示面板是64格時，對應於第1格的顯示RAM(14)的位址是〇〇η(Η··16進位）時，對應於第64格的顯示RAM(14)的位址係逐步每次加算+ 1而形成 3FH。（15)為輔助RAM(accessory RAM)，將應顯示於顯示面板的字元以外的資訊的輔助資料，儲存於對應於顯示面板的各格的位址者。例如，輔助資訊是1 6種類時，對應於第1格的輔助RAM( 15)的位址是〇H時，對應於第格的輔助 RAM( 1 5)的位址即逐步每次加算+ 1而形成FH。又，輔助 RAM(15)係和字元產生器ram(13)相同地，為SRAM等的揮發性記憶體，可因應於需要而改寫輔助資料。 (16) 為用以讀出字元碼及輔助資料用的位址計數器，對顯示RAM(14)供應6位元的位址資料DCRDA0至DCRDA5，對輔助RAM(15)供應4位元的位址資料ADRDA0至ADRDA3。 (17) 為指令解碼器（instruction decoder)，產生對字元產生器RAM(13)寫入字元資料用的命令信號ffCCK，對顯示RAM(14)寫入字元碼用的命令信號ffCCK，對輔助 RAM(15)寫入輔助資料用的命令信號ffACK。

C:\Program Files\Patent\310571ptd 第 6 頁 512294 五、發明說明（4) 兹將指令解碼器（17)的具體例表示於第1〇圖。於第1〇圖中’（18)為解碼器’將依據移位暫存器（n)所保持的命令碼D2 0至D23的解讀結果而形成命令信號ffCCK、wDCK、 WACK之根據的信號WCENB、WDENB、WAENB的其中之一，予以選擇性地產生者。介面電路（1)的内部的D型正反器（8) 的輸出DIENB係供應於NOR閘（19)的一端的輸入端子的同時’亦中介延遲電路（20)及反相器（21)而供應於N〇R閘 (19)的另一端的輸入端子。亦即，自N〇R閘（19)係為在移位暫存器（11 )完成24位元份的移位動作而信號DIENb由「H」變化至「L」時，輸出「H」的脈衝信號。n〇r閘（1 9) 的輸出係供應於AND閘（22)(23)(24 )的一端的輸入端子，而信號 WDENB、ffAENB、ffCENB 係供應於 AND 閘（22)(23)(24) 的另一端的輸入端子。據此，自AND(22)(23)(24)係只在 NOR閘（19)的輸出是形成「H」之期間，輸出命令信號 WDCK、tfACK、WCCK。茲將顯示RAM ( 14)的具體例表示於第11圖。於第η圖中’（25)為揮發性的胞格陣列（ceij_ array)，具有讀出許可端子0E，寫入許可端子〇，位址端子A0至A5，資料輸出入端子100至107。（26-0)至（26-5)係為由2個的AND閘及1 個的OR閘所構成的切換電路，而在構成各切換電路（26一〇) 至（26-5)的圖面的上方的AND閘的一端的輸入端子，係供應者讀出用的位址資料DCRDA0至DCRDA5，而對另一端的輸入端子係供應著切換信號DCRtfCT。另一方面，對構成各切換電路（2 6-0)至（26-5)的圖面的下方的AND閘的一端的輸

C:\Program Files\Patent\310571ptd 第 7 頁 512294 五、發明說明（5) ' —^ 入端子係供應著移位暫存器（丨丨）保持的寫入用的位址資料 D8至D13，而對另一端的輸入端子則供應者反相的切換信號DCRWCT。（27-0)至（27_5)係為栓鎖電路，對栓鎖電路 (2 7-0)至（2 7-5)的1^端子係供應著構成切換電路（26 — 〇)至 (26-5)的OR閘的輸出，對c端子為供應著時脈信號DCLCK，而Q端子的輸出係供應至胞格陣列（ceU array)(25)的位址端子A0至A5。讀出許可信號DC〇E係供應至讀出許可端子 0E。（ 2 8 )係寫入許可信號產生電路，係當供應著來自指令解碼器（1 7)的命令信號ffDCK時，以預定的時序產生寫入許可信號DCWE而供應至寫入許可端子ffE者。移位暫存器（丨j ) 所保持的字元碼DO至D7係中介緩衝器（Buf f er )(29-〇)至 (29-7)而供應至資料輸入端子1〇〇至1〇7。在自顯示RAM( 14)讀取字元碼的情形時，切換信號 DCRWCT是形成「H」，經由切換電路（26-〇)至（26-5)而選擇輸出著來自位址計數器（16)所輸出的位址資料dc RDA0至 DCRDA5。此後，時脈信號DCLCK是形成「H」，位址資料 DCRDA0至DCRDA5為被栓鎖電路（27-0)至（27-5)鎖定。亦即，指定著該相當於顯示RAM( 1 4)的全部位址的當中的位址資料DC RD A 0至DCRD A 5的位址。在此之後，讀出許可信號 DC0E即形成「H」，而自顯示RAM(14)的指定位址讀出字元碼DCDT0至DCDT7。又，此時因為信號DCffRDT是「L」而緩衝器（29-0)至（29 - 7)是形成高阻抗狀態，故讀出時的字元碼DCDT0至DCDT7並不受寫入時的字元碼D0至D7的束缚。寫入字元碼至顯示RAM( 14)的情形時，切換信號

Μ 2294

DCRWf Τ是形成「l」，移位暫存器所保持的位址資料D8至 ^3。疋中介切換電路（26 — 0)至（26一5)而輸出。此後’時脈仏號DCLCK是形成「H」，位址資料])8至1)13是被栓鎖電路 (2 7-0)至（27-5)鎖定。亦即，指定著該相當於顯示 RAM(14)的全部位址的當中的位址資料D8至D13的位址，在此之後，寫入許可信號DCWE是形成「H」，寫入字元碼D〇至 D7至顯示RAM(14)的指定位址。第12圖表示輔助rAM(15)的具體例。於第12圖中， (30)為揮發性的胞袼陣列，具有讀出許可端子⑽、寫入許可端子WE、位址端子A0至“、資料輸出入端子1〇〇至1〇4。圖中’（31-〇)至（31-3)係為由兩個的AND閘及1個OR閘所構成的切換電路，在構成各切換電路（31 —〇)至（31—3)的圖面的亡方的AND閘的一端的輸入端子，係供應著讀出用的位址^料ADRDA0至ADRDA3，在另一端的輸入端子係供應著切換仏。另一方面，在構成各切換電路（3〇 —〇)至 (3卜3)的圖面的下方的AND閘的一端的輸入端子係供應著移位暫存器（11 )所保持的寫入用的位址資料D8至…1。在另一端的輸入端子係供應著反相的切換信號…”以。 (32-0)至（32-3)係為栓鎖電路，在栓鎖電路（32 —〇)至 (32-3)的L端子係供應著構成切換電路（31_〇)至（31—3)的 OR閘的輸出，在C端子係供應著時脈信號⑽!^^，而q端子的輸出係供應至胞格陣列（3〇)的位址端子A〇至人3。讀出許可信號AD0E係供應至讀出許可端子〇E。（33)係為寫入許可信號產生電路’當供應著來自指令解碼器（17)的命令信號

C:\Program Files\Patent\310574.ptd 第9頁 512294

WACK時，為以預定的時序產生寫入許可信號〇肫而供應至寫入許可端子WE者。移位暫存器丨丨所保持的輔助資料^至 D4係中介缓衝器（33-0)至（33-4)而供應至資料輸出入端子 IOO 至 104。自輔助RAM( 15)讀取輔助資料的情形時，切換信號 ADRffCT是形成「H」，經由切換電路（31 —〇)至（3卜3)而選擇輸出由位址计數器（16)所輸出的位址資料adrdaO至、 ADRDA3。此後，時脈信號ADLCK是形成「η」，位址資料 ADRDA0至ADRDA3是被栓鎖電路（32-〇)至（32-3)鎖定。亦即’指定著該相當於輔助RAM( 15)的全部位址的當中的位址資料ADRDA0至ADRDA3的位址。在此之後，讀出許可信號 ADOE是形成「H」，可自輔助RAM(15)的指定位址讀出輔助U 資料ADDT0至ADDT4。又，此時因為信號ADWRDT是「L」緩衝器（33-0)至（33-4)是形成高阻抗狀態，故讀出時的輔助資料ADDT0至ADDT4係不受寫入時的輔助資料D〇至〇4的干擾0 寫入輔助資料至輔助RAM( 1 5)的情形時，切換信號 ADRWCT是形成「L」，移位暫存器（11)所保持的位址資料 D8至D11是經由切換電路（31-0)至（31 - 3)而輸出。此後，時脈信號ADLCK是形成「H」，位址資料D8至!)“是被栓鎖電路（32-0)至（32-3)鎖定。亦即，指定著該相當於輔助 RAM(15)的全部位址的當中的位址資料⑽至耵1的位址。在此之後，寫入許可信號ADWE是形成「H」，而寫入輔助資料D0至D4至輔助RAM(15)的指定位址。 '

C:\ProgramFiles\Patent\310574.ptd 第 10 頁 512294 五、發明說明（8) 又，寫入各個字元碼，辅助資料至顯示RAM(14)，辅助RAM(15)的情形時，為在變更移位暫存器（u)的全部24 位元資料之後來進行。再參閱第8圖，顯示面板係例如將6 〇支的區段 (segment)電極及8支的共同電極作行列（矩陣）的配置。亦即’字元字型（font)是橫5 X縱7圖點的情形時，顯示面板係可顯示12字元。又，1支的共同電極係使用於輔助資訊的顯示用。（34)係為栓鎖電路、為自字元產生器 R0M(12)、字元產生器RAM(13)、辅助RAM(15)取入應顯示於顯示面板的橫的1列的資訊而鎖定者。（3 5 )係為區段驅動電路’其輸出端子SEG1至SEG60為與顯示面板的6〇支的區段電極相連接，因應於栓鎖電路（34)的值，而對區段電極輸出凴燈或媳燈之用的驅動信號者。（36)係為共同驅動電路’輸出端子C0M1至C0M8為和顯示面板的8根的共同電極相連接，以預先設定的頻率而依順序輸出用以使區段電極能動化用之驅動信號者。（37)係為時序信號產生電路，為使各區塊同步，使字元資訊及輔助資訊能確實地顯示於顯示面板者。繼之，隨著區段驅動信號SEG1至SEG60及共同驅動信號C0M1至C0M8的產生，在經一次顯示字元資訊及輔助資訊於顯不面板的橫60 X縱8圖點領域之後，欲變更顯示内容時，必須得變更顯示RAM(14)及辅助RAM(15)的内容。亦即，必須變更移位暫存器（11)的内容。於是，在跨及各行而變更顯示面板的顯示内容之際，寫入字元碼或輔助資料

C:\Program Files\Patent\310574· ptd 第 11 頁 512294 五、發明說明（9) 於顯不RAM(14)或輔助RAM(15)的寫入開始之位址後，須將自寫^開始位址依序逐步，每次加丨的位址資料予以必附加於字元碼或辅助資料而傳送至移位暫存器（1 1 )。 [本發明欲解決之課題] 但是，習知之電路，移位暫存器（丨丨）是自移位完成時點而後對顯示RAM(14)及辅助RAM(15)開始進^的動作的一種構成。亦即，動作許可信號CE是「Η .，、、入實行移位暫存器⑴）的移位動作，動作許可信號^、是係來離」時Λ進行顯示RAM(14)、輔助Ramuo的寫入動。疋=官顯示RAM(14)及輔助RAM〇5)的寫人時作的 :，而有寫入效率不良的問題。特別是當顯示，被者的變化時’寫入處理即形成追趕不上的問豸：°弋有 =此，本發明係提供能追隨顯示動電路為目的。 J ^考變化之顯示鹌 [解決課題之手段] 亍；發明ί為解決前述問題點而創作，為在使預字- 資料的顯示記憶體裝置，和【二表：顯不字元的顯示二出的顯不資料而使與前述顯示資料涠f薏所刚述顯示面板的面板驅動事置釦 ‘心、子兀**属示私邏輯準位的㈣，前述顯=作許可信號在〜料及顯示資料為串列輸入的： = ; = =位址資電路；具備： 15裝置等的顯示鹌動介於前述移位暫存器裝置调ffi興刖速顯不記憶趙事 512294 五、發明說明（10) ---〜一 _ 置的輸入之間，而且同步於前述動作邏輯準位的變化時序而鎖定前述移位的另一方的定裝置；而設成當前述移位暫存器裝置在，置之值的鎖用的移位動作的期間，對前述顯示記憮 t下次之顯示處理先前之顯示資料之寫入動作為其^徵裝置能進行並行 [發明之實施形態] 以下依據圖面具體地說明本發明。第1圖為表示本發明之顯示驅動電路圖中和第8圖相同之功能方塊附註相，圖。於第1 明。 U獨琥而省略其說

於第1圖中，（38)為顯示RAM，為用以將 W R〇M(12)及字元產生器RAM(13)指定位址字生器於顯示面板的各格的位址者。例如，在顯示面板，U應時，若對應於第1格的顯示RAM(38)的位址是為〇〇ι^Η^進位），則對應於第64格的顯示RAMC14)的位址則是逐+，〆次加异+ 1而形成3FH。（39)係為輔助RAM，為儲存著表示應顯示於顯示面板的字元以外的資訊的輔助資料於對應:= 示面板的各格的位址者。例如，輔助資訊是丨6種類^情形時，若對應於第1格的輔助RAM(39)的位址是“，則對應於第1 6格的輔助RAM( 39)的位址則是逐步每次加算+ ι而形成 FH。輔助RAM(39)係和字元產生器RAM(13)相同地為SRAM等的揮發性記憶體，可因應於需要而改字輔助資料。 (62)為24位元的栓鎖電路，是同步於後述之信號[eg 的上昇而鎖定移動暫存器（丨丨）内的值者。

C:\Program Files\Patent\310574. ptd

512294 五、發明說明（11) (4 0 )為指令解碼器’為依據移位暫存器（丨丨）所保持的命令碼D20至D23的解讀結果，而將改寫輔助RAM(39)的内容用的命令信號予以產生者。將指令解碼器（4〇)的具體例表示於第2圖。於第2圖中，和第1〇圖相同構成附註以相同編號而省略其說明。於第2圖，（41)為計數器，用以將由介面電路（1 )内部的AND閘（1〇)所輸出的時脈信號SCL予以計數者。換言之，計數器（41)係將串列傳送於移位暫存器 (11)的各種資料SD1的位元數予以計數者。計數器（41)係在24次計數時脈信號SCL時輸出信號SCL24B，在計數時脈信號SCL16次時輸出信號SCL16B、在計數時脈信號沉“次輸出信號SCL08B。又，計數器（41)係為產±SCL24B、 SCL16B、SCL08B的其中之一者，當新的信號產生時，現在的信號則消失。D16係為串列傳送於移位暫存器（11)的各種資料SDi## t m位元，❿是在對移位暫存器⑴）供應顯示RAM(38)或輔助RAM(39)用的位址資料的時候是「L」，在對移位暫存器（11)不供應顯示Ram(38\ J輔助 RAM(39)用的位址資料的時候是ΓΗ」的控制位元。隨著信號1MENB的下降而產生命令信號肋以進而產生信號SCL24B之際，自AND間（42)係以附加顯示ram(38)的位址資料於字元碼的狀態而輸出供應於移位命令信號WDNRCK。子J用的信號SCL24B及信號SCL16B為經由〇R閘（43)而供應至 A N D閘（44)的一端的輸入端子，命令#於 / 間⑷）的另-端的輸入端子Ϊ供應至通

土此故1§(45)為同步於AND

512294 五、發明說明（12) 閘（4 4 )的輸出而保持控制位元{) 1 6者。D型正反器（4 6 )係為同步於信號DIENB的上昇時的AND閘（47)的輸出信號IMCK而保持D型正反器（45)的輸出者。亦即，〇型正反器（46)的輸出係在信號SCL24B或信號SCU6B的產生期間内，產生信號 IMCK時形成「H」或「L」。在D型正反器（46)的輸出是「Η」的狀態下產生命令信號❿以進而產生信號SCL1 6β 時’自AND閘（47)係輸出著顯示RAM( 38)的位址的加1的增量用的命令信號WD IMCK。此外，在D型正反器（46)的輸出是「H」的狀態下產生NOR閘（19)的輸出信號LCK進而產生信號SCL0 8B時’亦自AND閘（48)輸出命令信號ffDIMCK。自八0閘（47)(48)所輸出的命令信號¥1}11^][係經由〇1?閘（49) 而輸出。當隨著信號D IENB的下降產生命令信號ffACK進而產生信號SCL24B，自AND閘（50)以附加輔助ram(39)的位址資料於輔助資料的狀態，輸出供應於移位暫存器（丨丨）用的命令信號ffANRCK。 # —SCL24B及信號SCL1 6B係經由〇R閘（43)而供應至 AND閘（51)的一端的輸入端子，命令信號^以係供應至ΑΝ{) 閘（51)的另一端的輸入端子。D型正反器（52)係為同步於 AND閘（51)的輸出而保持控制位元者。d型正反器（53) 係同步於信號DIENB的上昇時的AND閘（47)的輸出信號iMCK 而保持D型正反器（52)的輪出者。亦即，j)型正反器（5 3)的輸出係在信號SCL24B或信號SCL16B的產生期間内，產生信

C:\Program Files\Patent\310574.ptd 第 15 頁 512294 五、發明說明（13) 「H」的狀態下產生命令信號WACK進而產生信號SCL16B 時，自AND閘（54)輸出輔助RAM(39)的位址予以加1增量用的命令信號WAIMCK。又，當D型正反器（53)的輸出是「H」的狀態下產生NOR閘（1 9 )的輸出信號LCK進而產生信號 SLL0 8B時，亦自AND閘（55)輸出命令信號ffAIMCK。自AND閘 (54)(55)所輸出的命令信號ff A IMCK係經由〇R閘（56)而輸出。 (63)為3位元的栓鎖電路，是同步於信號LCK的上昇而鎖定#號SCL24B、SCL16B、SCL08B者。又，鎖定電路（63) 係為使動作許可信號CE及信號SCL24B、SCL16B、SCL08B的變化予以同步者。換言之，栓鎖電路（63)係為在動作許可信號CE的「H」期間中防止信號SCL24B、SCL16B、SCL08B 的變化而形成能執行平常的寫入動作之狀態之用者。 (57)為字元碼及輔助資料之寫入用的位址計數器，為對顯示RAM(38)供應6位元的位址資料DCWRA〇至DCffRA5，對輔助RAM(39)供應4位元的位址資料ADWRA〇至ADffRA3。第3 圖表不寫入用的位址計數器（57)的具體例。於第3圖中， (58)為顯示RAM(38)用的位址計數器，當供應有命令信號 ffDNRCK時’即將自移位暫存器（n)所供應的位址資料⑽至 D13作為DCWRA0至DCWRA5原狀地輸出，當供應命令信號 ffflMCK時’則將現狀的位址資料DCfRA〇至DCffRA5作加1增置，輸出。另一方面，（59)係為辅助RAM(39)用的位址計數器，當供應著命令信號WANRCK時，即維持原狀地輸出來自移位暫存器（11)所供應的位址資料D8至D11以作為

512294 五、發明說明（14) ADtfRAO至ADWRA3。當供應命令信號ffAIMCK時，則將現狀的位址資料ADffRAO至ADWRA3作加1增量而輸出。第4圖顯示RAM(38)的具體例。又第4圖中和第η圖相同構成之部附註相同編號而省略其說明。於第4圖中， (60-0)至（60-7)係由3個的AND閘及1個的〇R閘所構成的切換電路，各切換電路（60 —0)至（60 —7)的右側ANI)閘的一端的輸入端子係和信號SCL24B相連接，同時另一端的輸入端子係和栓鎖電路（62)的輸出D0至D7相連接，中央AND閘的一端的輸入端子係和信號SCL16B相連接，同時另一端的輸入端子係和栓鎖電路（62)的輸出D8至D15相連接，左侧AND 閘的一端的輸入端子係和信號SCL〇8B相連接，同時另一端的輸入端子係和栓鎖電路（62)的輸出D16至D23相連接。各切換電路（60-0)至（60-7)的OR閘的輸出端子係和緩衝器 (29-0)至（29-7)的輸入端子相連接。又，顯示RAM(38)的基本的寫入動作及讀出動作係和顯*RAM(14)相同。以下，依據第5圖的時序流程圖說明顯示RAM(3g)的寫 ^動作。首先，在介面電路（丨），動作許可信號CE是形成 H」，而24位元資料DI亦即D0至D23(命令碼D20至D23，控制位元D16、位址資料別至〇13、字元碼⑽至…）為同步於時脈信號而傳送至移位暫存器（11)。此時，命令碼…^ ，D23係用以產生命令信號WDCK，而控制位元M6則形成 H」。當移位暫存器（11)的移位動作終了之際，隨著信的產生，自指令解碼器（4〇)以和命令信號相同的時序產生命令信號WDNRCK。又’在此時點，因為〇型 C:\Program Files\Patent\310574. ptd 第 17 頁 512294 五、發明說明（15) 正反器（46)的輸出是為「L」，故不產生命令信號 WDIMCK。於第3圖中，顯示用RAM(38)的寫入用的位址計數器（58)因係供應著命令信號WDNRCK，故將位址資料D8至 D13以作為DCWRAO至DCWRA5就原狀輸出。第4圖中，切換信號DCRWCT成為「L」，位址計數器（58)的值DCffRAO至 DCWRA5即經由切換電路（26-0)至（26-5)而輸出。此後，時脈信號DCLCK形成「H」、位址資料DCffRAO至DCWRA5是被栓鎖電路（27-0)至（27-5)鎖定。亦即，指定著該相當於顯示 RAM(38)的全位址中的位址資料DCffRA0至DCffRA5的寫入開始位址An。此後，寫入許可信號DcwE為隨著命令信號 WDNRCK的產生而形成「H」，經由切換電路（60-〇)至 (60-7)及（29-0)至（29-7)而寫入字元碼D0至D7於顯示 RAM(38)的寫入開始位址。

此後，當動作許可信號CE是從「L」變化至「H」時，即產生信號IMCK，D型正反器（4 6 )的輸出則形成「Η」。另一方面，8位元資料DI亦即僅字元碼D16至D23是同步於時脈h號CL而傳送至移位暫存器（11)。此時，並不需要命令碼’控制位元，位址資料。當移位暫存器（丨丨）的移位動作終了時，隨著信號SCL08B的產生而自指令解碼器（4〇)以和信號LCK相同的時序產生命令信號WDIMCK。又，信號 SCL24B係隨著SCL08B的產生而消失。於第3圖中，顯示用 RAM(38)的寫入用的位址計數器（58)因有命令信號ffDIMCK 供應，故將顯示著寫入開始位置的現在位址資料DCWRA〇至 DCWRA5予以加1增量而輸出。於第4圖中，切換信號DCRtfCT

C:\Program F iles\Patent\310574. ptd 第 18 頁 512294

是形成「L」，位址計數器（58)的值DCWRAO至DCWRA5是經由切換電路（26-0)至（26-5)而輸出。此後，時脈信號 DCLCK是形成「H」，位址資料DCWRA0至DCWRA5是被栓鎖電路（27-〇)至（27-5)鎖定。亦即，指定著ram(38)的寫入開始位址的下一個位址（An+1)。此後，寫入許可信號DCWE是隨著命令信號WDIMCK的產生而成為「H」。經由切換電路 (60-〇)至（60-7)及（29-0)至（29-7)而寫入字元碼D16至D2 3 至顯示RAM(38)的位址（An + 1)。此後，若傳送8位元的字元碼至移位暫存器（11 )，則隨著移位暫存器（丨丨）的移位動作的終了產生信號LCK，且以和信號LCK相同的時序產生命令信號WDIMCK，顯示RAM(38)的位址即加1增量而寫入字元碼 D16 至D23 。當顯示RAM( 38)的寫入動作之終了之際，動作許可信號CE為變化成「H」時，16位元資料D8至D23(命令碼D20至 D23、控制位元D16、字元碼D8至D1 5)是同步於時脈信號Cl 而傳送至移位暫存器（11)。此時，命令碼D20至D23係產生命令信號WDCK，而控制位元D16係為「L」。當移位暫存器 (11)的移位動作終了時，隨著信號SCL16B的產生而自指令解器（40)以命令信號WDCK相同的時序產生命令信號 WDIMCK。於第3圖中，顯示用RAM(38)的寫入用的位址計數器（58)，因有命令信號WDIMCK供應，故將現在的位址資料DCWRA0至DCWRA5加1增量而輸出。於第4圖，切換信號 DCRffCT成為「L」’位址計數器（58)的值DCWRA0至DCWRA5 經由切換電路（26-0)至（26-5)而輸出。此後，時脈信號

C:\Program Files\Patent\310574. ptd 第 19 頁 512294 五、發明說明（17) DCLCK成為「H」、位址資料DCWRAO至DCWRA5是被栓鎖電路 (27-0)至（27-5)鎖定。亦即，指定著顯示RAM(38)的下一個位址（An + m+1)。此後，寫入許可信號DCffE為隨著命令信號WDIMCK的產生而形成「H」’經由切換電路（g〇_〇)至 (60-7)及（29-0)至（29-7)而寫入字元碼D8至D15於顯示 RAM(38)的位址（An + m + 1)。此後’動作許可信號CE由「L」變為「H」，當信號 IMCK產生時，D型正反器（46)的輸出是形成「L」，命令信號ffDIMCK不產生，而一連串的寫入動作則終了。又’因检鎖電路（62)是保持移位暫存器（η)的值至 D23且栓鎖電路（63)是保持信號SCL24B、SCL16B、 SCL08B ’故顯示RAM(38)的寫入動作係跨及於由移位暫存器（11)之現在的顯示的各種資料SD I的移位動作之終了的時點，至下個顯示的各種資料SDI的移位動作的終了為止的動作許可信號CE的「L」及「H」期間而實行的。第6圖表示輔助RAM(39)的具體例。又第6圖中和第12 圖相同構成之部分附註相同編號而省略其說明。於第6圖中，（6卜0)至（6卜4)係為由3個的AND閘及1個的OR閘所構成的切換電路，各切換電路（6卜〇)至（6卜4)的右侧AND閘的一端的輸入端係和信號SCL24B相連接，同時另一端的輸入端係和检鎖電路（62)的輸出D0至D4相連接，中央AND閘的一端的輸入端子係和信號SCL1&B相連接，同時另一端的輸入端子係和栓鎖電路（62)的輸出D8至D12相連接，左侧 AND閘的一端的輸入端子係和SCL08B相連接，同時另一端

C:\Program Files\Patent\310574. ptd 第 20 頁 512294 五、發明說明（18) " —-- 的輸入端子係和栓鎖電路（62)的輸出1)16至1)2〇相連接。各切換電路（61-〇)至（61-4)的〇R閘的輸出端子係和緩衝 (33-0)至（33-4)的輸入端子相連接。又，輔助RAM(39)的基本的寫入動作及讀出動作係和顯示RAM(38)相同。以下’依據第7圖的時序流程說明輔助RAM(39)的寫入 ^作。首先’於介面電路（丨）中動作許可信中邙成為 Η」’ 2 4位元資料D I亦即D 〇至D24(命令碼D20至D23，控制位T〇D16，位址資料D8至Dl 1，輔助資料D0至D4)為同步於時脈信號而傳送至移位暫存器。此時，命令碼!^^ 至D23係產生命令信號WACK、控制位元D16則形成「H」。當移位暫存器（11)的移位動作終了時，隨著信號SCL24B的發生而自指令解碼器（40)以和命令信號ffACK相同的時序產生命令信號ffANRCK。又，此時點時，因d型正反器（53)的輸出是為「L」，故命令信號ffAIMCK不產生。於第3圖中，輔助RAM (39)的寫入用的位址計數器（59)因係供應著命令信號ffANRCK，故將位址資料D8至Dl 1而作為ADWRA0至 ADWRA3就原狀輸出。於第6圖中，切換信號ADRWCT成為「L」，位址計數器（59)的值ADffRAO至ADWRA3經由切換電路（3卜〇)至（31 - 3)而輸出。此後，時脈信號ADLCK成為「H」，位址資料ADWRA0至ADWRA3被栓鎖電路（32-0)至 (32-3)鎖定。亦即指定著該相當於輔助raM(39)的全位址中的地址資料AMRA0至ADWRA3的寫入開始位址An。此後，寫入許可信號ΑΜΕ即隨著命令信號ffANRCK的發生而成為「H」，而經由切換電路（61-0)至（61-4)及（33-0)至

C:\Program Files\Patent\310574. ptd 第 21 頁 512294 五、發明說明（19) --- (33-4)而寫入輔助資料㈣至“於輔助RAM(39)的寫入開始位址。此後，動作許可信號CE即由rL」變成「H」，產生信號IMCK，而D型正反器（53)的輸出成為「η」。另一方面， 8位元資料DI(實際的傳送係4位元的輔助資料…^至D2〇)是同步於時脈信號CL而傳送至移位暫存器（11)。此時，命令碼、控制位元、位址資料則不需要。當移位暫存器（丨丨）的移位動作終了時，隨著信號SCL08B的產生，自指示解碼器 (40)以和信號LCK相同的時序產生命令信號WAIMCK。又， h號SCL24B為隨著信號scL〇8B的產生而消失。於第3圖中’輔助RAM(39)的寫入用的位址計數器（59)，因有命令信號ff A IMCK供應，故將顯示出寫入開始位置的現在的位址資料ADWRA0至ADWRA3予以加1增量而輸出。於第6圖中，切換信號ADRWCT成為「L」，位址計數器（59)的值ADWRA0至 ADWRA3即經由切換電路（3卜〇)至（3卜3)而輸出。此後，時脈信號ADLCK成為「H」、位址資料ADWRA&至ADWRA3為被栓鎖電路（32-0)至（32-3)鎖定。亦即，指定著輔助ram(39) 的寫入開始位址的下一個位址（An+1)。此後，寫入許可信號ADWE為隨著命令信號ffAIMCK的發生，而成為「H」、經由切換電路（6 1-0)至（6 1-4)及（33-0)至（33-4)而寫入輔助資料D16至D20於辅助RAM(39)的位址（An + 1)。此後，若對移位暫存器（11 )傳送8位元的輔助資料，則隨著移位暫存器（Π )的移位動作的終了而產生信號LCK，而和信號LCK相同的時序產生命令信號ffAIMCK，並且輔助RAM( 39)的位址

C:\Program Files\Patent\310574. ptd 第 22 頁 512294 五、發明說明（20) 為加1增量而寫入辅助資料D16至!>20。於輔助RAM(39)的位址（Αη + ιη+1 ) 輔助RAM( 39)的寫入動作之終了時，當動作許可信號 CE是變成「H」時，16位元資料D8至D23(命令碼D20至 D23、控制位元D16、辅助資料D8至D12)即同步於時脈信號 CL而傳送至移位暫存器（11)。此時，命令碼”^至⑽^係產生命令信號WACK、控制位元!)^成為「L」。當移位暫存器 οι)的移位動作終了時。隨著信號SCL16B的產生以和命令信號WACK相同的時序自指令解碼器（4〇)產生命令信號 WAIMCK。於第3圖中，輔助RAM(39)的寫入用的位址計數器 (59)，因有命令信號ffAIMCK供應，故將現在的位址資料 ADffRAO至ADWRA3予以加1增量而輸出。於第6圖_，切換信號ADRWCT成為「L」，位址計數器（59)的值ADWRA〇至 ADWRA3即經由切換電路（31_〇)至（3卜3)而輸出。此後，時脈仏號ADLCK是成為「η」、位址資料ADWRA〇至ADffRA3被栓鎖電路（32-0)至（32-3)鎖定。亦即，指定著輔助ram(39) 的下一個位址Un + m + 1)。此後，寫入許可信號^評是隨著命令信號MIMCK的產生而形成「H」，經由切換電路 (6卜0)至（6卜4)及（33-〇)至（3H)m字元碼⑽至⑽ 此後，動作許可信號CE為自「L」變成「H」且產生命令信

-J II 信號IMCK時，D型正反器（53)的輸出為形成「L 號WAIMCK則不產生，一連的寫入動作則終了。」又，因栓鎖電路（62)為保持移位暫存器 D23且栓鎖電路（63)是保持信號SCL24B、SCU&B、值主 C:\Program Files\Patent\310574.ptd 第 23 頁 512294

SCL08B，故輔助RAM(39)的寫入動作亦跨及於由移位器（11)之現在的顯示的各種資料SM的移位動作之終 =

時點，至下個顯示的各種資料SDI的移位動作的玖L 的動作許可信號CE的「L」及「H」期間而實行的'。依據上述，根據本發明之實施形態，因為許可信號CE的「H」及「L」期間而執行寫入動_，故；：有充裕的寫入時間，能減輕外部裝置侧的軟體處理的^ “ 擔。胃 [發明之功效] 根據本發明，因為是能跨及於由移位暫存器之現在的顯示的各種資料的移位動作之終了的時點，至夏之顯示的各種資料的移位動作之終了的動作作啼:個準位（level)期間執行寫入動作，故能兩個間，能減輕外部裝置侧之軟體處理的負擔之‘時特別是對要求顯示速度之快速的裝置極為有效‘’。明 [圖面之簡單說明] 第1圖表示本發明之顯示驅動電路的方塊第2圖表示第1圖之指令解碼器之詳細圖面。第3圖表示第1圖之位址計數器之詳細圖面。第4圖表示第1圖之顯示ram之詳細圖面。第5圖表示第1圖之顯示ram之窝入無从 . 圖馬入動作的時序流程第6圖表示第1圖之輔助ram之詳細圖爾。第7圖表示第1圖之輔助ram之寫入私| 馬入動作之時序流程

C:\Program Files\Patent\310574.ptd 第 24 頁 512294 五、發明說明（22) 圖。第8圖表示習知之顯示驅動電路之方塊圖。第9圖表示第1圖及第8圖之介面電路之詳細圖面。第10圖表示第8圖之指令解碼器之詳細圖面。第11圖表示第8圖之顯示RAM之詳細圖面。第12圖表示第8圖之輔助RAM之詳細圖面。

C:\Program Files\Patent\310574.ptd 第 25 頁 [符號說明] 11 移位暫存器 12 字元產生器ROM 13 字元產生器RAM 35 區段驅動電路 36 行驅動電路 38 顯示RAM 39 輔助RAM 62, 63 栓鎖電路

Claims

512294 六、申請專利範圍 1. 一種顯示驅動裝置，係為在顯示預定字元於顯示面板用的電路；具有：儲存表示字元的顯示資料的顯示記憶體裝置，和依據自前述顯示記憶體裝置所讀出的顯示資料而使與前述顯示資料相對應的字元顯示於前述顯示面板的面板驅動裝置，和動作許可信號是在一方之邏輯準位之的期間，將前述顯示記憶體裝置的寫入用的位址資料及顯示資料予以串列輸入的移位暫存器裝置等的顯示驅動電路，具備：介於前述移位暫存器裝置的輸出與前述顯示記憶體裝置的輸入之間，且同步於前述動作許可信號的另一方的邏輯準位的變化時序而鎖定前述移位暫存器裝置之值的鎖定裝置，而設成當前述移位暫存器裝置是在執行下次之顯示用的移位動作的期間，對前述顯示記憶體裝置能進行並行處理先前之顯示資料之寫入動作為其特徵。

C:\Program Files\Patent\310574. ptd 第 26 頁